JPS6325725B2 - - Google Patents
Info
- Publication number
- JPS6325725B2 JPS6325725B2 JP56190021A JP19002181A JPS6325725B2 JP S6325725 B2 JPS6325725 B2 JP S6325725B2 JP 56190021 A JP56190021 A JP 56190021A JP 19002181 A JP19002181 A JP 19002181A JP S6325725 B2 JPS6325725 B2 JP S6325725B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate electrode
- gate
- impedance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
本発明は、電界効果型トランジスタ（以下
FETという）を用いた混合回路に関するもので、
高周波帯又はマイクロ波帯における安定動作を目
的とする。
FETという）を用いた混合回路に関するもので、
高周波帯又はマイクロ波帯における安定動作を目
的とする。
トランジスタを用いた混合回路は、ダイオード
を用いたものに比較して、変換利得を有する特徴
を持ち、特に歪の点からは、バイポーラトランジ
スタよりもFETの方が有利で数多く用いられて
いる。
を用いたものに比較して、変換利得を有する特徴
を持ち、特に歪の点からは、バイポーラトランジ
スタよりもFETの方が有利で数多く用いられて
いる。
特にマイクロ波帯では、シリコンよりも砒化ガ
リウムを用いたFETの方が高い周波数まで利用
出来る。また入力信号と局部発振信号の分離度が
高く、入力回路も簡単に構成できるという利点か
ら、入力ゲート構造が二重のFET素子を用いて
混合回路を設計する場合が多い。
リウムを用いたFETの方が高い周波数まで利用
出来る。また入力信号と局部発振信号の分離度が
高く、入力回路も簡単に構成できるという利点か
ら、入力ゲート構造が二重のFET素子を用いて
混合回路を設計する場合が多い。
二重ゲート構造を用いたFET混合回路の従来
例を第１図に示す、同図において、ゲート電極
G1およびG2を有する二重ゲートFET１に、受信
信号は端子２から、局部発振器からの信号は端子
３からそれぞれ加えられ、混合後のIF出力は端
子４から取り出される。
例を第１図に示す、同図において、ゲート電極
G1およびG2を有する二重ゲートFET１に、受信
信号は端子２から、局部発振器からの信号は端子
３からそれぞれ加えられ、混合後のIF出力は端
子４から取り出される。
５は入力信号に対する整合回路、６は局発信号
に対する整合回路、７はIF出力信号に対する整
合回路、８および９は、ゲート電極G1、ゲート
電極G2に直流バイアス電圧を供給するチヨーク
コイル素子である。
に対する整合回路、７はIF出力信号に対する整
合回路、８および９は、ゲート電極G1、ゲート
電極G2に直流バイアス電圧を供給するチヨーク
コイル素子である。
上記の回路において、砒化ガリウムを用いた
FETのゲート電極G1，G2の高周波インピーダン
スの値は大きくなるため、必然的にチヨークコイ
ル８，９のリアクタンス値も大きくしなければな
らない。
FETのゲート電極G1，G2の高周波インピーダン
スの値は大きくなるため、必然的にチヨークコイ
ル８，９のリアクタンス値も大きくしなければな
らない。
この結果チヨークコイルの誘導成分と、回路の
浮遊容量成分とによつて、共振回路が構成され、
発振現象等が生じ易く、混合回路として非常に不
安定な動作をする場合が多かつた。
浮遊容量成分とによつて、共振回路が構成され、
発振現象等が生じ易く、混合回路として非常に不
安定な動作をする場合が多かつた。
本発明は上記の欠点を除去し、安定な動作を行
なうことができるFET混合回路を提供するもの
である。以下図面を用いてその一実施例を詳細に
説明する。
なうことができるFET混合回路を提供するもの
である。以下図面を用いてその一実施例を詳細に
説明する。
第２図は本発明の原理構成を示す図である。同
図において、１はゲートG1，G2を有するFET、
１０は入力信号源とゲート電極G1のインピーダ
ンスを整合させる直流通過型整合回路、１１は局
発信号源とゲート電極G2のインピーダンスを整
合さる直流通過型整合回路であり、１２，１３は
直流通過型整合回路を介して、ゲート電極G1，
G2に直流バイアス電圧を供給するチヨークコイ
ルである。
図において、１はゲートG1，G2を有するFET、
１０は入力信号源とゲート電極G1のインピーダ
ンスを整合させる直流通過型整合回路、１１は局
発信号源とゲート電極G2のインピーダンスを整
合さる直流通過型整合回路であり、１２，１３は
直流通過型整合回路を介して、ゲート電極G1，
G2に直流バイアス電圧を供給するチヨークコイ
ルである。
整合回路１０および１１からゲート電極G1お
よびG2を見たインピーダンスは、伝送ラインの
基準インピーダンス50Ω近傍に整合されており、
ゲート電極のインピーダンス値に比較して、著し
く低インピーダンスに変換されている。
よびG2を見たインピーダンスは、伝送ラインの
基準インピーダンス50Ω近傍に整合されており、
ゲート電極のインピーダンス値に比較して、著し
く低インピーダンスに変換されている。
従つてチヨークコイル１２，１３のリアクタン
ス値は、基準インピーダンス50Ωに対して、高々
数倍程度の値さえあれば良く、従来の回路におけ
るチヨークコイルのリアクタンス値に比較して著
しく低いリアクタンス値のチヨークコイルで混合
回路が実現できる。
ス値は、基準インピーダンス50Ωに対して、高々
数倍程度の値さえあれば良く、従来の回路におけ
るチヨークコイルのリアクタンス値に比較して著
しく低いリアクタンス値のチヨークコイルで混合
回路が実現できる。
この結果従来の構成で見られた発振等の不安定
動作が解消され、かつ出力IF周波数に対して、
端子２，３からゲート電極G1，G2を見たインピ
ーダンスはチヨークコイルにより等価的にアース
面に接地されるので、混合回路として、良好な特
性を実現できる。
動作が解消され、かつ出力IF周波数に対して、
端子２，３からゲート電極G1，G2を見たインピ
ーダンスはチヨークコイルにより等価的にアース
面に接地されるので、混合回路として、良好な特
性を実現できる。
第３図は砒化ガリウム二重ゲートFETを用い
た、2GHzにおける本発明の一実施例を示すもの
である。
た、2GHzにおける本発明の一実施例を示すもの
である。
ゲート電極G1，G2における直流通過型整合回
路１４，１５としては、ともに〓型の低域通過型
構成とし、信号周波数および局発周波数の高次成
分をカツトしかつゲートインピーダンス値を信号
源インピーダンスの50Ωに整合する。
路１４，１５としては、ともに〓型の低域通過型
構成とし、信号周波数および局発周波数の高次成
分をカツトしかつゲートインピーダンス値を信号
源インピーダンスの50Ωに整合する。
第４図にゲート電極G1のインピーダンス値Ａ
点が整合回路１４により50Ωに変換される様子を
スミスチヤートを用いて示す。
点が整合回路１４により50Ωに変換される様子を
スミスチヤートを用いて示す。
また第３図において、直流バイアス電圧供給用
チヨークコイル１６，１７は、例えば特性インピ
ーダンスZ0＝100Ωの分布定数線路（マイクロス
トリツプライン）で構成する。
チヨークコイル１６，１７は、例えば特性インピ
ーダンスZ0＝100Ωの分布定数線路（マイクロス
トリツプライン）で構成する。
この時先端を容量で等価的に接地された分布定
数線路のリアクタンス値は与えられる。
数線路のリアクタンス値は与えられる。
X0＝jZ0tao（βl） ………(1)
(1)式において
Z0：線路の特性インピーダンス
β ：位相定数
ｌ ：線路長
である。
今(1)式におけるリアクタンス値X0を50Ωの５倍
である250Ωに設定し、 線路の特性インピーダンス Z0＝100Ω 使用周波数 ＝2000MHz とすれば、チヨークとして必要な分布定数線路の
線路長は次式で与えられ、ほぼｌ＝28m／ｍにな
る。
である250Ωに設定し、 線路の特性インピーダンス Z0＝100Ω 使用周波数 ＝2000MHz とすれば、チヨークとして必要な分布定数線路の
線路長は次式で与えられ、ほぼｌ＝28m／ｍにな
る。
250＝100・tao（2π／λ・ｌ） ………(2)
λ：波長
波長短縮率６割程度の基板を使用すれば線路長
ｌ＝17m／ｍ程度の長さのチヨークコイルが実現
できる。
ｌ＝17m／ｍ程度の長さのチヨークコイルが実現
できる。
この時混合回路の出力IF周波数が100MHzとす
れば、IF周波数で見た分布定数線路のインピー
ダンスは次式で示される。
れば、IF周波数で見た分布定数線路のインピー
ダンスは次式で示される。
X0＝j100tao（2π／λ・ｌ）
＝j100tao（2π・28／3000）
1000MHzの波長：3000m／ｍ
＝j0.1Ω ………(3)
従つて(3)式からわかるように、IF周波数で見
た入力ゲート電極G1およびG2のインピーダンス
は分布定数線路型チヨークコイルによつて等価的
にアース電位に接地されたことになり、混合回路
として良好なインピーダンス特性となる。
た入力ゲート電極G1およびG2のインピーダンス
は分布定数線路型チヨークコイルによつて等価的
にアース電位に接地されたことになり、混合回路
として良好なインピーダンス特性となる。
一方従来の構成ではゲート電極の入力インピー
ダンスが1KΩと仮定すれば、必要とするチヨー
クのリアクタンス値は、1KΩの５倍である5KΩ
になる。上記チヨークを特性インピーダンスZ0＝
100Ωの分布定数線路で実現すると、必要な線路
長は(4)式で与えられ、ほぼｌ＝37m／ｍになる。
ダンスが1KΩと仮定すれば、必要とするチヨー
クのリアクタンス値は、1KΩの５倍である5KΩ
になる。上記チヨークを特性インピーダンスZ0＝
100Ωの分布定数線路で実現すると、必要な線路
長は(4)式で与えられ、ほぼｌ＝37m／ｍになる。
5000＝100・tao（2π／λ・ｌ） ………(4)
本実施例と従来例を(2)、(4)式によつて比較する
と、チヨークのリアクタンス値は1/20に低減で
き、チヨークの線路長は２〜３割短縮することが
できる。
と、チヨークのリアクタンス値は1/20に低減で
き、チヨークの線路長は２〜３割短縮することが
できる。
以上のように、本発明によれば、二重ゲート
FET混合回路において、第１のゲート電極およ
び第２のゲート電極にそれぞれ第１、第２の直流
通過型の入力整合回路を設け、上記第１、第２の
ゲート電極の直流バイアスを上記第１、第２の入
力整合回路を介して供給するようにしたもので、
ゲートの直流バイアス供給用チヨークコイルのリ
アクタンス値を従来例に比較して著しく低減で
き、コイル長もしくは分布定数線路長を短縮、小
型化できかつ発振等の不安定動作を解消し、良好
な混合器動作を可能にするものであり、その実用
的効果は大である。
FET混合回路において、第１のゲート電極およ
び第２のゲート電極にそれぞれ第１、第２の直流
通過型の入力整合回路を設け、上記第１、第２の
ゲート電極の直流バイアスを上記第１、第２の入
力整合回路を介して供給するようにしたもので、
ゲートの直流バイアス供給用チヨークコイルのリ
アクタンス値を従来例に比較して著しく低減で
き、コイル長もしくは分布定数線路長を短縮、小
型化できかつ発振等の不安定動作を解消し、良好
な混合器動作を可能にするものであり、その実用
的効果は大である。
第１図は従来のFET混合回路の結線図、第２
図は本発明の一実施例におけるFET混合回路の
結線図、第３図はその具体構成例を示す結線図、
第４図は同混合回路の動作を示すスミスチヤート
である。 １……二重ゲートFET、７……IF出力信号に
対する整合回路、１０，１１……直流通過型整合
回路、１２，１３……チヨークコイル。
図は本発明の一実施例におけるFET混合回路の
結線図、第３図はその具体構成例を示す結線図、
第４図は同混合回路の動作を示すスミスチヤート
である。 １……二重ゲートFET、７……IF出力信号に
対する整合回路、１０，１１……直流通過型整合
回路、１２，１３……チヨークコイル。
Claims (1)
- １ 二重ゲート構造のFETを有し、第１のゲー
トには受信用高周波信号を受け、第２のゲートに
は局部発振器からの信号を注入し、両者の周波数
の和、又は差あるいはこれらの整数倍の信号を取
り出すように構成され、上記第１のゲート電極お
よび第２のゲート電極にそれぞれ第１、第２の直
流通過型の入力整合回路を設け、上記第１、第２
のゲート電極の直流バイアスを上記第１、第２の
入力整合回路を介して、供給するように構成した
ことを特徴とするFET混合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19002181A JPS5890806A (ja) | 1981-11-26 | 1981-11-26 | Ｆｅｔ混合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19002181A JPS5890806A (ja) | 1981-11-26 | 1981-11-26 | Ｆｅｔ混合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890806A JPS5890806A (ja) | 1983-05-30 |
| JPS6325725B2 true JPS6325725B2 (ja) | 1988-05-26 |
Family
ID=16251047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19002181A Granted JPS5890806A (ja) | 1981-11-26 | 1981-11-26 | Ｆｅｔ混合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890806A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122103A (ja) * | 1982-12-28 | 1984-07-14 | Nec Corp | Ｆｅｔミキサ |
| JPS59131205A (ja) * | 1983-01-17 | 1984-07-28 | Nec Corp | デユアルゲ−トｆｅｔミキサ |
| US5602501A (en) * | 1992-09-03 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mixer circuit using a dual gate field effect transistor |
| JP3148010B2 (ja) * | 1992-09-11 | 2001-03-19 | 住友電気工業株式会社 | ミキサ回路 |
| JP2007274040A (ja) * | 2006-03-30 | 2007-10-18 | Nec Corp | ハーモニックミキサ回路 |
| JP4799590B2 (ja) * | 2007-10-23 | 2011-10-26 | 株式会社東芝 | ミキサ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950809A (ja) * | 1972-09-18 | 1974-05-17 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105913U (ja) * | 1980-01-16 | 1981-08-18 |
-
1981
- 1981-11-26 JP JP19002181A patent/JPS5890806A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950809A (ja) * | 1972-09-18 | 1974-05-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5890806A (ja) | 1983-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039891A (en) | Planar broadband FET balun | |
| US5066925A (en) | Multi push-pull MMIC power amplifier | |
| KR100196241B1 (ko) | 마이크로파 혼합 회로 | |
| US4219779A (en) | Self-oscillating mixer circuit | |
| US4947062A (en) | Double balanced mixing | |
| US4713632A (en) | Band reflection type FET dielectric resonator oscillator | |
| CA1225126A (en) | Microstrip - slotline frequency halver | |
| US4592095A (en) | Microwave FET mixer arranged to receive RF input at gate electrode | |
| US4783638A (en) | Frequency doubling oscillator working at ultra-high frequencies | |
| JP2558258B2 (ja) | マイクロ波受信機 | |
| US4518931A (en) | Transistor oscillator/frequency doubler with optimized harmonic feedback | |
| JPS6325725B2 (ja) | ||
| US3921056A (en) | Frequency multiplier circuit | |
| US6275118B1 (en) | Push-push oscillator | |
| JP3098195B2 (ja) | 能動直交電力分配器 | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| EP1154561B1 (en) | Microwave oscillator and low-noise converter using the same | |
| JP3005416B2 (ja) | マイクロ波・ミリ波モノリシック集積回路 | |
| US4277764A (en) | Microwave transistor stabilization circuit | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPS62296604A (ja) | プッシュプッシュ誘電型共振発振回路 | |
| Hoefer | Oscillators and amplifiers in integrated E-plane technique | |
| JPH09214253A (ja) | ハーモニックミキサ | |
| JPH11127034A (ja) | シングルバランスドミクサ |