JPH0488482A - 電子回路設計装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子回路の設計を自動的に行う電子回路設計
装置に利用され、特に、ＬＳＩのレイアウト情報からの
電子回路接続情報復元方式で、冗長素子の削除方法を改
善した電子回路設計装置に関する。

〔概要〕

本発胡は、レイアウトデータから電子回路を復元し、冗
長素子を検索して削除する手段を備えた電子回路設計装
置において、 復元された電子回路を部分回路に分割し、分割された部
分回路ごとに冗長素子の検索処理を行うようにすること
により、 冗長素子検索処理時間の短縮化を図ったものである。

〔従来の技術〕

第６図は従来例の要部を示すブロック構成図で、回路接
続復元部を示す。

本従来例は、ＬＳＩのレイアウト情報１１にＬＳ■プロ
セスより決定される各種図形演算を施す図形演算手段１
と、レイアウト情報に即した復元回路図１２を復元する
電子回路復元手段２と、復元回路図中に盛られた冗長素
子を削除し元回路図１３を出力する冗長素子削除手段３
とを備えている。そして、これらの各手段１〜３はプロ
セッサ（ＣＰＵ）１０内に含まれる。

次に、第５図に示す適用回路例ならびに第７図および第
８図に示す流れ図を参照して本従来例の動作について説
明する。

まず、図形演算手段１により、ＬＳＩのレイアウト情報
１１に、ＬＳＩプロセスより決定される各種図形演算を
施しくステップ５１１）、電子回路復元手段２により、
レイアウトが設計された回路に即しているかどうかを調
べるために、レイアウト情報１１に即した形の復元回路
図１２を復元するくステップ５１２）。その際、チップ
上のレイアウトの面積制限および物理的特性の要求等に
より、もとの回路図の一つの素子が、レイアウト情報に
基づいた復元回路図１２では複数になっていることがあ
る。これを冗長素子という。この復元回路図１２から冗
長素子削除手段３により冗長素子を検索削除し、元回路
図１３を出力する（ステップ５１３）。

この冗長素子削除処理を具体的に第５図（ａ）および（
社）を用いて説明する。第５図（ａ）がレイアウト情報
１１からの復元回路図１２の例であり、素子Ａと素子Ｂ
のように、３端子が等電位となっているものが互いに冗
長素子となっている。この冗長素子の削除を行うと、第
５図（ｂ）に示す元回路図のようになる。

次に、冗長素子の検索について第８図の流れ図を用いて
説明する。ここで、ＭＡＸは回路全体の素子数、ｍは処
理対象となる素子のカウント数、ｎは検索対象となる素
子のカウント数をあられしている。まず、処理対象とな
る素子を一つ選び、その素子から接続情報をたどって（
ステップ５１３ｃ）、検索された他の素子と冗長かどう
かの判定を行い（ステップＳ　１３ｄ）、ｎのカウント
を１あげる（ステップＳ　１３ｅ）。このようにして回
路内の他の素子全てを検索し、冗長判定を終えてｎがＭ
ＡＸ−１をこえたら（ステップ５１３ｂ）、別の素子を
処理対象として選び、同様の処理を行ってｍのカウント
を１あげてゆく　（ステップ５１３ｆ）。ｍがＭＡＸを
こえたら（ステップＳ　１３ａ）、全ての処理を終える
。

ここで、特に接続追跡の段階では、回路の接続情報を全
てたどって、回路内の任意の素子と冗長であるかどうか
の判定を行う。

〔発明が解決しようとする課題〕

前述したように、従来の電子回路設計装置における冗長
素子の検索方法では、一つの素子に対して回路内のすべ
ての素子との冗長判定を行っているために、素子数をＮ
および単位処理状態をｔ。

とじたとき（ｔｏ　ＸＮ２）時間の処理時間がかかり、
回路の高集積化にともない冗長素子の検索に非常に長い
時間を費やす欠点があった。

すなわち、従来の冗長素子の検索方法では、回路規模の
小さいＬＳＩを扱っていたために前記の処理が適当と考
えられており、回路規模の大きなＬＳＩに対しての考慮
が全くなされていなかった。

本発明の目的は、前記の欠点を除去することにより、冗
長素子の検索処理時間を短縮した電子回路設計装置を提
供することにある。

〔課題を解決するたｔの手段〕

本発明は、レイアウトデータから電子回路を復元する電
子回路復元手段と、この復元された電子回路から冗長な
素子を検索し削除する冗長素子削除手段とを備えた電子
回路設計装置において、前記復元された電子回路を部分
回路に分割する復元回路分割手段を備えたことを特徴と
する。

また、本発明は、前記部分回路は、電源線、接地線およ
び各素子の能動端子を境界として前記復元回路を分割し
たものであることが好ましい。

〔作用〕 復元された電子回路を、復元回路分割手段により、例え
ば、電源線、接地線および各素子の能動端子を境界とし
て部分回路（以下、クラスターという。）に分割し、分
割された各部分回路ごとに冗長素子検索処理を行う。

従って、検索対象の素子数は回路全体の大きな素子数か
ら小さな素子数となり、検索処理時間を大幅に短縮する
ことが可能となる。かつ、各クラスターには同一の冗長
素子が含まれることはないので、検索精度を低下させる
こともない。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の要部を示すブロック構成図
で、回路接続復元部を示す。

本実施例は、ＬＳＩのレイアウト情報１１にＬＳＩプロ
セスにより決定される各種図形演算を施す図形演算手段
１と、レイアウト情報に即した復元回路図１２を復元す
る電子回路復元手段２と、復元回路図中に盛られた冗長
素子を検索削除し元回路図１３を出力する冗長素子削除
手段３とを備えた電子回路設計装置において、 本発明の特徴とするところの、 電源線、接地線および各素子の能動端子を境界として復
元回路をクラスター（８分回路）に分割する復元回路分
割手段としてのクラスター分割手段４を備えている。そ
して、これら各手段１〜４はプロセッサ１０ａ内に含ま
れる。

次に、第２図に示す流れ図を用いて本実施例の動作につ
いて説明する。

図形演算手段１により、ＬＳＩのレイアウト情報１１に
、ＬＳＩプロセスから決定される各種図形演算を施しく
ステップＳ１）、電子回路復元手段２によりレイアウト
が設計された回路に即しているかどうかを調べるために
、レイアウト情報１１に即した形の復元回路図１２を復
元する（ステップＳ２）。次に、クラスター分割手段４
により、復元回路図１２を所定の基準により複数個のク
ラスターに分割する（ステップＳ３）。次に、冗長素子
削除手段３により、各クラスターごとに冗長素子の検索
削除処理を行い（ステップ３４）。元回路図１３を出力
する。

次に、第３図の流れ図を用い、本実施例における冗長素
子検索処理について説明する。

第３図によると、本実施例の冗長素子検索処理は、クラ
スター分割とクラスター単位の冗長素子検索処理とを含
んでいる。ここで、Ｎはクラスター数、およびｋはクラ
スターのカウント数を表している。

まず、ステップＳ３でクラスター分割処理を行う。クラ
スター分割処理について第４図の回路図を用いて具体的
に示す。例えば一つの回路を、電源線、接地線および各
素子の能動端子を境界として実際に分割を行うと、第４
図の点線で囲んで示した三つのクラスター２１．２２お
よび２３に分割できる。ここで、クラスターと論理ゲー
トとは、論理ゲートにコンプリメンタリ−・トランスフ
ァーが接続している場合には必ずしも１対１に対応しな
いが、それ以外は１対１に対応して、一つの論理ゲート
は必ず電源と接地線とに接続され、また、冗長な素子が
異なるクラスター間にまたがって存在することはない利
点を持っている。この利点を利用して、冗長素子の検索
を各クラスターごとに行う。

分割処理は、接続追跡を行ってソースとドレインでつな
がっている素子をグループ化していき、電源および接地
線にいきついたら処理をとめる。

これをクラスター２１を例にとり説明すると、素子Ａを
検索出発点として、ネッ）ａを追跡して素子Ａと素子Ｂ
を検索する。素子Ｂは電源のネットに接続しているので
、素子Ｃから検索をすすめると、ネッ）ｂをとりこんで
素子りを検索する。素子りは接地線のネットに接続して
いるので、ここでこのクラスター２１内の全ての検索処
理をと必る。

次に、冗長素子検索処理について説明する。冗長素子検
索処理は各クラスターごとに行う。すなわち、一つ一つ
のクラスターに対して、第８図に示したものと同様の冗
長素子検索処理を行う（ステップ５４ｂ）。ここではＭ
ＡＸは一つのクラスター内の素子数となる。一つのクラ
スターについての検索が終わるとｋのカウント値を１あ
げる（ステップ５４ｃ）。同様の処理を行ってｋのカウ
ント値がＮを超えたら（ステップ５４ａ）、検索処理を
終了する。

本実施例によると、比較の方法としては従来と同じであ
るが、１回の検索範囲がたかだか数１０素子におさえら
れるので、全体の処理は速くなる。

〔発明の効果〕

以上説明したように、本発明は、一つの素子に対する冗
長素子の検索範囲を、従来の回路全体から一つのクラス
ター内に狭めることができ、検索時間を短縮できる効果
がある。これは従来と比べると処理時間で例えば１０分
の１以下の時間短縮となりその効果は大である。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示すブロック構成図
。 第２図はその動作を示す流れ図。 第３図はその冗長素子検索処理を示す流れ図。 第４図はそのクラスター分割例を示す回路図。 第５図（ａ）および口は冗長素子を含む復元回路とその
元旦路の一例を示す回路図。 第６図は従来例の要部を示すブロック構成図。 第７図はその動作を示す流れ図。 第８図はその冗長素子検索処理を示す流れ図。 １・・・図形演算手段、２・・・電子回路復元手段、３
・・・冗長素子削除手段、４・・・クラスター分割手段
、１０．１０ａ・・・プロセッサ（ＣＰＵ）、１１・・
・レイアウト情報、１２・・・復元回路図、１３・・・
光回路図、２１〜２３・・・クラスター、Ｓ１〜Ｓ４．
５４ａ−３４ｃ、Ｓ１１〜１３．５１３ａ　−３１３ｆ
−ｘテップ。

Claims (1)

1. 【特許請求の範囲】 １、レイアウトデータから電子回路を復元する電子回路
   復元手段と、 この復元された電子回路から冗長な素子を検索し削除す
   る冗長素子削除手段と を備えた電子回路設計装置において、 前記復元された電子回路を部分回路に分割する復元回路
   分割手段を備えた ことを特徴とする電子回路設計装置。 ２、前記部分回路は、電源線、接地線および各素子の能
   動端子を境界として前記復元回路を分割したものである
   請求項１記載の電子回路設計装置。