JPH06163696A - 同電位端子のグルーピング方法 - Google Patents

同電位端子のグルーピング方法

Info

Publication number
JPH06163696A
JPH06163696A JP4307224A JP30722492A JPH06163696A JP H06163696 A JPH06163696 A JP H06163696A JP 4307224 A JP4307224 A JP 4307224A JP 30722492 A JP30722492 A JP 30722492A JP H06163696 A JPH06163696 A JP H06163696A
Authority
JP
Japan
Prior art keywords
terminal
layer wiring
aluminum layer
terminals
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4307224A
Other languages
English (en)
Inventor
Eiji Fujine
栄司 藤根
Yoshihiro Kamiya
佳弘 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP4307224A priority Critical patent/JPH06163696A/ja
Priority to US08/124,702 priority patent/US5618744A/en
Publication of JPH06163696A publication Critical patent/JPH06163696A/ja
Priority to US08/748,534 priority patent/US6035111A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】セル内の物理パターンデータからセル内の端子
点を抽出し、抽出された端子点を意味を持たせたグルー
ピングを行い、ライブラリを生成することを目的とす
る。 【構成】アルミ層又はポリ層配線でのグルーピングで
は、端子点A1〜A7、アルミ層配線L1a〜L1d,
L2はグループとなり、端子点B1,B2、アルミ層配
線L3a〜L3cは他のグループとなる。又、アルミ層
配線でのグルーピングでは、端子点A1,A2及びアル
ミ層配線L1a〜L1dがグループとなり、端子点A
4,A5及びアルミ層配線L2が他のグループとなる。
端子点A3,A6,A7は単独となる。端子点B1,B
2及びアルミ層配線L3a〜L3cは別のグループとな
る。更に、端子点A3上にのみ異電位のアルミ層配線が
存在するので、他の端子点及びアルミ層配線とは別のも
のとして設定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路の開発に
おけるセルの物理パターン及び電気特性を考慮して、セ
ルにおける同電位端子をグループ化する方法に関する。
【0002】半導体集積回路の設計においてトランジス
タで構成されるセルを配線で接続する際、配線長が長く
なると配線容量がついて特性低下したり、結線率の低下
や未結線の発生を招くことがある。このため、配線処理
において各セルを短い配線長で、かつ、電気特性的に信
号波形の変形の少なくなるような端子に接続することが
必要である。
【0003】また、自動配線プログラムを用いてセル内
部の端子に配線できるようにするために、セル内の同電
位ポイントを端子として扱えるようにすることも必要で
ある。
【0004】そこで、セルの情報をどのようにファイル
に格納してライブラリ化するかということが重要になっ
てきた。
【0005】
【従来の技術】従来、半導体集積回路を構成する機能単
位の各セルの情報をファイルに格納したセルライブラリ
において、各セルの端子情報は、そのセルの枠上に設定
された単一のポイントのみを端子として定義されてい
た。
【0006】そのため、セルの内部やアルミニウム含有
層配線上に端子として扱えるポイントを見逃してセルラ
イブラリを生成していたことになる。
【0007】
【発明が解決しようとする課題】従って、従来のセルラ
イブラリを用いて自動配線プログラムにより配線処理を
行う場合に、配線長の冗長をひき起こしたり、電気特性
を考慮した配線ができないといった問題を生じていた。
【0008】本発明は上記問題点を解決するためになさ
れたものであって、セル内の物理パターンデータからセ
ル内の端子点を抽出し、抽出された端子点を意味を持た
せたグルーピングを行い、ライブラリを生成することを
目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、第1発明では、半導体集積回路を構成する機能単位
の各セルの物理パターン情報を入力し、同電位端子とし
て接続されているすべての配線上のポイントをすべて同
電位端子としてグループ化し、ライブラリ化するように
した。
【0010】第2発明では、グループ化された同電位端
子のうち、アルミニウム含有層配線のみで接続された端
子を別のグループとし、ライブラリ化するようにした。
又、第3発明ではグループ化された同電位端子のうち、
ポリシリコンを主体とする同一のポリ層配線上に存在す
る同電位端子とすべき端子のうち、異なる電位のアルミ
ニウム含有層配線が存在する端子を同電位端子のグルー
プから除外してライブラリ化するようにした。
【0011】
【作用】従って、第1発明では、セル内の電気的に同電
位であるポイントをすべて定義することが可能であるの
で、配線処理の自由度が向上される。
【0012】又、第2発明では、アルミニウム含有層配
線のみでのグループ化によって、同電位でもグループが
違っていれば、その端子はポリ層配線をまたいでいるこ
とになるので、電気特性的な信号波形は違うことにな
る。このようなグループ分けは、電気特性を考慮した配
線処理を行うのに必要な情報となる。
【0013】又、第3発明では、異電位のアルミニウム
含有層配線の存在情報により接続できる端子であるかど
うか認識できるので、処理効率が向上される。
【0014】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図1は本発明を実施するためのグルー
ピング装置を示している。グルーピング装置1の入力側
にはセルライブラリファイル5が接続され、出力側には
セルライブラリファイル6が接続されている。
【0015】セルライブラリファイル5にはCAD装置
等のLSI設計支援装置で設計された機能単位の各セル
の物理パターンデータが格納されている。図4はセルラ
イブラリファイル5に格納された一例のセルのレイアウ
ト図である。このセルはトランジスタで構成されてい
る。ゲートとしてのポリ層配線LP1上には端子点A
2,A3が設定されている。ゲートとしてのポリ層配線
LP2上には端子点B2が設定され、ゲートとしてのポ
リ層配線LP3上には端子点B1が設定されている。更
に、ゲートとしてのポリ層配線LP4上には端子点A
1,A4〜A7が設定されている。
【0016】端子点A1と端子点A2とはアルミニウム
含有層配線L1a〜L1dにより接続されている。端子
点A4と端子点A5とはアルミニウム含有層配線L2に
より接続されている。又、端子点B1と端子点B2とは
アルミニウム含有層配線L3a〜L3cにより接続され
ている。更に、端子点A3上の上層には異電位のアルミ
ニウム含有層配線L4が存在する。なお、本実施例の各
アルミニウム含有層配線は99%のアルミニウム(A
l)と、1%のシリコン(Si)とよりなる金属を用い
ている。以下、本実施例ではアルミニウム含有層配線を
単にアルミ層配線という。
【0017】グルーピング装置1は第1グループ設定部
2、第2グループ設定部3及び異電位端子設定部4から
構成されている。グルーピング装置1はセルライブラリ
ファイル5から各セルの物理パターンデータを入力し、
そのパターンデータに含まれる各端子点及びアルミ層配
線をグループ化するようになっている。
【0018】そして、グルーピング装置1はグループ化
した端子情報をセルライブラリファイル6の端子情報テ
ーブルに格納することによって、各セルの情報をライブ
ラリ化する。
【0019】即ち、第1グループ設定部2は接続されて
いるすべてのポリ層配線上の端子点及びアルミ層配線上
のポイントをすべて同電位端子としてグループ化する。
例えば、図3に示すように、端子名A11〜A16,A
21のグループ番号αを「1」に設定し、端子名A2
2,A23のグループ番号αを「2」に設定する。
【0020】第2グループ設定部3は第1グループ設定
部2によってグループ化された同電位端子のうち、ポリ
層配線を除いたアルミ層配線のみで接続された端子を第
2のグループとして設定する。例えば、図3に示すよう
に、端子名A11〜A13,A21のグループ番号βを
「1」に設定し、端子名A14,A22,A23のグル
ープ番号βを「2」に設定する。又、端子名A15,A
16のグループ番号βを「3」に設定する。
【0021】又、異電位端子設定部4は同一のポリ層配
線上に存在する同電位端子とすべき端子のうち、異なる
電位のアルミ層配線が存在する端子を異電位端子として
設定、即ち、同電位端子としてグループ化しないように
なっている。例えば、図3に示すように、端子名A16
のグループ番号γを「有り」に設定し、それ以外の端子
名のグループ番号γを「無し」に設定する。
【0022】図2は上記グルーピング装置1が実行する
処理を示している。まず、ステップ11ではセルライブ
ラリファイル5の全ての論理端子(端子点)について登
録したか否かを判定する。未登録の論理端子が存在する
と、ステップ12で未登録の端子点の1点を入力すると
ともに、端子情報テーブルにそのポイントを格納する。
【0023】ステップ13で対象となるポイントに異電
位のアルミ層配線が存在するか否かを判断し、存在する
場合には端子情報テーブルの番号γに「有り」を、存在
しない場合には端子情報テーブルの番号γに「無し」を
設定する。
【0024】次のステップ14では現ポイントにおいて
アルミ層配線又はポリ層配線でのグループ番号αと、ア
ルミ層配線のみでのグループ番号βとを端子情報テーブ
ルに設定する。
【0025】この後、ステップ15に進み、現ポイント
に端子情報テーブルに登録されていないアルミ層配線が
接続されていると判定すると、ステップ16でその接続
されているアルミ層配線の次の接続点までの部分につい
て、グループ番号α,βを端子情報テーブルに設定す
る。
【0026】そして、ステップ17で次の接続点まで移
動し、前記ステップ13に戻り、ステップ13以降の処
理を実行する。ステップ15で現ポイントに端子情報テ
ーブルに登録されていないアルミ層配線が接続されてい
ないと判定すると、ステップ18に進む。
【0027】ステップ18で現ポイントが存在するポリ
層配線のパターン上にグループが登録されていない他の
ポイントが存在すると判定すると、ステップ19で上記
のポイントへ移動する。
【0028】この後、ステップ20では前記ステップ1
9で移動したポイントのグループ番号βを他のグループ
番号として登録されていない値に変換する。そして、前
記ステップ13以降の処理を実行する。
【0029】又、ステップ18で現ポイントが存在する
ポリ層配線のパターン上にグループが登録されていない
他のポイントが存在しないと判定すると、ステップ21
に進む。
【0030】ステップ21で現ポイントは別のポリ層配
線のパターンから同電位アルミ層配線により移動した場
所であると判定すると、ステップ22に進む。ステップ
22では移動してきた元へポイントを戻し、グループ番
号βを移動元の値に戻す。そして、前記ステップ15に
戻り、ステップ15以降の処理を実行する。
【0031】ステップ21で現ポイントは別のポリ層配
線のパターンから同電位アルミ層配線により移動した場
所でないと判定すると、ステップ23に進む。ステップ
23ではグループ番号αを他のグループ番号として登録
されていない値に変換する。そして、ステップ11に戻
り、ステップ11以降の処理を実行する。ステップ11
でセルライブラリファイル5の全ての論理端子(端子
点)について登録したと判定すると、処理を終了する。
【0032】従って、図4に示すセルのパターンデータ
について端子のグループ化を実行すると、まず、端子点
A1〜A7、ラインL1〜L5が端子情報として出力さ
れる。
【0033】端子点A2,A3はポリ層配線LP1で接
続されている。端子点A1,A4〜A7はポリ層配線L
P4で接続されている。端子点A1と端子点A2とはア
ルミ層配線L1a〜L1dにより接続されている。端子
点A4と端子点A5とはアルミ層配線L2により接続さ
れている。又、端子点B1と端子点B2とはアルミ層配
線L3a〜L3cにより接続されている。更に、端子点
A3にはアルミ層配線L4が接続されている。
【0034】従って、端子点A1〜A7、アルミ層配線
L1a〜L1d,L2はアルミ層配線又はポリ層配線に
よって接続されているので、図5に示すように、グルー
プ番号αは例えば「1」に設定され、全て同じグループ
であるとされる。端子点B1,B2、アルミ層配線L3
a〜L3cはアルミ層配線によって接続されているの
で、図5に示すように、グループ番号αは例えば「2」
に設定され、全て同じグループであるとされる。
【0035】又、端子点A1,A2及びアルミ層配線L
1a〜L1dがアルミ層配線のみによって接続されてい
るので、図5に示すように、グループ番号βは例えば
「1」に設定される。端子点A3はアルミ層配線で他の
端子点と接続されていないので、図5に示すように、グ
ループ番号βは例えば「2」に設定される。端子点A
4,A5及びアルミ層配線L2がアルミ層配線のみによ
って接続されているので、図5に示すように、グループ
番号βは例えば「3」に設定される。端子点A6,A7
はアルミ層配線で他の端子点と接続されていないので、
図5に示すように、グループ番号βは例えば「4」,
「5」にそれぞれ設定される。端子点B1,B2及びア
ルミ層配線L3a〜L3cはアルミ層配線によって接続
されているので、図5に示すように、グループ番号βは
例えば「6」に設定される。
【0036】更に、端子点A3上にのみ異電位のアルミ
層配線が存在するので、端子点A3の番号γのみが「有
り」に設定される。他の端子点及びアルミ層配線の番号
γには「無し」が設定される。
【0037】このように、本実施例では、セルの端子点
及び端子点を接続するアルミ層配線について意味を持た
せたグルーピングを行ったライブラリを得ることができ
る。従って、このライブラリの情報を用いて自動レイア
ウトのプログラムにより各セルの配線処理を行えば、セ
ルの端子情報が増えることによってレイアウトの効率向
上を図ることができる。
【0038】即ち、アルミ層配線又はポリ層配線でのグ
ループ化によって、セル内の電気的に同電位であるポイ
ントをすべて定義することが可能であるので、配線処理
の自由度を向上することができる。
【0039】又、アルミ層配線のみでのグループ化によ
って、同電位でもグループが違っていれば、その端子は
ポリ層配線をまたいでいることになるので、電気特性的
な信号波形は違うことになる。このグループ分けによっ
て、電気特性を考慮した配線処理を行うことができる。
【0040】更に、異電位のアルミ層配線の存在情報に
より接続できる端子であるかどうか認識できるので、処
理効率を向上することができる。なお、本実施例ではア
ルミニウム含有層配線として99%のアルミニウムと1
%のシリコンとからなる金属を用いたが、アルミニウム
含有層配線としてアルミニウムを主体とし微量の他の金
属を含む金属を用いてもよい。例えば、アルミニウム含
有層配線として、アルミニウムを主体とし1%の銅を含
む金属を用いてもよい。また、アルミニウム含有層配線
をアルミニウムのみで形成してもよい。
【0041】
【発明の効果】以上詳述したように、本発明によれば、
セルの端子について意味を持たせたグルーピングを行っ
たライブラリを得ることができる。従って、このライブ
ラリの情報を用いて自動レイアウトのプログラムがによ
り各セルの配線処理を行えば、セルの端子情報が増える
ことによってレイアウトの効率向上を図ることができる
効果がある。
【図面の簡単な説明】
【図1】一実施例のグルーピング装置の概略図である。
【図2】一実施例の作用を示すフローチャートである。
【図3】一実施例の端子情報テーブルを示す説明図であ
る。
【図4】トランジスタで構成されるセルのレイアウト図
である。
【図5】一例の端子情報テーブルを示す説明図である。
【符号の説明】
A1〜A7 端子点 L1〜L5 ライン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路を構成する機能単位の各
    セルの物理パターン情報を入力し、同電位端子として接
    続されているすべての配線上のポイントをすべて同電位
    端子としてグループ化し、ライブラリ化するようにした
    ことを特徴とする同電位端子のグルーピング方法。
  2. 【請求項2】 グループ化された同電位端子のうち、ア
    ルミニウム含有層配線のみで接続された端子を別のグル
    ープとし、ライブラリ化するようにしたことを特徴とす
    る請求項1に記載の同電位端子のグルーピング方法。
  3. 【請求項3】 グループ化された同電位端子のうち、ポ
    リシリコンを主体とする同一のポリ層配線上に存在する
    同電位端子とすべき端子のうち、異なる電位のアルミニ
    ウム含有層配線が存在する端子を同電位端子のグループ
    から除外してライブラリ化するようにしたことを特徴と
    する請求項1に記載の同電位端子のグルーピング方法。
JP4307224A 1992-09-22 1992-11-17 同電位端子のグルーピング方法 Pending JPH06163696A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4307224A JPH06163696A (ja) 1992-11-17 1992-11-17 同電位端子のグルーピング方法
US08/124,702 US5618744A (en) 1992-09-22 1993-09-22 Manufacturing method and apparatus of a semiconductor integrated circuit device
US08/748,534 US6035111A (en) 1992-09-22 1996-11-13 Manufacturing method and apparatus of a semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4307224A JPH06163696A (ja) 1992-11-17 1992-11-17 同電位端子のグルーピング方法

Publications (1)

Publication Number Publication Date
JPH06163696A true JPH06163696A (ja) 1994-06-10

Family

ID=17966542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4307224A Pending JPH06163696A (ja) 1992-09-22 1992-11-17 同電位端子のグルーピング方法

Country Status (1)

Country Link
JP (1) JPH06163696A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182728A (ja) * 2003-12-15 2005-07-07 Tokyu Car Corp 輸送機械設計支援装置
US7856610B2 (en) 2006-05-10 2010-12-21 Elpida Memory, Inc. Method and apparatus for semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182728A (ja) * 2003-12-15 2005-07-07 Tokyu Car Corp 輸送機械設計支援装置
US7856610B2 (en) 2006-05-10 2010-12-21 Elpida Memory, Inc. Method and apparatus for semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPH06163696A (ja) 同電位端子のグルーピング方法
US6216253B1 (en) Method and apparatus for verifying and electrical configuaration using a psuedo-element pattern
JP2597666B2 (ja) 自動配線工程を有する集積回路の製造方法
JP3560451B2 (ja) 半導体集積回路のレイアウト方法
JP2917604B2 (ja) 半導体集積回路のレイアウト設計方法
JPH0877227A (ja) スタンダードセル方式のレイアウト手法
JP3048046B2 (ja) 半導体集積回路の配線方法
JPH0237763A (ja) 半導体集積回路
JP2827721B2 (ja) 半導体集積回路マスクパターン誤り検出方法
JP3003151B2 (ja) 半導体集積回路の設計方法
JPH05243376A (ja) 自動配線装置
JP2830767B2 (ja) 配線パターン強調表示システム及び方法
JPH06348780A (ja) レイアウトエディタ装置
JP2001176972A (ja) 半導体集積回路のレイアウト方法
JPH0578062B2 (ja)
JPH05303609A (ja) 設計変更方式
JPH103485A (ja) 配線処理装置
JP2000200297A (ja) アナログ部品削除情報付与システム
JPH1197541A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体
JPH09134962A (ja) 半導体集積回路のレイアウト検証方法
JP2002366598A (ja) 半導体チップのフロアプラン作成方法
JPH03101232A (ja) 集積回路内の配置配線方法
JP2001024174A (ja) 遅延調整方法
JPH05326836A (ja) レイアウト設計支援装置
JPH05121545A (ja) 集積回路レイアウトパターン発生装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001226