JP3320626B2 - 電子回路の消費電力計算方法および装置 - Google Patents
電子回路の消費電力計算方法および装置Info
- Publication number
- JP3320626B2 JP3320626B2 JP34949496A JP34949496A JP3320626B2 JP 3320626 B2 JP3320626 B2 JP 3320626B2 JP 34949496 A JP34949496 A JP 34949496A JP 34949496 A JP34949496 A JP 34949496A JP 3320626 B2 JP3320626 B2 JP 3320626B2
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- logic element
- electronic circuit
- state transition
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路の消費電
力計算方法および装置にかかわり、ＣＭＯＳＬＳＩやそ
の他の半導体集積回路等を設計する場合などにおいて、
実動作時に近い消費電力見積りや消費電力計算を行う技
術に関する。
力計算方法および装置にかかわり、ＣＭＯＳＬＳＩやそ
の他の半導体集積回路等を設計する場合などにおいて、
実動作時に近い消費電力見積りや消費電力計算を行う技
術に関する。
【０００２】
【従来の技術】物理現象的には、例えばＣＭＯＳＬＳＩ
の平均消費電力は、回路の状態遷移に依らず定常的に流
れている貫通電流による消費電力と、信号の電位の切り
替わった直後に過渡的に発生するＭＯＳ容量の充放電に
よる電流による消費電力の総和を時間平均して算出する
ことができる。この為、従来は設計データに基づいて半
導体集積回路を設計する場合、回路シミュレーションに
よって各回路毎の貫通電流による消費電力と回路の出力
信号が１回切替わった時に回路そのものの消費電力と、
単位容量を負荷として仮定した際に負荷を駆動する為に
生ずる消費電力を算出しておき、この値に基づいて消費
電力を計算するという手法が採られてきた。
の平均消費電力は、回路の状態遷移に依らず定常的に流
れている貫通電流による消費電力と、信号の電位の切り
替わった直後に過渡的に発生するＭＯＳ容量の充放電に
よる電流による消費電力の総和を時間平均して算出する
ことができる。この為、従来は設計データに基づいて半
導体集積回路を設計する場合、回路シミュレーションに
よって各回路毎の貫通電流による消費電力と回路の出力
信号が１回切替わった時に回路そのものの消費電力と、
単位容量を負荷として仮定した際に負荷を駆動する為に
生ずる消費電力を算出しておき、この値に基づいて消費
電力を計算するという手法が採られてきた。
【０００３】
【発明が解決しようとする課題】上記従来の技術におい
ては、回路の状態遷移回数は回路の出力信号の切替わり
回数と同値であるとしている。インバータ、ＮＡＮＤ、
ＮＯＲ等の基本的な回路単体においては、出力信号の切
替わり回数が回路の動作回数と一致するため、出力信号
の切替わり回数を用いることによって消費電力を算出す
ることが可能である。ところが、インバータ、ＮＡＮ
Ｄ、ＮＯＲ等を組み合わせて作られた複合セルにおいて
は、入力信号の切替わりによって１段目の回路が動作す
るが、出力信号は変化しない場合があり、出力信号の切
替わり回数が必ずしも回路の切り替わり回数を反映して
いない。また、フリップフロップにおいては、データ信
号とクロック信号はイベントとしては独立であり、デー
タ信号が切替わらなくてもクロック信号が切替わると、
クロックイネーブル等のクロック信号に依存して動作す
る回路は動作しているため、データ系の出力信号の切替
わり回数のみでは、回路の動作回数を反映していないと
いう問題があり、消費電力を精度よく計算することが不
可能である。
ては、回路の状態遷移回数は回路の出力信号の切替わり
回数と同値であるとしている。インバータ、ＮＡＮＤ、
ＮＯＲ等の基本的な回路単体においては、出力信号の切
替わり回数が回路の動作回数と一致するため、出力信号
の切替わり回数を用いることによって消費電力を算出す
ることが可能である。ところが、インバータ、ＮＡＮ
Ｄ、ＮＯＲ等を組み合わせて作られた複合セルにおいて
は、入力信号の切替わりによって１段目の回路が動作す
るが、出力信号は変化しない場合があり、出力信号の切
替わり回数が必ずしも回路の切り替わり回数を反映して
いない。また、フリップフロップにおいては、データ信
号とクロック信号はイベントとしては独立であり、デー
タ信号が切替わらなくてもクロック信号が切替わると、
クロックイネーブル等のクロック信号に依存して動作す
る回路は動作しているため、データ系の出力信号の切替
わり回数のみでは、回路の動作回数を反映していないと
いう問題があり、消費電力を精度よく計算することが不
可能である。
【０００４】本発明の目的は、半導体集積回路等の電子
回路において、出力信号の切替わり回数のみからは回路
の動作回数が勘定不可能な場合に対しても精度よく消費
電力の計算を可能とし、より実動作時の消費電力値に近
い値が得られる消費電力計算方法および装置を提供する
ことにある。
回路において、出力信号の切替わり回数のみからは回路
の動作回数が勘定不可能な場合に対しても精度よく消費
電力の計算を可能とし、より実動作時の消費電力値に近
い値が得られる消費電力計算方法および装置を提供する
ことにある。
【０００５】
【課題を解決するための手段】電子回路を構成する各論
理素子（セル）の機能は入力信号の信号値の組合わせに
対する出力信号値で定義されており、論理素子の動作の
状態は入力信号と出力信号の信号値の組合わせによって
全て規定可能である。そこで、本発明では、電子回路を
構成する論理素子の種類毎に、該論理素子の、入力信号
と出力信号の組み合わせによって定義される状態の内、
状態が遷移することによって消費電力が生ずる全ての状
態遷移に対して、回路シミュレーションによって、状態
遷移が１回起こる毎に生ずる消費電力Ｅncを求め、ライ
ブラリとして定義しておく。同様に、回路シミュレーシ
ョンによって、該論理素子に対して入出力信号に関係な
く貫通電流により生ずる消費電力Ｅr、出力信号が切替
わる際に負荷の大きさに無関係に生ずる消費電力Ｅon、
及び出子端子に対して単位容量として仮定した際に生ず
る消費電力ΔＥnを求め、ライブラリとして定義してお
く。一方、統計などにより各論理素子毎に、各状態遷移
に対する遷移確率γ及び出力ネットの切り替わる遷移確
率γoを予め、同様にライブラリとして定義しておく。
理素子（セル）の機能は入力信号の信号値の組合わせに
対する出力信号値で定義されており、論理素子の動作の
状態は入力信号と出力信号の信号値の組合わせによって
全て規定可能である。そこで、本発明では、電子回路を
構成する論理素子の種類毎に、該論理素子の、入力信号
と出力信号の組み合わせによって定義される状態の内、
状態が遷移することによって消費電力が生ずる全ての状
態遷移に対して、回路シミュレーションによって、状態
遷移が１回起こる毎に生ずる消費電力Ｅncを求め、ライ
ブラリとして定義しておく。同様に、回路シミュレーシ
ョンによって、該論理素子に対して入出力信号に関係な
く貫通電流により生ずる消費電力Ｅr、出力信号が切替
わる際に負荷の大きさに無関係に生ずる消費電力Ｅon、
及び出子端子に対して単位容量として仮定した際に生ず
る消費電力ΔＥnを求め、ライブラリとして定義してお
く。一方、統計などにより各論理素子毎に、各状態遷移
に対する遷移確率γ及び出力ネットの切り替わる遷移確
率γoを予め、同様にライブラリとして定義しておく。
【０００６】上記Ｅr，Ｅnc，Ｅon，ΔＥn，γ，γoか
ら対象電子回路の消費電力を、
ら対象電子回路の消費電力を、
【０００７】
【数３】
【０００８】により計算する。ここで、電子回路の動作
周波数をｆとすると、Ｎc＝γ・ｆ，Ｎn＝γo・ｆで求
める。
周波数をｆとすると、Ｎc＝γ・ｆ，Ｎn＝γo・ｆで求
める。
【０００９】なお、各論理素子の負荷容量ＣＬは、電子
回路の設計データに基づいて
回路の設計データに基づいて
【００１０】
【数４】
【００１１】により算出される。ここで、Ｃwは論理素
子の出力端子につながる配線部分の総容量、ΣＣinは該
配線につながる後段論理素子の総入力容量を意味する。
子の出力端子につながる配線部分の総容量、ΣＣinは該
配線につながる後段論理素子の総入力容量を意味する。
【００１２】また、本発明では、フリップフロップに対
する消費電力計算の精度を上げるため、フリップフロッ
プの論理素子に対しては、上記Ｅr，Ｅnc，Ｅon，ΔＥ
n，γ，γoなどをデータ信号系とクロック信号系とでは
別々にライブラリに定義する。そして、フリップフロッ
プの消費電力に関しては、データ信号系とクロック信号
系とのイベントを別々に扱って計算する。
する消費電力計算の精度を上げるため、フリップフロッ
プの論理素子に対しては、上記Ｅr，Ｅnc，Ｅon，ΔＥ
n，γ，γoなどをデータ信号系とクロック信号系とでは
別々にライブラリに定義する。そして、フリップフロッ
プの消費電力に関しては、データ信号系とクロック信号
系とのイベントを別々に扱って計算する。
【００１３】本発明においては、ＬＳＩ等の電子回路を
構成する各論理素子について、動作の状態遷移を入力信
号と出力信号の組み合わせに基づいて定義しているた
め、複合ゲートなどで起こる、出力信号が切替わらず、
入力信号のみが切替わる際に生ずる消費電力も加算する
ことが可能となる。また、フリップフロップに関して
は、クロック系信号とデータ信号系の状態遷移を別々に
扱い、クロック信号系の状態遷移とデータ信号系の状態
遷移の消費電力を別々に算出して加算するため、データ
信号が切り替わらない場合でも、クロック信号が切り替
わることによって生ずる消費電力を漏れなく加算するこ
とが可能となる。
構成する各論理素子について、動作の状態遷移を入力信
号と出力信号の組み合わせに基づいて定義しているた
め、複合ゲートなどで起こる、出力信号が切替わらず、
入力信号のみが切替わる際に生ずる消費電力も加算する
ことが可能となる。また、フリップフロップに関して
は、クロック系信号とデータ信号系の状態遷移を別々に
扱い、クロック信号系の状態遷移とデータ信号系の状態
遷移の消費電力を別々に算出して加算するため、データ
信号が切り替わらない場合でも、クロック信号が切り替
わることによって生ずる消費電力を漏れなく加算するこ
とが可能となる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態として
の一実施例について図面を用いて具体的に説明する。
の一実施例について図面を用いて具体的に説明する。
【００１５】まず、図１にいて、１０１〜１０４で示す
４つの状態を持つ論理素子（セル）を例に、一つの論理
素子に対する消費電力の計算について説明する。図１の
論理素子に於ける状態遷移は１０５〜１２０で示す１６
通りある。この内、１１７〜１２０で示す４通りの状態
遷移に関しては、状態遷移しても回路の状態は変化しな
いため、状態遷移に伴う消費電力の発生はない。これに
対し、１０５〜１１６で示す１２通りの状態遷移は回路
の状態の変化を伴うため、消費電力が発生する。そこ
で、１０５〜１１６の１２通りの状態遷移に対して、あ
らかじめ回路シミュレーションによって、それぞれ状態
遷移が１回起こる毎に発生する消費電力Ｅncを求めてお
く。なお、回路シミュレーションに関しては、例えば江
刺正喜著「半導体集積回路設計の基礎）（培風館）１６
４〜１８５頁に詳述されている。また、該論理素子に
は、無動作時の貫通電流による消費電力、出力信号が切
り替わる際に負荷の大きさに無関係に生ずる消費電力、
及び出力信号の電位の切り替った直後に過渡的に発生す
るＭＯＳ容量等の充放電による消費電力が存在する。そ
こで、同様に回路シミュレーシヨンによって、論理素子
の状態遷移に依らず定常的に流れている貫通電流による
消費電力Ｅr、出力信号の状態遷移が１回起こる毎に生
ずる消費電力Ｅon、出力端子に単位容量を負荷として仮
定した時の１動作当りの消費電力ΔＥnを求めておく。
更に、例えば統計的に、該論理素子の１０５〜１１６の
１２通りの状態遷移が発生する遷移確率γ及び出力信号
の遷移確率γoを求める。
４つの状態を持つ論理素子（セル）を例に、一つの論理
素子に対する消費電力の計算について説明する。図１の
論理素子に於ける状態遷移は１０５〜１２０で示す１６
通りある。この内、１１７〜１２０で示す４通りの状態
遷移に関しては、状態遷移しても回路の状態は変化しな
いため、状態遷移に伴う消費電力の発生はない。これに
対し、１０５〜１１６で示す１２通りの状態遷移は回路
の状態の変化を伴うため、消費電力が発生する。そこ
で、１０５〜１１６の１２通りの状態遷移に対して、あ
らかじめ回路シミュレーションによって、それぞれ状態
遷移が１回起こる毎に発生する消費電力Ｅncを求めてお
く。なお、回路シミュレーションに関しては、例えば江
刺正喜著「半導体集積回路設計の基礎）（培風館）１６
４〜１８５頁に詳述されている。また、該論理素子に
は、無動作時の貫通電流による消費電力、出力信号が切
り替わる際に負荷の大きさに無関係に生ずる消費電力、
及び出力信号の電位の切り替った直後に過渡的に発生す
るＭＯＳ容量等の充放電による消費電力が存在する。そ
こで、同様に回路シミュレーシヨンによって、論理素子
の状態遷移に依らず定常的に流れている貫通電流による
消費電力Ｅr、出力信号の状態遷移が１回起こる毎に生
ずる消費電力Ｅon、出力端子に単位容量を負荷として仮
定した時の１動作当りの消費電力ΔＥnを求めておく。
更に、例えば統計的に、該論理素子の１０５〜１１６の
１２通りの状態遷移が発生する遷移確率γ及び出力信号
の遷移確率γoを求める。
【００１６】一方、図１の論理素子について図２に示す
ようなテーブルを用意して、上記Ｅr，Ｅnc，Ｅon，Δ
Ｅn，γ，γoをライブラリとして定義しておく。図２に
おいて、Ｅr，Ｅon，ΔＥn及びγoは各状態遷移につい
て同一の値をとるが、Ｅncとγは状態遷移毎に異なった
値をとる。
ようなテーブルを用意して、上記Ｅr，Ｅnc，Ｅon，Δ
Ｅn，γ，γoをライブラリとして定義しておく。図２に
おいて、Ｅr，Ｅon，ΔＥn及びγoは各状態遷移につい
て同一の値をとるが、Ｅncとγは状態遷移毎に異なった
値をとる。
【００１７】図１の論理素子に対する消費電力Ｐdは、
式（１）でＮ＝１として、
式（１）でＮ＝１として、
【００１８】
【数５】
【００１９】によって算出される。ここで、Ｎc＝γ×
ｆ、Ｎn＝γo×ｆである（ｆは回路の動作周波数）。ま
た、ＣＬはＬＳＩ等の設計データより式（２）を用いて
算出される。なお、これについては後述する。
ｆ、Ｎn＝γo×ｆである（ｆは回路の動作周波数）。ま
た、ＣＬはＬＳＩ等の設計データより式（２）を用いて
算出される。なお、これについては後述する。
【００２０】次に、図３に示す論理素子を例に、入出力
信号の組み合わせで定義される状態について説明する。
図３に示す論理素子３００は、３０１〜３０４に示す４
つの入力信号ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４と３０５
で示す１つの出力信号ＯＵＴを持っている。回路的に
は、３０６〜３０８で示す３つの基本回路により構成さ
れている。３０６の出力信号の信号値をＡ、３０７の出
力信号の信号値をＢとする。図４に、ＩＮ１，ＩＮ２，
ＩＮ３，ＩＮ４の取り得る信号値の組合わせとＡ，Ｂ，
ＯＵＴの信号値を真理値表として示す。
信号の組み合わせで定義される状態について説明する。
図３に示す論理素子３００は、３０１〜３０４に示す４
つの入力信号ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４と３０５
で示す１つの出力信号ＯＵＴを持っている。回路的に
は、３０６〜３０８で示す３つの基本回路により構成さ
れている。３０６の出力信号の信号値をＡ、３０７の出
力信号の信号値をＢとする。図４に、ＩＮ１，ＩＮ２，
ＩＮ３，ＩＮ４の取り得る信号値の組合わせとＡ，Ｂ，
ＯＵＴの信号値を真理値表として示す。
【００２１】図３の論理素子３００の状態は３０６，３
０７，３０８の３回路の状態の組み合わせ、すなわち、
Ａ，Ｂ，ＯＵＴの信号値の組み合わせで決まる。この例
では、図５に示す４つの状態がある。入出力信号ＩＮ
１，ＩＮ２，ＩＮ３，ＩＮ４，ＯＵＴの信号値と４つの
状態の対応関係は、図６に示す通りである。ここで、状
態１〜３の間の状態遷移では、該論理素子３００の出力
値ＯＵＴは“０”のままであるか、回路３０６〜３０７
の出力値Ａ，Ｂは変化するため、消費電力が発生する。
本発明を適用した場合、状態１〜３の間の全ての状態遷
移に伴う消費電力をもれなく算出することができる。
０７，３０８の３回路の状態の組み合わせ、すなわち、
Ａ，Ｂ，ＯＵＴの信号値の組み合わせで決まる。この例
では、図５に示す４つの状態がある。入出力信号ＩＮ
１，ＩＮ２，ＩＮ３，ＩＮ４，ＯＵＴの信号値と４つの
状態の対応関係は、図６に示す通りである。ここで、状
態１〜３の間の状態遷移では、該論理素子３００の出力
値ＯＵＴは“０”のままであるか、回路３０６〜３０７
の出力値Ａ，Ｂは変化するため、消費電力が発生する。
本発明を適用した場合、状態１〜３の間の全ての状態遷
移に伴う消費電力をもれなく算出することができる。
【００２２】図７は、本発明の消費電力計算方法を実現
するシステム構成の概略ブロック図を示す。設計データ
ベース７１０は、ＬＳＩ等の電子回路の本来の設計デー
タに加えて、あらかじめ回路シミュレーションによって
求めておいた論理素子のＥr，Ｅnc，Ｅon，ΔＥn，γ，
γo、さらにはＣwｏ，Ｃinなど（以下、これらを総称し
てライブラリデータという）を保持している。消費電力
処理装置（ＣＰＵ）７２０は消費電力計算部７２１と負
荷容量計算部７２２からなり、消費電力計算部７２１で
は先の式（１）に基づいて設計対象電子回路の消費電力
Ｐdを計算し、負該容量計算部７２２では先の式（２）
に基づいて設計対象電子回路を構成する各論理素子の負
荷容量ＣＬを計算する。メモリ装置７３０は設計データ
ベース７１０から読み込んだ設計データやライブラリデ
ータ、さらには消費電力計算部７２１や負荷容量計算部
７２２での計算の途中結果などを格納する。
するシステム構成の概略ブロック図を示す。設計データ
ベース７１０は、ＬＳＩ等の電子回路の本来の設計デー
タに加えて、あらかじめ回路シミュレーションによって
求めておいた論理素子のＥr，Ｅnc，Ｅon，ΔＥn，γ，
γo、さらにはＣwｏ，Ｃinなど（以下、これらを総称し
てライブラリデータという）を保持している。消費電力
処理装置（ＣＰＵ）７２０は消費電力計算部７２１と負
荷容量計算部７２２からなり、消費電力計算部７２１で
は先の式（１）に基づいて設計対象電子回路の消費電力
Ｐdを計算し、負該容量計算部７２２では先の式（２）
に基づいて設計対象電子回路を構成する各論理素子の負
荷容量ＣＬを計算する。メモリ装置７３０は設計データ
ベース７１０から読み込んだ設計データやライブラリデ
ータ、さらには消費電力計算部７２１や負荷容量計算部
７２２での計算の途中結果などを格納する。
【００２３】図８乃至図１０に設計データベース７１０
の内容の詳細構成を示す。図８はＬＳＩ等の電子回路の
本来の設計データであり、一般に（Ａ）で示す設計対象
電子回路の論理図情報と（Ｂ）で示す配線情報からな
る。図９は、ライブラリデータの論理素子に関係するＥ
r，Ｅnc，Ｅon，ΔＥn，γ，γo，Ｃinを保持するテー
ブル群であり、電子回路を構成する論理素子の種類（タ
イプ）毎に該テーブルを持つ。ここでは、これらのテー
ブルをライブラリデータテーブルと呼ぶことにする。な
お、遷移確率γ，γoは、当該論理素子のタイプに含ま
れる各論理素子毎に保持し、各々を素子名で識別できる
ようにする。図１０はライブラリデータのＣwｏであ
り、これは配線層毎に持つ。
の内容の詳細構成を示す。図８はＬＳＩ等の電子回路の
本来の設計データであり、一般に（Ａ）で示す設計対象
電子回路の論理図情報と（Ｂ）で示す配線情報からな
る。図９は、ライブラリデータの論理素子に関係するＥ
r，Ｅnc，Ｅon，ΔＥn，γ，γo，Ｃinを保持するテー
ブル群であり、電子回路を構成する論理素子の種類（タ
イプ）毎に該テーブルを持つ。ここでは、これらのテー
ブルをライブラリデータテーブルと呼ぶことにする。な
お、遷移確率γ，γoは、当該論理素子のタイプに含ま
れる各論理素子毎に保持し、各々を素子名で識別できる
ようにする。図１０はライブラリデータのＣwｏであ
り、これは配線層毎に持つ。
【００２４】次に、図１１を用いて本発明による消費電
力計算方法の一実施例の手順を説明する。図１１におい
て、ステップのみが負荷容量計算部７２２の処理で、そ
れ以上のステップは消費電力計算部７２１での処理であ
る。
力計算方法の一実施例の手順を説明する。図１１におい
て、ステップのみが負荷容量計算部７２２の処理で、そ
れ以上のステップは消費電力計算部７２１での処理であ
る。
【００２５】まず、消費電力計算部７２１や負荷容量計
算の準備として、設計データベース７１０から対象電子
回路の設計データ、動作周波数ｆ、及びライブラリーデ
ータをメモリ装置７３０へ読み込む（ステップ１１０
１）。そして、該電子回路の消費電力Ｐd０をクリアし
ておく（ステップ１１０２）。
算の準備として、設計データベース７１０から対象電子
回路の設計データ、動作周波数ｆ、及びライブラリーデ
ータをメモリ装置７３０へ読み込む（ステップ１１０
１）。そして、該電子回路の消費電力Ｐd０をクリアし
ておく（ステップ１１０２）。
【００２６】次に、設計データの論理図情報に基づいて
１番目の論理素子（ｉ＝１）を選択するとともに（ステ
ップ１１０３）、当該論理素子のタイプに対応したライ
ブラリデータテーブルを選択する（ステップ１１０
４）。ここで、論理素子の入出力信号の組み合わせで定
義される状態遷移に伴う消費電力をＰ0、出力信号の状
態遷移に伴う消費電力をＰ1とする。即ち、Ｐ0＝Σ（Ｅ
nc×Ｎc），Ｐ1＝（Ｅon＋ΔＥn×ＣＬ）×Ｎnである。
初期設定として、該Ｐ0，Ｐ1はクリアしておく（ステッ
プ１１０５）。
１番目の論理素子（ｉ＝１）を選択するとともに（ステ
ップ１１０３）、当該論理素子のタイプに対応したライ
ブラリデータテーブルを選択する（ステップ１１０
４）。ここで、論理素子の入出力信号の組み合わせで定
義される状態遷移に伴う消費電力をＰ0、出力信号の状
態遷移に伴う消費電力をＰ1とする。即ち、Ｐ0＝Σ（Ｅ
nc×Ｎc），Ｐ1＝（Ｅon＋ΔＥn×ＣＬ）×Ｎnである。
初期設定として、該Ｐ0，Ｐ1はクリアしておく（ステッ
プ１１０５）。
【００２７】ステップ１１０６〜１１１０はＰ0を算出
する処理手順である。まず、ステップ１１０４で選択し
たライブラリデータテーブルから当該論理素子に対応す
る最初の状態遷移（ｊ＝１）を選択し（ステップ１１０
６）、該状態遷移の消費電力Ｅnc、遷移確率γを取得す
る（ステップ１１０７）。次に、該状態遷移の遷移回数
Ｎcを、Ｎc＝γ×ｆにより求め（ステップ１１０８）、
Ｐ0＋Ｅnc×Ｎcを算出して（Ｐ0の初期値は０）、Ｐ0を
更新する（ステップ１１０９）。その後、他の状態遷移
があるか判定し（ステップ１１１０）、あればステップ
１１０６〜１１０９の処理を繰り返す。このようにし
て、当該論理素子の取り得る全状態遷移に伴う消費電力
Ｐ0が算出される。
する処理手順である。まず、ステップ１１０４で選択し
たライブラリデータテーブルから当該論理素子に対応す
る最初の状態遷移（ｊ＝１）を選択し（ステップ１１０
６）、該状態遷移の消費電力Ｅnc、遷移確率γを取得す
る（ステップ１１０７）。次に、該状態遷移の遷移回数
Ｎcを、Ｎc＝γ×ｆにより求め（ステップ１１０８）、
Ｐ0＋Ｅnc×Ｎcを算出して（Ｐ0の初期値は０）、Ｐ0を
更新する（ステップ１１０９）。その後、他の状態遷移
があるか判定し（ステップ１１１０）、あればステップ
１１０６〜１１０９の処理を繰り返す。このようにし
て、当該論理素子の取り得る全状態遷移に伴う消費電力
Ｐ0が算出される。
【００２８】ステップ１１１１〜１１１６はＰ1を算出
する処理手順である。上記ステップ１１１０で当該論理
素子の他の状態遷移がないことが判定されたなら、ま
ず、ステップ１１１１にて当該論理素子の出力端子につ
ながる負荷容量ＣＬを算出する。負荷容量ＣＬは先の式
（２）で求まるが、図１２はそれを説明する図である。
即ち、当該論理素子１２００の出力端子につながる配線
部分の総容量をＣwとすると、これは、設計データの配
線情報をもとに、配線層毎に当該論理素子１２００の出
力側のネットを構成する各線分の長さ（これをセグメン
ト長と称す）を求め、これと単位容量Ｃwｏを乗じた値
の総和を求めることで得られる。図１２の論理素子１２
００負荷容量ＣＬは、このＣwとＣinの総和を加算する
ことで求まる。なお、Ｃinは該論理素子１２００の後段
素子の入力容量であり、図８（Ａ）の論理図情報の論理
素子のタイプから図９に示すテーブルを検索することで
容易に得られる。また、Ｃwoは図８（Ｂ）の配線情報の
配線経路の配線層をもとに図１０を検索することで得ら
れる。
する処理手順である。上記ステップ１１１０で当該論理
素子の他の状態遷移がないことが判定されたなら、ま
ず、ステップ１１１１にて当該論理素子の出力端子につ
ながる負荷容量ＣＬを算出する。負荷容量ＣＬは先の式
（２）で求まるが、図１２はそれを説明する図である。
即ち、当該論理素子１２００の出力端子につながる配線
部分の総容量をＣwとすると、これは、設計データの配
線情報をもとに、配線層毎に当該論理素子１２００の出
力側のネットを構成する各線分の長さ（これをセグメン
ト長と称す）を求め、これと単位容量Ｃwｏを乗じた値
の総和を求めることで得られる。図１２の論理素子１２
００負荷容量ＣＬは、このＣwとＣinの総和を加算する
ことで求まる。なお、Ｃinは該論理素子１２００の後段
素子の入力容量であり、図８（Ａ）の論理図情報の論理
素子のタイプから図９に示すテーブルを検索することで
容易に得られる。また、Ｃwoは図８（Ｂ）の配線情報の
配線経路の配線層をもとに図１０を検索することで得ら
れる。
【００２９】図１１にもどり、次に、上記ステップ１１
０４で選択されたライブラリデータテーブルから当該論
理素子の負荷駆動による電力値Ｅon，ΔＥn，出力遷移
確率γoを取得する（ステップ１１１２）。そして、当
該論理素子の出力遷移回数Ｎnを、Ｎn＝γo×ｆにより
求め（ステップ１１１３）、（Ｅon＋ΔＥn×ＣＬ）×
Ｎnを算出してＰ1とする（ステップ１１１４）。
０４で選択されたライブラリデータテーブルから当該論
理素子の負荷駆動による電力値Ｅon，ΔＥn，出力遷移
確率γoを取得する（ステップ１１１２）。そして、当
該論理素子の出力遷移回数Ｎnを、Ｎn＝γo×ｆにより
求め（ステップ１１１３）、（Ｅon＋ΔＥn×ＣＬ）×
Ｎnを算出してＰ1とする（ステップ１１１４）。
【００３０】次に、上記ステップ１１０４で選択された
ライブラリデータテーブルから当該論理素子の貫通電流
による消費電力Ｅｒを取得し（ステップ１１１５）、Ｐ
d＋Ｅr＋Ｐ0＋Ｐ1を算出し（Ｐdの初期値は０）、Ｐdを
更新する（ステップ１１１６）。ここで、Ｅr＋Ｐ0＋Ｐ
1が当該論理素子に対する消費電力である。
ライブラリデータテーブルから当該論理素子の貫通電流
による消費電力Ｅｒを取得し（ステップ１１１５）、Ｐ
d＋Ｅr＋Ｐ0＋Ｐ1を算出し（Ｐdの初期値は０）、Ｐdを
更新する（ステップ１１１６）。ここで、Ｅr＋Ｐ0＋Ｐ
1が当該論理素子に対する消費電力である。
【００３１】その後、次の論理素子があるか判定し、あ
ればステップ１１０３〜１１１６の処理手順を繰り返
す。ステップ１１０１で読み込んだ設計データの論理図
情報に記述されている全論理素子についてステップ１１
０３〜１１１６を繰り返すことにより、対象電子回路全
体の消費電力Ｐdを算出することができる。
ればステップ１１０３〜１１１６の処理手順を繰り返
す。ステップ１１０１で読み込んだ設計データの論理図
情報に記述されている全論理素子についてステップ１１
０３〜１１１６を繰り返すことにより、対象電子回路全
体の消費電力Ｐdを算出することができる。
【００３２】次に、本発明の別の実施例として、論理素
子がフリップフロップの場合について説明する。図１３
には、フリップフロップの一例を示す。１３０１がデー
タ系の入力信号であり、１３０４がデータ系の出力信
号、１３０２がクロック信号、１３０３がクロックイネ
ーブルである。図１３は、フリップフロップの構成をデ
ータ系とクロック系とに分離して模式的に示したもので
あり、回路の構成要素としては１３０５で示すクロック
系の回路と１３０６で示すデータ系の回路がある。本発
明では、このように分離した回路１３０５，１３０６に
対して、それぞれライブラリデータを用意し、それぞれ
の状態遷移とその際に生ずる消費電力を別々に計算して
加算する。その結果、データ信号が切り替わらなくて
も、クロック信号の切り替わることによって生ずる消費
電力も漏れなく算出可能となる。
子がフリップフロップの場合について説明する。図１３
には、フリップフロップの一例を示す。１３０１がデー
タ系の入力信号であり、１３０４がデータ系の出力信
号、１３０２がクロック信号、１３０３がクロックイネ
ーブルである。図１３は、フリップフロップの構成をデ
ータ系とクロック系とに分離して模式的に示したもので
あり、回路の構成要素としては１３０５で示すクロック
系の回路と１３０６で示すデータ系の回路がある。本発
明では、このように分離した回路１３０５，１３０６に
対して、それぞれライブラリデータを用意し、それぞれ
の状態遷移とその際に生ずる消費電力を別々に計算して
加算する。その結果、データ信号が切り替わらなくて
も、クロック信号の切り替わることによって生ずる消費
電力も漏れなく算出可能となる。
【００３３】次に、本発明の別の実施例として、図１４
〜図１６を用いて論理シミュレーション結果から状態遷
移回数を求める例を説明する。図１４は、着目する論理
素子１４０１と入力信号１４０２〜１４０５、出力信号
１４０６を示すものである。ここでは、論理素子１４０
１の回路図は図３と同一のものを仮定し、真理値表は図
４、入出力信号と状態の関係は図６に示す通りとする。
〜図１６を用いて論理シミュレーション結果から状態遷
移回数を求める例を説明する。図１４は、着目する論理
素子１４０１と入力信号１４０２〜１４０５、出力信号
１４０６を示すものである。ここでは、論理素子１４０
１の回路図は図３と同一のものを仮定し、真理値表は図
４、入出力信号と状態の関係は図６に示す通りとする。
【００３４】図１５に論理シミュレーション結果を示
す。図１５において、横軸には時間の経過をとり、各信
号の信号値の変化を１５０１〜１５０５で示す。また、
該論理素子の取り得る４つの状態を１５０６〜１５０９
で示す。論理シミュレーション結果における状態遷移
を、１５０１〜１５０５の信号値と図６より求めると、
当該シミュレーション結果のシミュレーシヨン時間０秒
から２秒の間では、１５１０〜１５１８に示す９回の状
態遷移が発生している。例えば、１５１０は状態１から
状態２に遷移したことを示す。９回の状態遷移の内訳を
遷移前の状態と遷移後の状態に着目して勘定すると、そ
れぞれの状態遷移回数は図１６の１６０１に示す通りと
なる。今、簡単の為にシミュレーシヨン時間を２秒間と
すると、１秒当りの遷移回数は時間平均することによっ
て算出でき、図１６の１６０２の欄に示す通りとなる。
従って、各々の状態遷移回数は１６０２の欄に示す通り
であり、論理素子動作回数は４．５回となる。
す。図１５において、横軸には時間の経過をとり、各信
号の信号値の変化を１５０１〜１５０５で示す。また、
該論理素子の取り得る４つの状態を１５０６〜１５０９
で示す。論理シミュレーション結果における状態遷移
を、１５０１〜１５０５の信号値と図６より求めると、
当該シミュレーション結果のシミュレーシヨン時間０秒
から２秒の間では、１５１０〜１５１８に示す９回の状
態遷移が発生している。例えば、１５１０は状態１から
状態２に遷移したことを示す。９回の状態遷移の内訳を
遷移前の状態と遷移後の状態に着目して勘定すると、そ
れぞれの状態遷移回数は図１６の１６０１に示す通りと
なる。今、簡単の為にシミュレーシヨン時間を２秒間と
すると、１秒当りの遷移回数は時間平均することによっ
て算出でき、図１６の１６０２の欄に示す通りとなる。
従って、各々の状態遷移回数は１６０２の欄に示す通り
であり、論理素子動作回数は４．５回となる。
【００３５】以上により、論理シミュレーション結果か
ら遷移回数及び論理素子動作回数を算出することが出来
る。このように、あるベンチマークプログラムを実行し
た際のシミュレーション結果に対して論理シミュレーシ
ョン結果から入力結果と出力結果の組み合わせ毎の状態
遷移回数を勘定することによって、実際のベンチマーク
プログラムを実行した際に各回路が動作する回数を算出
することが可能であり、より実動作に近い消費電力計算
が可能となる。
ら遷移回数及び論理素子動作回数を算出することが出来
る。このように、あるベンチマークプログラムを実行し
た際のシミュレーション結果に対して論理シミュレーシ
ョン結果から入力結果と出力結果の組み合わせ毎の状態
遷移回数を勘定することによって、実際のベンチマーク
プログラムを実行した際に各回路が動作する回数を算出
することが可能であり、より実動作に近い消費電力計算
が可能となる。
【００３６】
【発明の効果】以上、本発明によれば、ＣＭＯＳＬＳＩ
などの電子回路において、状態遷移を入力信号と出力信
号の組み合わせに基づいて定義し、複合ゲートなどで発
生する出力信号が切替わらず、入力信号のみが切替わる
際に生ずる消費電力も加算することにより、より実動作
時の消費電力測定値に近い消費電力見積もり値或いは消
費電力計算値を提供することが可能になる。この結果と
して、ＬＳＩ内部の電源設計、ＬＳＩ冷却系の設計、プ
リント基板の電源設計等に対してより有効な数値を提供
することが出来る。
などの電子回路において、状態遷移を入力信号と出力信
号の組み合わせに基づいて定義し、複合ゲートなどで発
生する出力信号が切替わらず、入力信号のみが切替わる
際に生ずる消費電力も加算することにより、より実動作
時の消費電力測定値に近い消費電力見積もり値或いは消
費電力計算値を提供することが可能になる。この結果と
して、ＬＳＩ内部の電源設計、ＬＳＩ冷却系の設計、プ
リント基板の電源設計等に対してより有効な数値を提供
することが出来る。
【００３７】また、フリップフロップに関しては、クロ
ック信号とデータ信号の状態遷移を別々に扱い、クロッ
ク信号の状態遷移とデータ信号の状態遷移を別々に算出
して加算する為、データ信号が切替わらない場合でも、
クロック信号の切替わることによって生ずる消費電力も
漏れなく加算することが可能となる。
ック信号とデータ信号の状態遷移を別々に扱い、クロッ
ク信号の状態遷移とデータ信号の状態遷移を別々に算出
して加算する為、データ信号が切替わらない場合でも、
クロック信号の切替わることによって生ずる消費電力も
漏れなく加算することが可能となる。
【図１】論理素子の状態遷移図である。
【図２】本発明による状態遷移に対する消費電力と状態
確率の定義を示す図である。
確率の定義を示す図である。
【図３】論理素子の回路図の一例である。
【図４】論理素子の真理値表の一例である。
【図５】状態と入出力信号の対応例を示す図である。
【図６】入出力信号と状態の関係を示す図である。
【図７】本発明のシステム構成の概略ブロック図であ
る。
る。
【図８】設計データの具体例を示す図である。
【図９】ライブラリデータテーブルの具体例を示す図で
ある。
ある。
【図１０】配線層の容量テーブルの具体例を示す図であ
る。
る。
【図１１】本発明による消費電力計算方法の処理手順の
一実施例を示す図である。
一実施例を示す図である。
【図１２】論理素子の負荷容量の一例を示す図である。
【図１３】フリップフロップの一例を示す図である。
【図１４】状態遷移回数を求める論理素子の一例を示す
図である。
図である。
【図１５】論理シミュレーション結果と状態遷移の一例
を示す図である。
を示す図である。
【図１６】状態遷移回数の一例を示す図である。
７１０ 設計データベース ７２０ 消費電力処理装置 ７２１ 消費電力計算部 ７２２ 負荷容量計算部 ７３０ メモリ装置
フロントページの続き (56)参考文献 特開 平８−235228（ＪＰ，Ａ) 特開 平７−270486（ＪＰ，Ａ) 特開 平７−120532（ＪＰ，Ａ) 特開 平７−113848（ＪＰ，Ａ) 特開 平７−37957（ＪＰ，Ａ) 特開 平６−60139（ＪＰ，Ａ) 特開 平５−126872（ＪＰ，Ａ) 特開 平５−35812（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G06F 17/50
Claims (3)
- 【請求項１】 複数の論理素子から構成される電子回路
の消費電力を計算する方法であって、 電子回路を構成する論理素子の種類毎に、該論理素子の
定常的に流れる貫通電流による消費電力Ｅr、該論理素
子の入出力信号の組み合わせで決まる状態遷移の内、消
費電力が発生する各状態遷移時の消費電力Ｅnc、該論理
素子の出力信号の状態遷移時に負荷の大きさに無関係に
発生する消費電力Ｅon、及び、該論理素子の出力端子に
対して単位容量を負荷として仮定した際に生ずる消費電
力ΔＥnを定義し、 電子回路の消費電力Ｐdを 【数１】 により計算することを特徴とする電子回路の消費電力計
算方法。 - 【請求項２】 請求項１記載の電子回路の消費電力計算
方法において、フリップフロップの論理素子について
は、Ｅr，Ｅrc，Ｅon，ΔＥn，Ｎc，Ｎn，ＣＬをデータ
信号系とクロック信号系とで別々に定義し、データ信号
系の消費電力とクロック信号系の消費電力を分離して計
算することを特徴とする電子回路の消費電力計算方法。 - 【請求項３】 複数の論理素子から構成される電子回路
の消費電力を計算する装置であって、 電子回路の設計データを保持する手段と、 電子回路を構成する論理素子の種類毎に、該論理素子の
定常的に流れる貫通電流による消費電力Ｅr、該論理素
子の入出力信号の組み合わせで決まる状態遷移の内、消
費電力が発生する各状態遷移時の消費電力Ｅnc、該論理
素子の出力信号の状態遷移時に負荷の大きさに無関係に
発生する消費電力Ｅon、及び、該論理素子の出力端子に
対して単位容量を負荷として仮定した際に生ずる消費電
力ΔＥnの各値を保持する手段と、 電子回路の設計データに基づいて、電子回路を構成する
各論理素子の負荷容量ＣＬを計算する手段と、 電子回路の消費電力Ｐdを 【数２】 により計算する手段と、を具備することを特徴とする電
子回路の消費電力計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34949496A JP3320626B2 (ja) | 1996-12-27 | 1996-12-27 | 電子回路の消費電力計算方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34949496A JP3320626B2 (ja) | 1996-12-27 | 1996-12-27 | 電子回路の消費電力計算方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10186001A JPH10186001A (ja) | 1998-07-14 |
| JP3320626B2 true JP3320626B2 (ja) | 2002-09-03 |
Family
ID=18404132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34949496A Expired - Fee Related JP3320626B2 (ja) | 1996-12-27 | 1996-12-27 | 電子回路の消費電力計算方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3320626B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
| JP5397280B2 (ja) * | 2010-03-12 | 2014-01-22 | オムロン株式会社 | 消費エネルギー量算出装置および消費エネルギー量算出方法 |
| JP2014038894A (ja) * | 2012-08-11 | 2014-02-27 | Tohoku Univ | マルチフェロイック薄膜及びそれを用いたデバイス |
-
1996
- 1996-12-27 JP JP34949496A patent/JP3320626B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10186001A (ja) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050066297A1 (en) | System and method for correlated process pessimism removal for static timing analysis | |
| EP0863470A1 (en) | Architectural power estimation method and apparatus | |
| US20080104552A1 (en) | Power consumption optimizing method for semiconductor integrated circuit and semiconductor designing apparatus | |
| JP3320626B2 (ja) | 電子回路の消費電力計算方法および装置 | |
| KR100966010B1 (ko) | 하나 이상의 중복 테스트 제거 및 하나 이상의 비효율적테스트 재배열 방법 | |
| US20050050481A1 (en) | Systems and methods for determining activity factors of a circuit design | |
| JP2002215705A (ja) | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記録した記録媒体 | |
| Najm | Feedback, correlation, and delay concerns in the power estimation of VLSI circuits | |
| JP3092664B2 (ja) | 設計支援方法 | |
| Chen et al. | A new framework for static timing analysis, incremental timing refinement, and timing simulation | |
| CN113946200B (zh) | 电路动态电压降的检测方法、装置及电子设备和存储介质 | |
| Morghade et al. | Design of fast vedic multiplier with fault diagnostic capabilities | |
| US6042613A (en) | LSI design aiding apparatus | |
| CN113992193A (zh) | 电路调整方法、装置、电子设备、存储介质及电路 | |
| CN112749526A (zh) | 电源轨设计方法、装置及其非瞬时计算机可读介质 | |
| US6275968B1 (en) | Apparatus and method to reduce node toggling in semiconductor devices | |
| US7552410B1 (en) | Estimating LUT power usage | |
| Panda et al. | Technology-dependent transformations for low-power synthesis | |
| JPH08314992A (ja) | 消費電力計算方式 | |
| US20030188276A1 (en) | Method and apparatus for identifying switching race conditions in a circuit design | |
| US6760891B2 (en) | Simulator of dynamic circuit for silicon critical path debug | |
| JP2940467B2 (ja) | 出力負荷容量計算方法 | |
| JP3882345B2 (ja) | 半導体集積回路の消費電力計算方法 | |
| JPH10301983A (ja) | 消費電力計算方法 | |
| JPH11265980A (ja) | 集積回路の故障検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |