JP3057786B2 - レイアウト検証システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩ用レイアウト検
証システムに関し、特に大規模回路接続検証システムに
関する。

【０００２】

【従来の技術】レイアウト検証システムは、図形寸法検
証（ＤＲＣという）と回路接続検証（ＬＶＳという）と
からなる。一般に、レイアウトデータはセルと呼ばれる
データ集合からなり、チップ全体も１つのセルである。

【０００３】各セルは、図５（ａ）〜（ｃ）に示すよう
なプリシティブと称される基本図形と下位のセルから構
成される。この基本図形としては、図５（ａ）のように
座標（Ｘ１，Ｙ１）〜（Ｘ６，Ｙ６）をもつ多角形（ポ
リゴン）、図６（ｂ）のように対角座標（Ｘ１，Ｙ
１），（Ｘ２，Ｙ２）をもつ矩形（レクタングル）およ
び図６（Ｃ）のように所定パス幅Ｄをもつ座標（Ｘ１，
Ｙ１）〜（Ｘ４，Ｙ４）の幅付き線（パス）が示されて
いる。

【０００４】図６（ａ）はあるチップのレイアウト図
で、チップの中にセルＡ〜Ｄが含まれるが、この構成
は、図６（ｂ）のように、チップ中のセルＡの中にセル
Ｃ，Ｄを含むという階層構造を示している。この他の基
本データとしては、図７（ａ），（ｂ）に示すように、
レイアウト図形に付属されるテキストと属性があり、こ
れは文字情報と図形情報とをもっている。すなわち、図
７（ａ）にはテキストＡＢ図７（ｂ））には属性ＡＢの
例を示す。

【０００５】図８は従来の回路接続検証の手順を示すフ
ローチャートである。まずステップ１０で、検査対象セ
ルの階層展開を行いプリシティブだけに分ける。次に、
ステップ１１で、図形演算を行う。この図形演算は、図
９（ａ）〜（ｃ）に示すように図形演算のうち論理和
（ＯＲ）、論理積（ＡＮＤ）、論理差（ＳＵＢ）を組み
合わせて実行し、素子（ＭＯＳトランジスタ，抵抗，Ｍ
ＯＳキャパシタ）図形を作成する。さらに、図９（ｄ）
で示すような包含検査を行い、回路接続情報を作成す
る。

【０００６】この回路接続情報は、ネットリストと呼ば
れている。図１０はこのネットリストの一例を説明する
回路図であり、この回路シミュレーションシステムＳＰ
ＩＣＥの入力データは次のようになる。

【０００７】Ｍ１ ＶＤＤ Ａ Ｂ ＶＤＤ ＰＭＯ
Ｓ Ｌ＝３ Ｗ＝２０ Ｍ２ Ｂ Ａ ＧＮＤ ＧＮＤ ＮＭＯＳ Ｌ＝２ Ｗ
＝１０ この時テキスト又は節点名に対する属性があると、ネッ
トリスト中にその名称が出力されるが、どちらもない節
点は自動的に節点名を作成し出力する。

【０００８】最後に、ステップ１３でこのネットリスト
とあらかじめ用意したネットリスト（通常は回路シミュ
レーション用データ）を照合する。

【０００９】現在、回路接続検証の課題は大規模高速化
である。通常、実行速度１０ＭＩＰＳ、主記憶要領３２
メガバイトのコンピュータは１０万トランジスタが限界
で、実行時間も２０時間程度かかっている。このため、
大規模なレイアウト検証にはセルの階層を利用して、下
位のセルから順に検証を行う方法がとられている。

【００１０】

【発明が解決しようとする課題】上述した従来のレイア
ウトデータの階層を利用する回路接続検証では、各セル
が用意した回路の一部（部分回路）と対応するとは限ら
ない、また各セルが重なっている状態ので誤りを発見で
きない等の問題点があった。

【００１１】本発明の目的は、これらの欠点を除き、回
路検証を分割して実行することにより、正確な回路検証
を高速に実行できるようにしたレイアウト検証システム
を提供することにある。

【００１２】

【課題を解決するための手段】本発明のレイアウト検証
システムの構成は、回路レイアウトデータの指定した範
囲をウィンドウとして抽出する抽出手段と、この抽出手
段により抽出したウィンドウの外側を上位セル、このウ
ィンドウの内側を下位セルとして分割する分割手段と、
前記各ウィンドウの境界に節点名属性付き端子図形から
なる節点情報データを発生させるデータ発生手段と、前
記上位セルの回路検証および前記下位セルの回路検証を
前記節点情報データに対応づけてそれぞれ分割して行う
検証手段とを有することを特徴とする。

【００１３】

【実施例】図１は本発明の一実施例を説明するフロー
図、図２は図１の実施例を説明するレイアウト図であ
る。ここでは、予め指定されたレイアウトの範囲でウィ
ンドウＡ，Ｂをくり抜き、これらウィンドウＡ，Ｂの境
界で節点名（自動発生）、属性Ｐ・１〜Ｐ・３をもった
端子図形Ｃ〜Ｅが付加されている。

【００１４】このように構成すると、図３（ａ）のよう
にウィンドウＡ，Ｂ内が下位セル、ウィンドウ外が上位
セルの２階層レイアウト（図３（Ｃ））データを作成す
ることになる。なお、図３（ｂ）はウィンドウＡ，Ｂ内
のレイアウトを示す。

【００１５】本実施例のフロー（図１）において、ステ
ップ１で階層展開を行い、ステップ２でウィンドウＡ，
Ｂに分割する。これらウィンドウＡ，Ｂはステップ３で
上位セルのウィンドウ外を検証し、ステップ４で下位セ
ルのウィンドウ内を検証する。これら検証は、従来例
（図８）と同じ手順で行われる。

【００１６】この場合、本来１つの節点に複数の節点名
が端子図形を介して与えられる可能性がある。この場合
は上位セル検証（ステップ３）の等電位追跡で、次の表
１のような節点名対応表を用意すればよい。

【００１７】

【００１８】すなわち、節点名テキストや節点名属性が
表れるとノード（ＮＯＤＥ）に格納し、同電位が判明し
た段階で対応するテキストを指定するデータ（ポイン
タ）をリスト（ＬＩＳＴ）に書き込むことにより対応づ
けられる。

【００１９】また、ウィンドウの切り出し、くり抜き
は、例えば、ウィンドウを図形と見なし各プリシティブ
との論理積、論理差を実行することにより実現すること
ができる。また端子図形はウィンドウ内にもウィンドウ
外にも含まれるもととする。

【００２０】図４は本発明の第２の実施例を示すレイア
ウト図である。ここではウィンドウ境界にウィンドウ内
外にも節点名テキストを自動的に付加している。本実施
例は、第１の実施例に比較すると、テキストであるた
め、ウィンドウ分割後も目視しやすい長所がある。

【００２１】

【発明の効果】以上説明したしように本発明は、ウィン
ドウ内を下位セル、ウィンドウ外を上位セルとし、この
ウィンドウ境界に節点情報データを発生してウィンドウ
を部分回路に対応する範囲にとることにより、回路接続
検証を分割して実行することができる。通常、ウィンド
ウは１０個程度は可能であるから、これら部分回路を平
行して検証すれば、１０倍程度の大規模化高速化が可能
となり、回路接続検証を正確にすると共に、高速に実行
できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を説明するフロー図。

【図２】図１の実施例を説明するレイアウト図。

【図３】図１の実施例の階層構造を示すレイアウト図。

【図４】本発明の第２の実施例を示すレイアウト図。

【図５】（ａ），（ｂ），（ｃ）はプリシティブの三例
を示す平面図。

【図６】（ａ），（ｂ）はレイアウトデータの階層構造
を示すレイアウト図。

【図７】（ａ），（ｂ）はレイアウト図形に示されるテ
キスト，属性の一例を示すレイアウト図。

【図８】従来の回路接続検証の一例のフロー図。

【図９】（ａ）〜（ｄ）は図形演算の各例を示す模式
図。

【図１０】回路シミュレーションシステムＳＰＩＣＥの
ネットリストの一例の入力データを説明する回路図。

【符号の説明】

１〜４，１０〜１３ 処理ステップ Ａ，Ｂ ウィンドウ Ｃ，Ｄ，Ｅ 端子図形

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 回路レイアウトデータの指定した範囲を
   ウィンドウとして抽出する抽出手段と、この抽出手段に
   より抽出したウィンドウの外側を上位セル、このウィン
   ドウの内側を下位セルとして分割する分割手段と、前記
   各ウィンドウの境界に節点名属性付き端子図形からなる
   節点情報データを発生させるデータ発生手段と、前記上
   位セルの回路検証および前記下位セルの回路検証を前記
   節点情報データに対応づけてそれぞれ分割して行う検証
   手段とを有することを特徴とするレイアウト検証システ
   ム。
2. 【請求項２】 データ発生手段が、各ウィンドウ境界
   に、節点名テキストを発生させる請求項１記載のレイア
   ウト検証システム。