JP3247455B2 - 集積回路マスクパターンの検証装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路マスクパター
ンの検証装置、特に、回路図と、この回路図に基づいて
作成されたマスクパターンと、が一致しているか否かを
コンピュータを用いて検証する装置に関する。

【０００２】

【従来の技術】集積回路を設計する場合、まず、回路図
を作成し、この回路図に基づいて集積回路マスクパター
ンが設計される。ところが、集積回路の集積度が向上し
てくると、集積回路マスクパターンも非常に複雑にな
り、設計したマスクパターンによって具現されている回
路が、もとの回路図上の回路と等価であるか否かの検証
が必要になる。このような検証を人手で行うのは非常に
困難であり、従来から、このような検証にはコンピュー
タが用いられている。すなわち、設計されたマスクパタ
ーンをデジタイズしてデジタルデータとしてコンピュー
タ内に取り込み、これに図形演算や位相演算を施して素
子相互の接続関係を調べ、回路接続情報として抽出する
のである。一方では、回路図に基づいて回路接続情報を
取り込み、両者を比較照合し、不一致の有無を確認する
ことになる。

【０００３】

【発明が解決しようとする課題】集積回路の大規模化、
微細化により、集積回路マスクパターンは非常に複雑に
なってきている。そこで、効率的なマスクパターン設計
を行うために、階層的な設計方式が採られている。すな
わち、単純なものの組み合わせから、より複雑なものへ
段階をおって設計を進めてゆき、下位レベルの回路をマ
クロ化することによって、更に上位レベルの回路を設計
するのである。たとえば、下位レベルのトランジスタ素
子を組み合わせて、ＮＯＲゲート、ＮＡＮＤゲートとい
った基本的な論理ゲートを設計し、これらの論理ゲート
を組み合わせて、ＡＬＵといったユニットを設計してゆ
く。更に、このようなユニットを組み合わせて、マイク
ロプロセッサのような複雑な機能をもったユニットが設
計できる。このような大規模な回路も、階層的な表現を
採ることにより、データ量を減少させることができる。
このような方式で設計された集積回路マスクパターンは
階層構造をもったものになる。

【０００４】しかしながら、従来の検証方法では、マス
クパターンをデジタイズして取り込んだ後、階層情報を
すべて展開し、すべての図形パターンが平面上に展開さ
れた状態で、図形演算や位相演算を行っているため、非
常に多くの処理時間を有する。また、照合の結果、不一
致によるエラーが生じても、エラー箇所を特定するのに
多大な時間が必要になる。

【０００５】そこで本発明は、効率的な演算を行うこと
により、短い処理時間で検証を行うことができる集積回
路マスクパターンの検証装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明は、集積回路マス
クパターンが回路図と等価か否かをコンピュータを用い
て検証する集積回路マスクパターンの検証装置におい
て、デジタルデータとして用意された回路図から、階層
表現をもった形式で各素子間の接続情報を第１の回路接
続情報として抽出する第１の接続情報抽出手段と、 集積
回路マスクパターンをデジタイズしてデジタルデータと
して取り込むデジタイズ手段と、 オペレータの指示に基
づいて、集積回路マスクパターン上の特定のセルを指定
する入力を行い、当該指定セルの外部に存在するマスク
パターンについての回路接続情報を第２の回路接続情報
として抽出する第２の接続情報抽出手段と、 指定セルに
ついて、同じ外部接続端子数をもった疑似回路を生成す
る疑似回路生成手段と、 第１の回路接続情報の中の、指
定セルに関する回路接続情報を、疑似回路の回路接続情
報に置換することにより、第３の回路接続情報を作成す
る接続情報置換手段と、 第２の回路接続情報の中の、指
定セル位置に、疑似回路の回路接続情報を嵌め込んで合
成し、第４の回路接続情報を作成する接続情報合成手段
と、 第３の回路接続情報と第４の回路接続情報とを比較
照合する比較照合手段と、を設けるようにしたものであ
る。

【０００７】

【作 用】本発明に係る検証方法は、マスクパターンか
ら抽出した第１の系統の回路接続情報と、回路図から抽
出した第２の系統の回路接続情報と、を比較照合すると
いう点では、従来の方法と基本的に同じである。しかし
ながら、第１の系統の回路接続情報を抽出する際に、オ
ペレータによって所定のセルが指定され、回路接続情報
の抽出処理は、この指定セルの外部の回路についてのみ
行われる。指定セル内部の回路については、実際の回路
とは全く無関係な疑似回路が生成される。そして、第１
の系統の回路接続情報中の指定セル内部の情報は、この
疑似回路の回路接続情報に置換され、第２の系統の回路
接続情報の指定セル位置には、この疑似回路の回路接続
情報が嵌め込まれる。結局、両方の系統の回路接続情報
のうち、指定セルの部分については、実際の回路とは全
く無関係な疑似回路の情報が入ることになる。したがっ
て、両系統の回路接続情報を比較した場合、指定セルの
部分については、同一の疑似回路の回路接続情報が用い
られているため、本来の比較照合は行われないことにな
るが、比較照合を行う必要のないセル（たとえば、従来
から頻繁に利用されてきたセルで、マスクパターンの内
容が保証されているようなセル）を指定セルとしておけ
ば問題は生じない。このように、本発明による方法で
は、比較の必要のないセルについては、マスクパターン
から回路接続情報を抽出する演算処理を省くことができ
るので、効率的な演算を行うことができ、短い処理時間
で検証を行うことができるようになる。

【０００８】

【実施例】以下、本発明を図示する実施例に基づいて詳
述する。はじめに、従来の一般的な集積回路マスクパタ
ーンの検証方法を図１に基づいて説明する。まず、ステ
ップＳ１０において回路図が作成され、続くステップＳ
１１において、この回路図に基づくマスクパターン設計
が行われる。集積回路装置は、このマスクパターンを用
いて製造されることになるが、その前に、マスクパター
ンの検証が行われる。この検証は、ステップＳ１１で設
計されたマスクパターンから抽出した回路接続情報（各
素子相互間がどのように接続されているかを示す情報）
と、ステップＳ１０で作成された回路図から抽出した回
路接続情報と、を比較照合することにより行われる。両
者が一致していれば、ステップＳ１１で設計されたマス
クパターンは、ステップＳ１０で作成された回路図に正
しく対応したものになっていると確認できる。

【０００９】マスクパターンからの回路接続情報の抽出
は、次のような手順でコンピュータを用いて行われる。
まず、ステップＳ１２において、デジタイズを行い、マ
スクパターンをデジタルデータ（図形データ）としてコ
ンピュータ内に取り込む。続いて、ステップＳ１３にお
いて、取り込まれたマスクパターンのデータに対して、
階層構造の展開を行う。前述したように、現在の集積回
路では、階層構造をもった設計が行われるのが一般的で
あり、ステップＳ１１で設計されたマスクパターンは、
一平面上にすべての図形パターンが展開された状態のも
のではなく、上位階層のマスクパターンでは、下位階層
の具体的な図形パターンを表現する代わりに、これを１
つのセルとして表現している。そして、このセル内の具
体的な図形パターンは、下位階層のマスクパターンとし
て用意されることになる。ステップＳ１３における階層
構造展開処理は、このような階層構造によって表現され
たマスクパターンを、一平面上にすべての図形パターン
が表現された状態に展開する処理である。次に、ステッ
プＳ１４において、展開されたマスクパターンに対し
て、回路接続情報の抽出処理を行う。具体的には、ま
ず、各回路素子を認識する演算を行う。たとえば、ＭＯ
Ｓ集積回路については、拡散層の図形パターンとポリシ
リコン層の図形パターンとの間でＡＮＤ演算を行うこと
により得られる図形パターンを、ゲートチャネル層とし
て認識することができる。このような図形演算により各
回路素子を認識したら、続いて、各節点について等電位
の認識を行えば、各回路素子相互の接続情報が得られ
る。この等電位の認識は、マスクパターンの各層間の位
相演算によって行われる。たとえば、２つの異なる図形
パターンとして与えられた２つの配線層の重なり領域に
おいて、コンタクトホールの図形パターンが存在すれ
ば、この２つの配線層は等電位であると認識することが
できる。なお、このマスクパターンからの回路接続情報
の抽出処理は、公知の技術なので、ここでは詳しい説明
は省略する。こうして、ステップＳ１４を経て、マスク
パターンから抽出した回路接続情報が得られることにな
る。ここでは、この情報を第１系統の回路接続情報と呼
ぶことにする。

【００１０】一方、ステップＳ１０で作成された回路図
からは、次のような手順で回路接続情報が抽出される。
まず、ステップＳ２１において、回路図から階層表現に
よる回路接続情報を抽出する。通常、回路図も階層構造
をもった表現で作成されており、また、コンピュータを
利用して回路図の作成を行うのが一般的である。したが
って、このステップＳ２１の処理は、コンピュータ内に
用意された回路図に対応するデータに基づいて、回路接
続情報を階層表現をもったまま抽出する処理になる。こ
のような処理は公知の技術であるため、ここでは詳しい
説明は省略する。続いて、ステップＳ２２において、抽
出した回路接続情報の階層構造を展開し、第２系統の回
路接続情報を得る。

【００１１】以上のようにして、ステップＳ１１で設計
したマスクパターンから第１系統の回路接続情報が抽出
され、ステップＳ１０で作成した回路図から第２系統の
回路接続情報が抽出されたら、最後に、ステップＳ３０
において両者を比較照合する。マスクパターンに具現さ
れた回路が回路図上の回路と等価であれば、両者は一致
するはずであるから、不一致が生じた場合には、その箇
所にマスクパターンの誤りが存在すると判断することが
できる。

【００１２】しかしながら、この従来の検証方法では、
ステップＳ１３において階層情報をすべて展開し、すべ
ての図形パターンが平面上に展開された状態で、ステッ
プＳ１４における回路接続情報抽出処理（図形演算や位
相演算）を行うため、非常に多くの処理時間を有すると
いう問題があることは既に述べたとおりである。また、
照合の結果、不一致によるエラーが生じても、エラー箇
所を特定するのにも多大な時間が必要になる。本発明
は、このような問題を解決するためになされたものであ
る。

【００１３】図２は本発明に係る集積回路マスクパター
ンの検証方法の手順を示す図である。図１に示す従来の
方法と比較するとその特徴が理解できよう。以下、この
手順について説明する。ここでは、説明の便宜上、図３
に示すような簡単なマスクパターンを例にとって、以下
の説明を行うことにする。このマスクパターンは、図４
に示すような階層構造をもって設計されている。すなわ
ち、最上位の階層である全体の回路にはＴＯＰなる名が
つけられ、その下の階層にはセルＡおよびセルＢが定義
され、更にその下の階層として、セルＣおよびセルＤが
定義されている。図３における各セルの左下の黒点は、
各セルの上位階層への面付けの原点位置を示している。
各セルのマスクパターン上の空間的な位置は、上位階層
のセルに対する原点の座標値で示すことができる。具体
的には、図５に示すような面付け位置を示す座標値が定
義される。ステップＳ１１において階層構造をもって設
計されたマスクパターンでは、このようなセルの階層構
造を容易に認識することができる。

【００１４】さて、ステップＳ１１において設計された
マスクパターンを、ステップＳ１２においてデジタイズ
し、コンピュータ内にデジタルデータとして取り込んだ
ら、続くステップＳ１５において、所望のセルの指定が
行われる。このセルの指定は、オペレータからのセル指
定入力に基づいて行われる。ここでは、図３に示すマス
クパターンについて、オペレータが、セルＡとセルＤと
を指定したものとして以下の説明を続け、指定されたセ
ルＡ，Ｄを「指定セル」と呼ぶことにする。どのセルを
指定するかは、オペレータの意思に基づいて決定される
が、通常は、内部の回路接続情報を検証する必要のない
セルを指定することになる。具体的には、過去に何度も
利用されている使用頻度の高い基本的なセルであって、
そのセルの回路動作については何ら問題はないという保
証がなされているようなセルが指定されることになろ
う。このようなセルについては、あらためて回路接続情
報を抽出して検証する必要はない。

【００１５】こうして、セルの指定が完了したら、ステ
ップＳ１６において、指定セルの外部についてのみ、階
層構造の展開を行う。たとえば、セルＡ，Ｄが指定され
た場合、図６に示すように、実線で示す指定セルＡ，Ｄ
の外部についてのみ、階層構造の展開が行われ、指定セ
ルＡ，Ｄ内部の階層構造は無視される。この結果、セル
Ｂが展開され、セルＣは無視されることになり、結局、
図７にハッチングで示した領域についてのみ、図形パタ
ーンが得られることになる。

【００１６】続く、ステップＳ１７では、指定セルの外
部（図７のハッチング部分）についての回路接続情報の
抽出が行われる。このとき、指定セルの内部について
は、セル外部に接続するための各端子だけが回路接続情
報抽出の処理対象として残される。たとえば、いま、指
定セルＡ，Ｄが、図８(a) ，(b) に示すような図形パタ
ーンをもったセルであったとする。指定セルＡは、下位
階層のセルＣを包含しており、内部に配線層ＣＷを有
し、セル外部の配線層Ｗ１〜Ｗ３と外部接続端子ａ，
ｂ，ｃにおいて接続している。一方、指定セルＤは、内
部に２つのトランジスタ素子ＴＲを有し、セル外部の配
線層Ｗ４，Ｗ５と外部接続端子ａ，ｂにおいて接続して
いる。このような場合、ステップＳ１７の処理を行う上
では、指定セルを図９(a) ，(b) に示すような外部接続
端子のみをもったパターンとして扱うのである。結局、
図７のハッチング部分についての回路接続情報のみが抽
出され、指定セルＡ，Ｄの輪郭を構成する境界部分につ
いては、どのセルのどの外部接続端子に繋がっているか
という情報のみが抽出されることになる。前述のよう
に、この回路接続情報を抽出する処理は、種々の図形演
算や位相演算を行う必要があるため、多大な演算時間を
必要とする処理である。ところが、本発明による方法で
は、このような演算を指定セルＡ，Ｄの内部においては
行う必要がなくなるため、指定セルの数が増えれば増え
るほど、演算時間は短縮されることになる。

【００１７】さて、ステップＳ１５におけるセルの指定
を受けて、ステップＳ４０では、指定セルについての疑
似回路の生成が行われる。上述の例の場合、指定セル
Ａ，Ｄのそれぞれについて、疑似回路が生成される。こ
の疑似回路は、「条件１：対応する指定セルの外部接続
端子と同じ端子数をもつこと」と「条件２：異なる指定
セルでは、疑似回路も異なる回路となるように、相互に
ユニークな回路であること」という２つの条件を満足す
るような回路であれば、どのような回路でもかまわな
い。ここでは、たとえば、図８(a) ，(b) に示すような
指定セルＡ，Ｄに対して、それぞれ図１０(a) ，(b) に
示すような疑似回路Ａ´，Ｄ´が生成されたものとす
る。疑似回路Ａ´は、指定セルＡと同様に、３つの外部
接続端子ａ，ｂ，ｃをもった回路であり、３つのゲート
素子Ｇ１〜Ｇ３によって構成されている。一方、疑似回
路Ｄ´は、指定セルＤと同様に、２つの外部接続端子
ａ，ｂをもった回路であり、２つのゲート素子Ｇ４，Ｇ
５によって構成されている。いずれの疑似回路も、論理
回路としては全く意味のない回路でかまわない。疑似回
路Ａ´，Ｄ´は、論理回路としては、すべての端子が入
力端子となっており、最終段階のゲート素子Ｇ３，Ｇ５
の出力は、いずれも浮いた状態となっているが、このよ
うな回路を疑似回路として生成しても何ら支障は生じな
い。本発明による検証方法では、各素子と節点との接続
関係を比較照合するのが目的であって、回路の論理動作
の解析を行うのが目的ではない。したがって、このよう
に、疑似回路としては、全く意味のない論理動作を行う
回路を用いてもかまわない。

【００１８】こうして、指定セルについての疑似回路が
生成できたら、ステップＳ１８において、ステップＳ１
７で抽出した回路接続情報に、生成した疑似回路の回路
接続情報を合成する処理を行う。ステップＳ１７におい
て得られた回路接続情報は、図７に示すように、指定セ
ルＡ，Ｄの内部についての情報をもたないものであり、
いわば、指定セルＡ，Ｄの部分がブランクになった情報
である。ステップＳ１８では、このブランクの部分を埋
めるための処理が行われる。このブランクの部分に嵌め
込む情報として、ステップＳ４０で生成した疑似回路の
回路接続情報を利用するのである。すなわち、図７にお
いて、指定セルＡについてのブランク部分に、図１０
(a) に示す疑似回路Ａ´の回路接続情報が嵌め込まれ、
指定セルＤについてのブランク部分２か所に、図１０
(b) に示す疑似回路Ｄ´の回路接続情報が嵌め込まれる
ことになる。指定セルの輪郭を構成する境界部分につい
ては、実際の指定セルと疑似回路とで共通したテキスト
名を付与しておくようにすれば、嵌め込み処理を行うと
きに対応をとることができる。こうして、ステップＳ１
８を経て得られる第１系統の最終的な回路接続情報は、
一見したところ、ブランクのない全回路についての回路
接続情報となる。

【００１９】一方、第２系統についてのステップＳ２１
では、従来の方法と同様にして、回路図から階層表現に
よる回路接続情報が抽出される。すなわち、図４に示す
ような階層構造をもった回路接続情報が得られることに
なる。ところが、第１系統では、指定セルＡ，Ｄの内容
として疑似回路の情報を入れてしまったので、この第２
系統についても、指定セルＡ，Ｄの内容を疑似回路の情
報に置換しておく必要がある。そこで、ステップＳ２３
において、指定セルの部分の回路接続情報を、ステップ
Ｓ４０で生成した疑似回路の回路接続情報に置換する処
理を行う。具体的には、図４に示す階層構造において、
セルＡ−セルＣの枝の部分が、図１０(a) に示す疑似回
路Ａ´の回路接続情報に置換され、セルＤの枝の部分２
か所が、図１０(b) に示す疑似回路Ｄ´の回路接続情報
に置換されることになる。

【００２０】続いて、ステップＳ２４において、置換が
行われた後の第２系統の回路接続情報について、階層構
造の展開処理を行う。こうして、第２系統においても、
最終的な回路接続情報が得られることになる。

【００２１】最後に、ステップＳ３０において、両系統
の回路接続情報が比較照合される。この比較照合におい
ては、指定セルＡ，Ｄの内部の回路についての検証は行
うことができない。なぜなら、両系統の回路接続情報の
うち、指定セルＡ，Ｄの内部の情報は、実際の回路とは
全く関係のない疑似回路についての情報だからである。
しかしながら、前述したように、指定セルは、そもそも
検証の必要のないセルとして指定されたものであるた
め、ステップＳ３０において、指定セルについての検証
を行うことができないのは、当然の帰結である。

【００２２】要するに、本発明の方法の主眼は、内容が
保証されており、改めて検証を行う必要のない指定セル
については、マスクパターンから回路接続情報を抽出す
る処理を行わないようにし、処理時間を短縮するように
した点にある。そして、検証を行う上では、この指定セ
ルの部分の回路接続情報に、生成した疑似回路から抽出
した回路接続情報を嵌め込むことにより埋め合わせする
ようにし、両系統の回路接続情報の比較照合が行われる
ようにしたのである。しかも、比較照合の結果としてエ
ラーが生じた場合、本発明に係る方法では、エラー箇所
の特定が従来の方法よりも容易になる。なぜなら、指定
セルの内部においては、決してエラーは発生しないので
あるから、エラー発生箇所は、指定セルの外部か、ある
いは、指定セルの外部接続端子との間の接続部分か、に
特定されるからである。したがって、エラー発生時の検
証時間の短縮というメリットも得られる。

【００２３】なお、疑似回路としては、前述したよう
に、どのような回路を用いてもかまわないが、コンピュ
ータ内部で疑似回路を自動的に生成させるようにするに
は、予め単純な疑似回路生成アルゴリズムを用意してお
くとよい。たとえば、次のようなアルゴリズムを用意し
ておくことができる。まず、疑似回路を生成する対象と
なる指定セルの外部接続端子数と同じ数だけの論理ゲー
トを用意する。ここでは、２入力１出力の論理ゲート
（たとえば、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲー
トなど）を用意する例を示す。そして、前段の論理ゲー
トの出力を、後段の論理ゲートの一方の入力に接続する
ようにして、用意した論理ゲートを順に直列接続する。
更に、各論理ゲートのもう一方の入力には、外部接続端
子を接続する。図１１は、このようなアルゴリズムによ
り、ｎ個の外部接続端子Ｔ１〜Ｔｎをもつセルについて
の疑似回路を生成した例を示す。ｎ個の論理ゲートＧ１
〜Ｇｎが用意され、順に直列接続されている。なお第１
段目の論理ゲートＧ１については、前段の論理ゲートが
存在しないため、両入力とも外部接続端子Ｔ１に接続し
ており、第ｎ段目の論理ゲートＧｎについては、後段の
論理ゲートが存在しないため、出力は浮いた状態として
いる。このようなアルゴリズムでは、すべての外部接続
端子Ｔ１〜Ｔｎが入力端子となるような疑似回路が生成
されることになるが、前述したように、そのような疑似
回路を用いても何ら問題はない。なお、同じ外部接続端
子数をもつ疑似回路を複数生成するような場合には、各
論理ゲートの種類を変えて、相互にユニークな回路とな
るようにすればよい。たとえば、図１１において、論理
ゲートＧ１を、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲ
ートと変えるだけで、３とおりのユニークな回路が生成
できる。

【００２４】外部接続端子によっては、互いに入れ替え
ても回路としては等価であるようなものがある。そのよ
うな場合には、これらの外部接続端子についての論理ゲ
ートを並列接続するようにしておけばよい。たとえば、
図１２は、端子Ｔｊと端子Ｔｋとが入れ替え可能な場合
の例である。端子Ｔｊ，Ｔｋについてそれぞれ用意され
た論理ゲートＧｊ，Ｇｋは並列接続されており、前段の
端子Ｔｉについて用意された論理ゲートＧｉの出力は、
論理ゲートＧｊ，Ｇｋの両方に与えられている。

【００２５】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではない。特に、上述の実施例は、説明の便宜上、非常
に単純なモデルについてのものであり、実際にはより複
雑なマスクパターンに対して本発明は適用されることに
なる。

【００２６】

【発明の効果】以上のとおり本発明によれば、集積回路
マスクパターンの検証を行う際に、マスクパターンから
の回路接続情報の抽出処理を、検証が不要なセルについ
ては省くようにしたため、効率的な演算を行うことによ
り、短い処理時間で検証を行うことができるようにな
る。

【図面の簡単な説明】

【図１】従来の一般的な集積回路マスクパターンの検証
方法の手順を示す図である。

【図２】本発明に係る集積回路マスクパターンの検証方
法の手順を示す図である。

【図３】図２の手順を説明するために用いる階層構造を
もった具体的なマスクパターンの一例を示す図である。

【図４】図３に示すマスクパターンの階層構造を示す図
である。

【図５】図３に示すマスクパターンについて、各セルの
面付け位置を示す表である。

【図６】図３に示すマスクパターンについて、セル指定
を行った状態を示す図である。

【図７】図３に示すマスクパターンのうち、回路接続情
報抽出処理の対象となる領域をハッチングで示した図で
ある。

【図８】指定セルＡおよびＤの内部構造を示す図であ
る。

【図９】図８に示す指定セルＡおよびＤについて、外部
接続用端子のみを抽出した図である。

【図１０】図８に示す指定セルＡおよびＤについて生成
した疑似回路Ａ´およびＤ´を示す図である。

【図１１】疑似回路を生成するアルゴリズムの一例を示
す図である。

【図１２】図１１に示すアルゴリズムの変形例を示す図
である。

【符号の説明】

Ａ〜Ｄ…セル ａ〜ｄ…外部接続端子 ＣＷ…配線層 Ｇ１〜Ｇｎ…論理ゲート Ｔ１〜Ｔｎ…外部接続端子 Ｗ１〜Ｗ５…配線層 ＴＲ…トランジスタ Ｖｄｄ，Ｇｎｄ…電源配線層

フロントページの続き (56)参考文献 特開 平４−182873（ＪＰ，Ａ) 特開 昭63−129466（ＪＰ，Ａ) 特開 平４−304562（ＪＰ，Ａ) 特開 平４−172564（ＪＰ，Ａ) 寺尾淳子、外３名、”超ＬＳＩレイア ウト検証システムＦＲＩＥＮＤにおける 階層的な接続検証”、電子情報通信学会 技術研究報告、電子情報通信学会、昭和 62年、Ｖｏｌ．86、Ｎｏ．328、ｐ．９ −15（ＣＡＳ86−204) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 666 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 集積回路マスクパターンが回路図と等価
   か否かを検証する集積回路マスクパターンの検証装置で
   あって、デジタルデータとして用意された回路図から、階層表現
   をもった形式で各素子間の接続情報を第１の回路接続情
   報として抽出する第１の接続情報抽出手段と、 前記集積回路マスクパターンをデジタイズしてデジタル
   データとして取り込むデジタイズ手段と、 オペレータの指示に基づいて、前記集積回路マスクパタ
   ーン上の特定のセルを指定する入力を行い、当該指定セ
   ルの外部に存在するマスクパターンについての回路接続
   情報を第２の回路接続情報として抽出する第２の接続情
   報抽出手段と、 前記指定セルについて、同じ外部接続端子数をもった疑
   似回路を生成する疑似回路生成手段と、 前記第１の回路接続情報の中の、前記指定セルに関する
   回路接続情報を、前記疑似回路の回路接続情報に置換す
   ることにより、第３の回路接続情報を作成する接続情報
   置換手段と、 前記第２の回路接続情報の中の、前記指定セル位置に、
   前記疑似回路の回路接続情報を嵌め込んで合成し、第４
   の回路接続情報を作成する接続情報合成手段と、 前記第３の回路接続情報と前記第４の回路接続情報とを
   比較照合する比較照合手段と、 を有することを特徴とする集積回路マスクパターンの検
   証装置。