JP2933584B2 - 半導体集積回路装置及びマクロ端子クランプ処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に、マクロ端子のクランプ処理技術に関す
る。

【０００２】

【従来の技術】専用設計で作成されるマクロの入出力端
子は、通常使用される数だけ存在するように作成され
る。しかし、汎用設計で作成されるマクロは、使用規
模、用途によっては使用されない端子（未使用端子）も
存在する。

【０００３】例えば、ＲＡＭ（ランダムアクセスメモ
リ）等の大規模マクロでは、１つのマクロレイアウト
で、×４、×８、×１６のように複数の規模を実現する
場合が多く存在する。

【０００４】この場合、マクロは、最大規模の×１６使
用を想定して設計されるため、これを、×４や×８とし
て使用する場合には、図９に、マクロ規模における「未
使用端子」として示されるように、不要となる多数の未
使用端子が発生し、これら未子用端子をクランプ処理す
る必要が生じる。

【０００５】従来、未使用端子のクランプ処理として
は、主流であるマクロの外部で処理する方法と、その他
の方法としてマクロの内部で処理する方法の２通りがあ
る。

【０００６】マクロの外部で処理する方法は、図１０に
示すように、クランプ電位供給用ブロック６１を用意
し、クランプ電位供給用ブロック６１をマクロの未使用
端子に配線接続してクランプするものである。なお、図
１０において、６０は機能ブロック、６２は配線、６３
は電源リング（電源配線）、６４はマクロ内部を示して
いる。

【０００７】図１１は、この処理フローを示している。
図１１を参照すると、回路接続情報１２に、未使用のマ
クロ端子をクランプする接続情報を付加する処理６５を
行ない、この接続情報を基に自動配置配線６６を行な
い、配線結果出力６７、アートワークデータ１４とのマ
ージ処理６８の順で処理が行なわれる。

【０００８】回路接続情報作成時、自動で未使用のマク
ロ端子をクランプ処理する方法としては、例えば特開平
４−２３５６７８号公報、特開平４−３３６６７５号公
報等の記載が参照される。

【０００９】一方、マクロの内部で処理する方法として
は、それぞれの規模に対して１対１対応するマクロアー
トワークデータを用意する方法、および未使用端子の電
位を安定させる回路を付加する方法がある。

【００１０】図１２に示すように、マクロ端子の近傍か
ら高電位側または低電位側に直接接続される配線ブロッ
クを用意し、図１３に示す処理フローを用い、未使用の
場合このブロックを端子部に配置しクランプする。図１
２において、６３は電源リング、６４はマクロ内部、７
０はクランプパターン、７１はマクロ内部配線を示す。
図１３を参照すると、回路接続情報１２を入力し回路接
続情報作成処理７３において未使用マクロ端子を配線ブ
ロックでクランプする情報を追加し、クランプ情報が追
加された回路接続情報と、配線プロックパターンと配置
座標が付加されている自動配置配線データベース７２と
から自動配置配線７４を行い、アートワークデータ１４
を参照して、配線結果出力７５とのマージ処理７６が行
われる。

【００１１】なお、例えば特開昭６３−２５８０４１号
公報には、自動配線によってクランプ処理を行なう技
術、また特開昭６１−２２６４８号公報、特開昭６１−
２２６４９号公報等には、マクロ構成時にマクロ内にク
ランプ電位供給用ブロックやクランプ用電源配線を付加
し、クランプ処理が容易なマクロ構成にする技術が記載
されている。

【００１２】

【発明が解決しようとする課題】しかしながら、これら
従来技術は、次の様な問題点があった。

【００１３】マクロの外部で処理する場合の第１の問題
点は、チップのサイズが拡大する、ということである。

【００１４】その理由は、クランプ電位供給用ブロック
を必要な数だけ配置するため、搭載しなければならない
機能ブロックの配置数が減少し、この結果、配置数を増
加させるためにはチップサイズを拡大しなければならな
いためである。

【００１５】第２の問題点は、配線性が劣化する、とい
うことである。

【００１６】その理由は、搭載した機能ブロックの配線
と同様に、クランプされるマクロ入力端子とクランプ電
位供給用ブロックを配線することにより、機能ブロック
の配線格子数を減少させることになり、未配線の原因に
なるためである。

【００１７】第３の問題点は、マクロとクランプ電位供
給用ブロックの使用電源が異なる混載技術の場合、クラ
ンプ電位供給用ブロックに接続することが出来ない、と
いうことである。

【００１８】その理由は、クランプ処理は高電位電源あ
るいは低電位電源に接続することにより、クランプされ
た回路の動作を一定に保つものである。この時、例え
ば、マクロの高電位側が＋５．０Ｖで、クランプ電位供
給用ブロックの高電位側が＋２．５Ｖであった場合、
２．５Ｖの電位差が生じており、とうていマクロの回路
をクランプさせることは出来ず、逆に誤動作の原因につ
ながる可能性がある。

【００１９】次に、マクロの内部で処理する場合の問題
点について説明すると、その第１の問題点は、マクロの
データ数が増加する、ということである。

【００２０】その理由は、それぞれの規模に対して１対
１対応するマクロアートワークデータを用意すると、基
本機能は同じであるのに、使用端子数が異なるだけで、
マクロ名が異なるマクロデータが多数存在することにな
り、データの管理も複雑になってしまうためである。

【００２１】第２の問題点は、マクロサイズが拡大す
る、ということである。

【００２２】その理由は、未使用端子の電位を安定させ
る回路をマクロ内で構成するため、構成素子を余分にマ
クロ内に付加しなければならないためである。この影響
によりチップサイズが拡大する可能性もある。

【００２３】第３の問題点は、マクロのデータ量が増加
する、ということである。

【００２４】その理由は、ゲートアレイの場合、セルア
レイ上を高電位及び低電位配線が規則正しく配列されて
おり、同セルアレイ上に配置された機能ブロックの端子
は容易にクランプすることが出来る。しかし、メモリマ
クロのような場合には、高電位及び低電位ラインが不規
則の為、端子数分の配線ブロックを用意しなければなら
ない。さらに、自動配置配線データベース中に端子数分
の配線ブロック座標、配線ブロックパターン名を記述す
る必要があり、その量は通常の端子記述の３倍のデータ
量である。

【００２５】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、チップサイズの
増大、配線性の劣化を防ぎ、マクロとクランプ電位供給
用ブロックの使用電源が異なる混載技術にも対応するこ
とが出来るマクロ構成及びクランプ処理方法を提供する
ことにある。また本発明の他の目的は、マクロのデータ
数の増大、マクロサイズの拡大を回避するマクロ構成及
びクランプ処理方法を提供することにある。

【００２６】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体集積回路に搭載するマクロの入出
力端子（「マクロ端子」という）に対して、あらかじめ
自動配置配線データベース中のマクロ内で高電位側及び
低電位側の両方にクランプしておき、マクロ名、全端子
名、端子クランプ情報を含むマクロ端子情報と回路接続
情報とを用いて、マクロ端子のクランプの要／不要に応
じて、前記マクロ内の高電位側と低電位側のいずれか一
方のクランプパターン又は両方のクランプパターンを削
除することで未使用端子のクランプ処理を行うことで配
置配線結果のデータを得ることを特徴とする。

【００２７】本発明は、（ａ）マクロ名、全端子名、端
子クランプ情報が記載されたマクロ端子情報と、回路接
続情報とを用いて、各マクロ端子の使用、未使用、及び
クランプ電位を決定する工程と、（ｂ）自動配置配線デ
ータベースに対して使用しない端子定義を配線禁止デー
タに変更する工程と、（ｃ）変更された自動配置配線デ
ータベースを用いて自動配置配線を行う工程と、（ｄ）
自動配置配線処理の配線結果出力とアートワークデータ
とマージ処理を行ない、マージ処理後のデータから、ク
ランプパターンを削除する工程と、を含む。

【００２８】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、半導体集積回路に搭載するマク
ロの入出力端子において、あらかじめマクロ内でＶＤＤ
（高電位電源）側及びＧＮＤ（低電位電源）側にクラン
プしたパターンを、回路接続情報と既存データから作成
されるマクロ端子情報を用いて、マクロ端子の全てある
いは一方のクランプしたパターンを削除する処理を行な
うことにより、未使用端子のクランプ処理を的確に行う
ものである。

【００２９】図１（ａ）を参照すると、マクロ端子１，
２，３，４は、マクロ内でＶＤＤ（高電位電源）側及び
ＧＮＤ（低電位電源）側両方にマクロ内部配線７上でク
ランプされている。クランプするパターンセル名は各マ
クロ端子に対応して定義されている。なお、図１におい
て、５はＶＤＤ側クランプパターン、６はＧＮＤ側クラ
ンプパターン、７はマクロ内部配線を示す。

【００３０】図１（ｂ）は、クランプ処理後のマクロ端
子クランプ配置例をわかりやすく示した図である。図１
（ｂ）を参照すると、マクロ端子１は、クランプが不要
なためＶＤＤ、ＧＮＤ両方のパターンを削除し、マクロ
端子２は、ＧＮＤ側にクランプ処理されるため、ＶＤＤ
側のパターンを削除し、マクロ端子３は、ＶＤＤ側にク
ランプ処理されたためＧＮＤ側のパターンを削除し、マ
クロ端子４は、クランプ処理が不要なためＶＤＤ、ＧＮ
Ｄ両方のパターンが削除されている。図中、記号×はパ
ターンを削除したことを示す。

【００３１】図２は、本発明の実施の形態におけるクラ
ンプ処理の処理フローを示す図である。図２を参照する
と、マクロ名、全端子名、端子クランプ情報が記載され
たマクロ端子情報１１と、回路接続情報１２を用いて、
各マクロ端子の使用、未使用、及びクランプ電位を決定
する処理１５を行い、自動配置配線データベース１３に
対して使用しない端子定義を配線禁止データに変更する
処理１６を行う。

【００３２】その後、変更された自動配置配線データベ
ースを使用し、自動配置配線１７を行う。

【００３３】自動配置配線１７終了後、配線結果出力１
８、アートワークデータ１４とマージ処理１９を行な
い、マージ処理後のデータから、クランプパターンを削
除する処理２０を行い、全ての処理を終了する。これに
より、未使用端子のクランプ処理を的確に行なうことが
出来る。

【００３４】

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。

【００３５】図１（ａ）は、本発明の一実施例によるマ
クロ端子クランプ配置を示す図である。図１（ａ）を参
照するとマクロ端子１、２、３、４はそれぞれ、ＶＤＤ
（高電位）側クランプパターン５及びＧＮＤ（低電位）
側クランプパターン６によって内部配線７上でクランプ
されている。マクロ端子は全て、本発明のクランプ処理
フロー実行直前までは、ＶＤＤ（高電位）側及びＧＮＤ
（低電位）側両方にマクロ内部配線７上でクランプされ
ている。

【００３６】本発明の一実施例において、ＶＤＤ（高電
位）側クランプパターン５及びＧＮＤ（低電位）側クラ
ンプパターン６の配置時のセル名は、それぞれのマクロ
端子に対し１対１対応している。

【００３７】図２は、本発明の一実施例におけるクラン
プ処理フローを示す図である。

【００３８】図２を参照すると、マクロ名、全端子名、
端子クランプ情報が記載されたマクロ端子情報１１と、
回路接続情報１２とを用いて、各マクロ端子が、クラン
プ不要か、クランプ必要か、必要な場合はＶＤＤ（高電
位）側かＧＮＤ（低電位）側であるかを決定する処理１
５を行い、自動配置配線データベース１３に対して、使
用しない端子定義を配線禁止定義に変更する処理１６を
行う。

【００３９】その後、変更された自動配置配線データベ
ースを用いて、自動配置配線１７を行う。自動配置配線
終了後、配線結果出力１８、アートワークデータ１４と
のマージ処理１９を行なったデータから、クランプ処理
が不要なものは、その端子のクランプパターンを全て削
除し、クランプ処理が必要でありその電位がＶＤＤ（高
電位）側の場合には、その端子のＧＮＤ（低電位）側を
クランプしているパターンを削除、クランプ処理が必要
でありその電位がＧＮＤ（低電位）側の場合には、その
端子のＶＤＤ（高電位）側をクランプしているパターン
を削除するクランプパターン削除処理２０を行い、全て
の処理を終了する。

【００４０】次に、本発明の一実施例について更に詳細
に説明する。

【００４１】図１は、本発明の一実施例によるマクロ端
子クランプ配置の一例を示す図である。マクロ端子１、
２、３、４はそれぞれ、ＶＤＤ（高電位）側クランプパ
ターン５及びＧＮＤ（低電位）側クランプパターン６に
よってマクロ内部配線７上でクランプされている。全マ
クロ端子は、クランプ処理フローを実行直前までは、す
べてＶＤＤ（高電位）側及びＧＮＤ（低電位）側両方に
マクロ内部配線７上でクランプされている。

【００４２】ところで、ＶＤＤ（高電位）側クランプパ
ターン５及びＧＮＤ（低電位）側クランプパターン６の
配置時のセル名は、それぞれのマクロ端子に対し１対１
対応している。例えば、マクロ端子１の端子名を「Ｈ０
１」、マクロ端子２の端子名を「Ｈ０２」とした場合、
ＶＤＤ（高電位）側クランプパターンセル名はそれぞれ
「ＶＤＤＨ０１」、「ＶＤＤＨ０２」、ＧＮＤ（低電
位）側クランプパターンセル名は「ＧＮＤＨ０１」、
「ＧＮＤＨ０２」というように、マクロ端子名とそのク
ランプ電位がわかるセル名で定義する。

【００４３】このように定義することによって、マクロ
端子とクランプパターンセル名の対応表等の参照するこ
となくクランプ処理が可能であり、かつ、処理負担の軽
減、参照に要する時間を短縮することが出来る。

【００４４】図２は、本発明の一実施例のクランプ処理
の基本的なフローを示す図であり、図３乃至図５は、本
発明の一実施例によるクランプ処理方法の詳細フローを
示す図である。始めに、図２を参照して、本発明の一実
施例のクランプ処理の方法について説明する。

【００４５】図２を参照すると、マクロ名、全端子名、
端子クランプ情報が記載されたマクロ端子情報１１と回
路接続情報１２と用いて、各マクロ端子の使用状況と、
クランプ不要か、クランプ必要か、クランプ必要な場合
には高電位側か低電位側かを決定する処理１５を行い、
自動配置配線データベース１３に対して、使用しない端
子定義を配線禁止定義に変更する処理１６を行う。その
後、変更された自動配置配線データベースを使用し、自
動配置配線１７を行う。自動配置配線終了後、配線結果
出力１８と、アートワークデータ１４とのマージ処理１
９を行なったデータから、クランプ処理が不要なもの
は、その端子のクランプパターンを全て削除し、クラン
プ処理が必要で、その電位がＶＤＤ（高電位）側の場合
は、その端子のＧＮＤ（低電位）側をクランプしている
パターンを削除し、クランプ処理が必要でその電位がＧ
ＮＤ（低電位）側の場合は、その端子のＶＤＤ（高電
位）側をクランプしているパターンを削除する処理２０
を行い、全ての処理を終了２１する。

【００４６】なお、マクロ名、全端子名、端子クランプ
情報が記載されたマクロ端子情報１１は、図６に示すよ
うに、自動配置配線データベース１３、各ブロックの回
路情報２２、クランプするブロック名とクランプ電位２
３からマクロ名、端子情報、クランプ情報を検索する処
理４９を行うことで作成される。

【００４７】図３乃至図５を参照して、本発明の一実施
例のクランプ処理について説明する。適応具体例として
は、図８に示すように、マクロ名を「ＭＡＣＲＯ」、最
大規模使用の場合の入力端子の数を「５」端子、その端
子名を「Ｈ０１」〜「Ｈ０５」、出力端子の数を「５」
端子、その端子名を「Ｎ０１」〜「Ｎ０５」、最小規模
使用の場合は、使用入出力端子数はそれぞれ「３」端
子、端子名「Ｈ０１」〜「Ｈ０３」、端子名「Ｎ０１」
〜「Ｎ０３」とし、未使用の入力端子端子「Ｈ０４」は
ＶＤＤ（高電位）側、「Ｈ０５」はＧＮＤ（低電位）側
にクランプされるものとし、最小規模使用の場合につい
て説明する。

【００４８】図３乃至図５において、マクロ名、全端子
名、端子クランプ情報が記載されたマクロ端子情報１１
は、図６に示す作成フローによって、マクロ名ＭＡＣＲ
Ｏ、全端子名Ｈ０１〜Ｈ０５、Ｎ０１〜Ｎ０５、クラン
プ情報はＨ０４をＶＤＤ、Ｈ０５をＧＮＤと記載されて
いる。

【００４９】また、回路接続情報１２は、未使用の入出
力端子Ｈ０４、Ｈ０５、Ｎ０４、Ｎ０５は接続されてい
ない。

【００５０】まず、マクロ名、全端子名、端子クランプ
情報が記載されたマクロ端子情報１１及び回路接続情報
１２を読み込む（図３のステップ２４）。

【００５１】次に、クランプ処理すべき端子が回路接続
情報で未接続か判定するステップ２５（図３参照）で、
読み込んだマクロ名、全端子名、端子クランプ情報が記
載されたマクロ端子情報の端子情報と回路接続情報１２
の未使用端子が一致するか確認を行なう。

【００５２】今回の例では、Ｈ０４、Ｈ０５、Ｎ０４、
Ｎ０５が未接続となっている。

【００５３】ここで、不一致が生じた場合、マクロ名、
全端子名、端子クランプ情報が記載されたマクロ端子情
報１１もしくは回路接続情報１２に記述ミスありと出力
し処理を終了する（図３のステップ２６）。

【００５４】また、マクロ名、全端子名、端子クランプ
情報が記載されたマクロ端子情報１１の端子情報と回路
接続情報１２の未使用端子が一致した場合、使用端子
か、未使用端子か、未使用端子の場合、クランプ不要
か、クランプ必要か、必要な場合はＶＤＤ（高電位）側
かＧＮＤ（低電位）側か決定する（図３のステップ２
７）。

【００５５】今回の例では、Ｈ０１〜Ｈ０３、Ｎ０１〜
Ｎ０５がクランプ不要で、Ｈ０４がＶＤＤ（高電位）
側、Ｈ０５がＧＮＤ（低電位）側にクランプ処理される
ことになる。

【００５６】次に、自動配置配線データベースを読み込
み（図４のステップ２８）、マクロ名、全端子名、端子
クランプ情報が記載されたマクロ端子情報１１に記載さ
れているマクロ名を検索し（図４のステップ２９）、該
当マクロの端子の読み取る（図４のステップ３０）。

【００５７】さらに、読み取った端子について、使用端
子であるか判定し（図４のステップ３２）、使用端子で
ある場合は自動配置配線データベースの端子定義はその
ままで次の端子を読み込み、該当しない場合は、未使用
端子か判定し（図４のステップ３３）、未使用端子であ
る場合、自動配置配線データベースの端子定義を配線禁
止定義に変更する（図４のステップ３４）。どちらとも
に該当しない場合は、自動配置配線データベースに記述
ミスありと出力し処理を終了する（図４のステップ３
５）。

【００５８】今回の例では、Ｈ０４、Ｈ０５、Ｎ０４、
Ｎ０５の自動配置配線データベースの端子定義を配線禁
止定義に変更する。

【００５９】次に、自動配置配線を行ない（図４のステ
ップ３６）、配線終了後、配線結果を出力し（図４のス
テップ３７）、さらにアートワークデータ１４とマージ
処理を行なう（図５のステップ３８）。これらステップ
３６〜３８までの処理は、通常のマスタースライス方式
の半導体集積回路装置の処理工程と変わりない。

【００６０】次に、マージ処理が終わったデータからク
ランプセルを読み込み（図５のステップ３９）、読み取
ったクランプセルに対し、使用端子もしくは未使用端子
でクランプ不要か否かを判断し（図５のステップ４
１）、該当した場合、クランプセルのセル配置情報を全
て削除し（図５のステップ４２）、該当しない場合は、
未使用端子でクランプ電位がＶＤＤ（高電位）側である
か判断し（図５のステップ４３）、ここで該当した場
合、該当セルのＧＮＤ（低電位）側のセル情報を削除し
（図５のステップ４４）、該当しない場合は、未使用端
子でクランプ必要でクランプ電位がＧＮＤ（低電位）側
であるか判断し（図５のステップ４５）、ここで該当し
た場合、該当セルのＶＤＤ（高電位）側のセル情報を削
除する（図５のステップ４６）。いずれにも該当しない
場合は、アートワークデータに間違いありと出力し処理
を終了する（図５のステップ４７）。この処理を読み込
むデータがなくなるまで行なう。

【００６１】今回の例では、Ｈ０１〜Ｈ０３、Ｎ０１〜
Ｎ０３は使用端子であるためクランプセル情報を全て削
除し、Ｈ０４はＶＤＤ（高電位）側にクランプされるた
めＧＮＤ（低電位）側のクランプセル情報を削除、Ｈ０
５はＧＮＤ（低電位）側にクランプされるためＶＤＤ
（高電位）側のクランプセル情報が削除される。

【００６２】次に、本発明の他の実施例について説明す
る。図７は、本発明の第二の実施例のクランプ処理を示
す図である。

【００６３】図７を参照すると、本発明の第二の実施例
において、図２に示した前記実施例における、端子使
用、未使用とクランプ電位を決定する処理１５と、使用
しない端子を配線禁止データに変更する処理１６との間
に、未使用端子のクランプ情報（電位）を追加する処理
５０と、クランプパターン削除処理２０と終了２１の間
に、クランプ情報が追加された回路接続情報５１を参照
し、レイアウトと回路接続情報との比較検証処理５２が
設けられている。

【００６４】本実施例では、未使用端子の電位を回路接
続情報に自動追加する処理を追加することにより、クラ
ンプ処理後のアートワークデータと回路接続情報との接
続検証がミスなくスムーズに行なえる。

【００６５】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【００６６】本発明の第１の効果は、クランプ電位供給
用ブロックの配置によるチップサイズの拡大を防ぐこと
が出来る、ということである。

【００６７】その理由は、本発明においては、マクロ内
でクランプ処理を行なうため、クランプ電位供給用ブロ
ックを不要としているためである。

【００６８】本発明の第２の効果は、クランプ電位供給
用ブロックとマクロ端子間の配線による配線性の劣化を
防ぐことが出来る、ということである。

【００６９】その理由は、本発明においては、マクロ内
でクランプ処理を行なうため、クランプ電位供給用ブロ
ックとの接続が不要となり、その分配線格子が増加し、
配線性が向上するためである。

【００７０】本発明の第３の効果は、マクロとクランプ
電位供給用ブロックの使用電源が異なる混載技術にも対
応することが出来る、ということである。

【００７１】その理由は、本発明においては、マクロ内
電源でクランプ処理を行なうためである。

【００７２】本発明の第４の効果は、１つのマクロレイ
アウトで複数規模に対応することが出来る、ということ
である。

【００７３】その理由は、本発明においては、マクロ
名、全端子名、端子クランプ情報、回路接続情報より判
断してクランプ処理を行うためである。

【００７４】本発明の第５の効果は、マクロサイズを縮
小することが出来る、ということである。

【００７５】その理由は、本発明においては、クランプ
処理は、クランプパターンによって行われるため、マク
ロ内で電位を安定させるクランプ処理回路が不要とな
り、その分のエリアを確保しなくて良くなったためであ
る。

【００７６】本発明の第６の効果は、マクロのデータ量
を増加させない、ということである。

【００７７】その理由は、本発明においては、自動配置
配線ツールを使用して配線ブロックパターンの配置切り
換えを行なわないため、自動配置配線データベースの端
子定義中に、配置切り換えに必要な定義を追加記述が不
要になり、その分のデータ量を増加させないためであ
る。

【図面の簡単な説明】

【図１】（ａ）本発明の基本的な実施例によるマクロ端
子クランプ配置を示す図である。 （ｂ）本発明の基本的な実施例によるマクロ端子クラン
プパターン削除後の配置を示す図である。

【図２】本発明の一実施例によるクランプ処理方法のフ
ローを示す図である。

【図３】本発明の一実施例によるクランプ処理方法のフ
ローを示す図である。

【図４】本発明の一実施例によるクランプ処理方法のフ
ローを示す図である。

【図５】本発明の一実施例によるクランプ処理方法のフ
ローを示す図である。

【図６】本発明の一実施例で使用するマクロ名、全端子
名、端子クランプ情報が記載されたマクロ端子情報の作
成フローを示す図である。

【図７】本発明の他の実施例によるクランプ処理方法の
フローを示す図である。

【図８】本発明の一実施例によるマクロ名と使用規模に
よる使用端子、クランプ電位を示す図である。

【図９】従来の技術によるマクロ規模における使用端子
を示す図である。

【図１０】従来の技術によるマクロ接続を示す図であ
る。

【図１１】従来の技術によるマクロ端子クランプ処理方
法のフローを示す図である。

【図１２】従来の技術によるマクロ接続を示す図であ
る。

【図１３】従来の技術によるマクロ端子クランプ処理方
法のフローを示す図である。

【符号の説明】

１〜４ マクロ端子 ５ ＶＤＤ（高電位）側クランプパターン ６ ＧＮＤ（低電位）側クランプパターン ７ マクロ内部配線 ６０ 機能ブロック ６１ クランプ電位供給用ブロック ６２ 配線 ６３ 電源リング ６４ マクロ内部 ７０ クランプパターン ７１ マクロ内部配線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−235678（ＪＰ，Ａ) 特開 平４−336675（ＪＰ，Ａ) 特開 平４−165646（ＪＰ，Ａ) 特開 昭63−258041（ＪＰ，Ａ) 特開 昭62−104137（ＪＰ，Ａ) 特開 昭61−22648（ＪＰ，Ａ) 特開 昭61−22649（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/82 G06F 17/50 H01L 21/822 H01L 27/04

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】半導体集積回路に搭載するマクロの入出力
   端子（「マクロ端子」という）に対して、あらかじめ自
   動配置配線データベース中のマクロ内で高電位側及び低
   電位側の両方にクランプしておき、マクロ名、全端子
   名、端子クランプ情報を含むマクロ端子情報と回路接続
   情報とを用いて、マクロ端子のクランプの要／不要に応
   じて、前記マクロ内の高電位側と低電位側のいずれか一
   方のクランプパターン又は両方のクランプパターンを削
   除することで未使用端子のクランプ処理を行うことで配
   置配線結果のデータを得ることを特徴とするマクロ端子
   クランプ処理方法。
2. 【請求項２】（ａ）マクロ名、全端子名、端子クランプ
   情報を含むマクロ端子情報と、回路接続情報とを用い
   て、各マクロ端子の使用、未使用、及びクランプ電位を
   決定する工程と、 （ｂ）自動配置配線データベースに対して使用しない端
   子定義を配線禁止データに変更する工程と、 （ｃ）変更された自動配置配線データベースを用いて自
   動配置配線を行う工程と、 （ｄ）自動配置配線処理の配線結果出力とアートワーク
   データとのマージ処理を行ない、マージ処理後のデータ
   から、クランプパターンを削除する工程と、 を含み、 前記マクロ内の前記クランプパターンを削除することで
   未使用端子のクランプ処理を行う、ことを特徴とするマ
   クロ端子クランプ処理方法。
3. 【請求項３】前記マクロ端子の全てが、あらかじめ、そ
   れぞれ高電位側クランプパターン及び低電位側クランプ
   パターンによって高電位側及び低電位側両方にマクロ内
   部配線上でクランプされている、ことを特徴とする請求
   項２記載のマクロ端子クランプ処理方法。
4. 【請求項４】高電位側クランプパターン及び低電位側ク
   ランプパターンの配置時のセル名が、各マクロ端子に対
   し１対１対応しており、且つ、マクロ端子名とそのクラ
   ンプ電位がわかるセル名で定義するようにしたことをこ
   とを特徴とする請求項２記載のマクロ端子クランプ処理
   方法。
5. 【請求項５】半導体集積回路に搭載されるマクロ回路で
   あって、マクロ端子が、あらかじめ自動配置配線データ
   ベース中においてマクロ内のクランプパターンで高電位
   側電源及び低電位電源にクランプされているマクロを備
   えたマクロ回路。
6. 【請求項６】端子の使用、未使用、及び未使用の場合の
   クランプ電位が決定され前記各マクロのクランプパター
   ンが削除されることを特徴とする請求項５記載のマクロ
   回路。
7. 【請求項７】前記クランプパターンが、各マクロ端子に
   対応するセル名として定義されていることを特徴とする
   請求項５記載のマクロ回路。
8. 【請求項８】マクロ名、全端子名、端子クランプ情報を
   含むマクロ端子情報を格納したデータベースを備え、 マクロ端子はあらかじめマクロ内で高電位側電源及び低
   電位側電源にクランプパターンでクランプされており、 前記マクロ端子情報と、回路接続情報とを用いて、各マ
   クロ端子の使用、未使用、及びクランプ電位を決定する
   手段と、 自動配置配線データベースに対して使用しない端子定義
   を配線禁止データに変更する手段と、 前記変更された自動配置配線データベースを用いて自動
   配置配線を行う手段と、 自動配置配線処理の配線結果出力とアートワークデータ
   とのマージ処理を行ない、マージ処理後のデータから前
   記マクロ内の前記クランプパターンを削除する手段と、
   を備え、 前記マクロ内の前記クランプパターンを削除することで
   未使用端子のクランプ処理を行うことを特徴とするマク
   ロ端子クランプ処理システム。