JPH04330698A - 出力バツフア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 　本発明は、半導体記憶装置の出力バッファ回路に関し
、特に出力ノイズを低減できるようにした出力バッファ
回路に関するものである。

〔従来の技術〕

　第３図は従来の半導体記憶装置の出力バッファ回路の
構成図である。同図において、（１）は読出し増幅器（
以下センスアンプと称する。）、（２）は出力制御回路
，（３），（１０），（１１）は信号を反転させて入力
と逆の信号を出力するインバータ、（４）はセンスアン
プ（１）からの出力の否定と出力制御回路（２）からの
出力とを入力するＮＯＲ回路、（５）はセンスアンプ（
１）からの出力の否定と出力制御回路（２）からの出力
の否定とを入力とするＮＡＮＤ回路である。Ｑ１はＮＯ
Ｒ回路（４）からの出力ｆ２がゲートに入力されるＮ−
ＭＯＳＴであり、Ｑ２はＮＡＮＤ回路（５）からの出力
ｅの反転信号ｇ２がゲートに入力されるｎ−ＭＯＳＴで
ある。（７）はデータ出力端子であり、ｎ−ＭＯＳＴＱ
１とｎ−ＭＯＳＴＱ２との“ＯＮ”、“ＯＦＦ”状態に
応じた出力データ信号ｈ２を出力する。ｎ−ＭＯＳＴＱ
１とｎ−ＭＯＳＴＱ２は、データ出力端子（７）に接続
される大きな出力容量を高速で駆動しなければならない
ため、相互コンダクタンスが非常に大きい。（８）は電
源端子、（９）は接地線である。

次に動作について説明する。上記のように構成された従
来の出力バッファ回路においては、出力制御回路（２）
の出力をが“Ｈ”レベルの状態では、センスアンプ（１
）の出力ａが“Ｈ”であるか“Ｌ”であるかに係わらず
、ＮＯＲ回路（４）の出力ｆ２は“Ｌ”レベルに固定さ
れる。従つて、ｎ−ＭＯＳＴＱ１は常に“ＯＦＦ”状態
となる。同時に、ＮＡＮＤ回路（５）の出力ｅは“Ｈ”
レベルに固定され、その反転信号ｇは“Ｌ”レベルに固
定され、ｎ−ＭＯＳＴＱ２も常に“ＯＦＦ”状態となる
。従つて、上記状態においては出力データ信号ｈ２は出
力されない。

次に、出力制御回路（２）の出力ｂが“Ｌ”レベルで、
センスアンプ（１）からの出力ａが“Ｌ”レベルの状態
の説明をする。この場合、ＮＯＲ出力信号ｆ２は“Ｌ”
レベルとなり、ｎ−ＭＯＳＴＱ１は“ＯＦＦ”となる。

同時に、ＮＡＮＤ出力信号ｅは“Ｌ”レベルとなり、こ
の反転信号ｇ２は“Ｈ”レベルとなるので、ｎ−ＭＯＳ
ＴＱ２は“ＯＮ”状態となる。従つて、上記状態におい
ては出力データ信号ｈ２は“Ｌ”レベルの信号となる。

また、出力制御回路（２）の出力ｂが“Ｌ”レベルで、
センスアンプ（１）の出力ａが“Ｈ”レベルの状態の場
合を説明する。この場合、ＮＯＲ出力信号ｆ２は“Ｈ”
レベルとなり、ｎ−ＭＯＳＴＱ１は“ＯＮ”状態となる
。同時に、ＮＡＮＤ出力信号ｅは“Ｈ”レベルとなり、
この反転信号ｇ２は“Ｌ”レベルとなるので、ｎ−ＭＯ
ＳＴＱ２は“ＯＦＦ”状態となる。従つて、上記状態に
おいては出力データ信号ｈ２は“Ｈ”レベルの信号とな
る。

第３図に示した半導体記憶装置の出力バッファ回路の動
作タイミングチャートを第４図に示す。

出力制御回路（２）からの出力ｂが“Ｌ”レベル状態で
、第４図の（イ）に示すようにセンスアンプ（１）の出
力信号ａが“Ｈ”レベルから“Ｌ”レベルに変化した場
合を考える。このときＮＡＮＤ回路（５）の出力信号ｅ
の反転信号ｇ２は、第４図の（ロ）に示した様に“Ｌ”
レベルから“Ｈ”レベルに変化する。更に、出力データ
信号ｈ２は第４図の（ハ）に示した様に“Ｈ”レベルか
ら“Ｌ”レベルに変化する。しかし、データ出力端子（
７）には大きな出力容量が接続されており、出力データ
信号ｈ２が“Ｈ”レベルから“Ｌ”レベルに変化すると
き、第４図の（ニ）に示すようにｎ−ＭＯＳＴＱ２に過
大な放電電流ｉ２が流れる。このｎ−ＭＯＳＴＱ２を流
れる放電電流ｉ２は、第４図の（ニ）に示すように、ｎ
−ＭＯＳＴＱ２のソース・ドレイン間の電位差が大きい
、出力データ信号ｈ２の反転のしはじめで急激に流れる
。そのため、ｎ−ＭＯＳＴのソースであるＧＮＤの電位
が、第４図の（ホ）に示したように一時的にｖ２にまで
浮き上がつてしまう。

〔発明が解決しようとする課題〕

　従来の出力バッファ回路は以上のように構成されてい
るので、出力データが“Ｈ”レベルから“Ｌ”レベルに
変化する際にＧＮＤに流れ込む放電電流が非常に急峻で
あり、そのためＧＮＤの電位が一時的に大きく浮き上が
り、これが出力ノイズとなつて、時として、同半導体記
憶装置の他の半導体回路に悪影響を及ぼすという問題点
があつた。

この発明は上記の様な問題点を解消するためになされた
もので、出力ノイズを低減できる出力バッファ回路を得
ることを目的とする。

〔課題を解決するための手段〕

　この発明に係る出力バッファ回路は、センスアンプか
らの出力信号が変化する以前に、出力駆動回路を充電も
しくは放電させる充放電回路を設けたものである。

〔作用〕

　この発明における前記充放電回路は、センスアンプか
らの出力信号が変化する以前に、出力駆動回路を充電も
しくは放電させるもので、この充放電により、出力信号
がなだらかに変化して、出力ノイズを低減させる。

〔実施例〕

　以下、この発明の一実施例を図に従つて説明する。第
１図はこの発明の一実施例による半導体記憶装置の出力
バッファ回路の構成図を示し、第２図はその出力バッフ
ァ回路に従つた動作タイミングチャートを示す。

第１図において、センスアンプ（１）からの出力信号ａ
はインバータ（３）によつて反転され、この反転された
信号Ｃは、入力する信号が同一レベルのときだけ出力が
“Ｈ”レベルとなるＥＸ−ＮＯＲ回路（２１）と、入力
する信号が同一レベルのときだけ出力が“Ｌ”レベルと
なるＥＸ−ＯＲ回路（２２）に入力するとともに、ＮＡ
ＮＤ回路（１６）に入力する。更に信号Ｃはインバータ
（１２）によつて反転された信号ｊとなり、ＮＡＮＤ回
路（１５）に入力する。ＡＴＤ（Ａｄｄｒｅｓｓ．Ｔｒ
ａｎｓｉｔｏｎ．Ｄｅｔｅｃｔｏｒ）回路部（２３）か
らは、アドレス信号が変化したときだけパルス信号であ
るＡＴＤ信号ｋが発生され、このＡＴＤ信号ｋはＮＡＮ
Ｄ回路（１５），（１６）とＮＯＲ回路（１７），（１
８）に入力する。

ＮＡＮＤ回路（１５）、（１６）の各々の出力信号ｌと
■は、遅延インバータ（１３），（１４）によつて各遅
延かつ反転され、信号ｍとｐとなり、各ＮＯＲ回路（１
７）、（１８）に入力する。ＮＯＲ回路（１７）の出力
信号ｎは前記ＥＸ−ＮＯＲ回路（２１）に入力し、出力
信号ｒとなりＮＯＲ回路（１９）に入力され、出力信号
ｆ１として出力される。

また、ＮＯＲ回路（１８）の出力信号ｑは前記ＥＸ−Ｏ
Ｒ回路（２２）に入力し、出力信号ｓとなりＮＯＲ回路
（２０）に入力され、出力信号ｇ１として出力される。

このときデータ出力端子（７）には出力データ信号ｈ１
が出力される。その他の構成は第３図と同様である。

次に、第２図（ａ）、第２図（ｂ）を用いて、このとき
の動作を詳細に説明する。出力制御回路（２）からの出
力ｂが“Ｌ”レベルの状態で、第２図（ａ）の（イ）に
示す様なアドレス信号の変化に伴つて、第２図（ａ）の
（ハ）に示すようにセンスアンプ（１）の出力の反転信
号Ｃが“Ｌ”レベルから“Ｈ”レベルへ、そして“Ｌ”
レベルに変化する場合を考える。

アドレス信号の変化後ＡＴＤ回路部（２３）から、第２
図（ａ）の（ロ）に示す様にパルスであるＡＴＤ信号ｋ
が発生する。このＡＴＤ信号ｋと、第２図（ａ）の（ニ
）に示す信号ｃの反転信号ｊはＮＡＮＤ回路（１５）で
ＮＡＮＤをとられ、その出力は第２図（ａ）の（ホ）に
示す様に下向きのパルスである信号ｌとなる。このＮＡ
ＮＤ回路（１５）の出力信号ｌは遅延用インバータ（１
３）で遅延かつ反転され、その出力は第２図（ａ）の（
ヘ）に示す様に上向きでその立下がりの時刻が信号ｃの
立上がりの時刻と等しくされた信号ｍとなる。この信号
ｍとＡＴＤ信号にはＮＯＲ回路（１７）でＮＯＲをとら
れ、その出力は第２図（ａ）の（ト）に示す様なＮＯＲ
回路（１７）の出力信号ｎとなり、この信号ｎとセンス
アンプ（１）の出力の反転信号ＣはＥＸ−ＮＯＲ回路（
２１）でＥＸ−ＮＯＲをとられ、その出力は入力が同一
レベルのときだけ“Ｈ”レベルとなるので、第２図（ａ
）の（ル）に示すようなＥＸ−ＮＯＲ回路（２１）の出
力信号ｒとなり、ＮＯＲ回路（１９）の出力の信号ｆ１
は第２図（ｂ）の（ア）に示す様な波形となる。

同様にして、ＡＴＤ信号ｋと信号ｃはＮＡＮＤ回路（１
６）でＮＡＮＤをとられ、その出力は第２図（ａ）の（
チ）に示すような下向きのパルスである信号ｏとなる。

このＮＡＮＤ回路（１６）の出力信号ｏは遅延用インバ
ータ（１４）で遅延かつ反転され、その出力は第２図（
ａ）の（リ）に示す様に上向きでその立下がりの時刻が
信号ｃの立下がりの時刻と等しくされた信号となる。こ
の信号ｐとＡＴＤ信号にはＮＯＲ回路（１８）でＮＯＲ
をとられ、その出力は第２図（ａ）の（ヌ）に示すよう
なＮＯＲ回路（１８）の出力信号ｑとなり、この信号ｑ
とセンスアンプ（１）の出力の反転信号ＣはＥＸ−ＯＲ
回路（２２）でＥＸ−ＯＲをとられ、その出力は入力が
同一レベルのときだけ“Ｌ”レベルとなるので、第２図
（ａ）の（ヲ）に示すようなＥＸ−ＯＲ回路（２２）の
出力信号ｓとなり、ＮＯＲ回路（２０）の出力の信号ｇ
１は第２図（ｂ）の（カ）に示す様な波形になる。

ＮＯＲ回路（１９）の出力信号ｆ１は第２図（ｂ）の（
ア）の様に、ＮＯＲ回路（２０）の出力信号ｇ１は第２
図（ｂ）の（カ）の様に変化するので、センスアンプ（
１）の出力の反転信号Ｃが“Ｌ”レベルから“Ｈ”レベ
ルに変化するとき、ｎ−ＭＯＳＴＱ１は急速に“ＯＦＦ
”状態になるが、ｎ−ＭＯＳＴＱ２は時間ｔ３の間“Ｏ
Ｎ”状態となつた後時間ｔ４の間で“ＯＦＦ”状態とな
り、その後“ＯＮ”状態となる。従つて、出力データ信
号ｈ１は、第２図ｂの（サ）に示す様に、時間ｔ１をか
けてなだらかに“Ｈ”レベルから“Ｌ”レベルに変化す
る。よつて、出力データ信号ｈ１が反転する際にｎ−Ｍ
ＯＳＴＱ２を流れる放電電流ｉ１は、第４図の（ニ）に
示した従来の場合のｉ２のように高いレベルに立ち上が
りはせずに、第２図の（７）に示す様に低いレベルまで
しか立ち上がらない。そのため、上記放電電流ｉ１によ
り浮き上がるＧＮＤの電位ｖ１は、第２図（ｂ）の（ラ
）に示すように、第４図の（ホ）に示した従来の場合の
ｖ２よりも低くて済む。即ち、出力ノイズは低減されて
いる。

〔発明の効果〕

　以上のように、この発明によれば、センスアンプから
の出力信号が変化する以前に、出力駆動回路を充放電さ
せるように構成したので、出力ノイズを低減させる効果
がある。

【図面の簡単な説明】

　第１図はこの発明の一実施例による半導体記憶装置の
出力バッファ回路構成図、第２図（ａ）、（ｂ）は上記
第１図の各信号のタイミングを示す動作タイミングチャ
ート図、第３図は従来の出力バッファ回路構成図、第４
図は第３図の各信号のタイミングを示す動作タイミング
チャート図である。 図において、（１）はセンスアンプ、（２）は出力制御
回路，（３），（１０），（１１），（１２）はインバ
ータ，（４），（１７）、（１８） 、（１９），（２０）はＮＯＲ回路，（５），（１５）
，（１６）はＮＡＮＤ回路，（６）は出力駆動回路，（
７）はデータ出力端子，（８）は電源端子，（９）は接
地線、（１３），（１４）は遅延用インバータ、（２１
）はＥＸ−ＮＯＲ回路、（２２）はＥＸ−ＯＲ回路，（
ａ）は（１）からの信号、（ｂ）は（２）からの信号、
（ｃ）は（３）からの信号、（ｄ）は（１０）からの信
号、（ｅ）は（５）からの信号、（ｆ１）は（１９）か
らの信号、（ｆ２）は（４）からの信号、（ｇ１）は（
２０）からの信号、（ｇ２）は（１１）からの信号、（
ｈ１）、（ｈ２）は出力データ信号、（ｉ１）、（ｉ２
）は放電電流、（ｊ）は（１２）からの信号、（ｋ）は
ＡＴＤ信号、（ｌ）は（１５）からの信号、（ｍ）は（
１３）からの信号、（ｎ）は（１７）からの 信号、（ｏ）は（１６）からの信号、（ｐ）は（１８）
からの信号、（ｑ） は（１８）からの信号、（ｓ）は（２２）からの信号で
ある。 なお、図中、同一符号は同一、または相当部分を示す。 代理人　大岩増雄

Claims (1)

【特許請求の範囲】
1. 　半導体記憶装置の読出し増幅器からの出力信号に従い
   、出力端子“Ｈ”レベルまたは“Ｌ”レベルの信号を出
   力するためのｎチャネルＭＯＳトランジスタからなる出
   力駆動回路において、前記センスアンプからの出力信号
   が変化する以前に、前記出力駆動回路を充電もしくは放
   電させる充放電回路を有することにより、出力ノイズを
   低減させることを特徴とする出力バッファ回路。