JPH0424957A - マイクロコンピュータデバイスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＥＦＲＯＭ　（イレーザブルプログラマブル
リードオンリメモリ）を内蔵したマイクロコンピュータ
デバイスの製造方法に関する。

［従来の技術］ ＥＰＲＯＭを有するマイクロコンピュータデバイスを作
成する場合、マイクロコンピュータと同一のチップ上に
ＥＰＲＯＭを形成することか行われる。

第６図は、この種のマイクロコンピュータデバイスの従
来の製造方法を示すフローチャートである。

同図に示すように、既存のマイクロコンピュータ用フォ
トマスクのパターンデータと既存のＥＰＲＯＭ用フォト
マスクのパターンデータとをＣＡＤ（コンピュータエイ
デドデザイン）で合成する（工程ａ）。

マイクロコンピュータとＥＰＲＯＭとは製造プロセスが
それぞれ互いに異なっており、ＥＰＲＯＭの製造プロセ
スかマイクロコンピュータの製造プロセスより複雑であ
る。例えば、マイクロコンピュータチップのトランジス
タのゲート材料に用いられるポリシリコンは１層である
のに対し、ＥＰＲＯＭチップのトランジスタのゲート材
料に用いられるポリシリコンは２層となっている。また
、マイクロコンピュータのチップに供給される電源電圧
は通常５■以下であり、他方、ＥＰＲＯＭチツブの書き
込み電圧はＩＯＶ以上である。このため、マイクロコン
ピュータのチップの絶縁層の耐電圧とＥＰＲＯＭチップ
の絶縁層の耐電圧とが異なるのでレイアウトや製造プロ
セスの変更も行わなければならない。

従って、同一のチップ上にマイクロコンピュータとＥＰ
ＲＯＭとを同一の製造プロセスで形成するため既存のマ
イクロコンピュータ部分のパターンをＥＰＲＯＭ用に修
正する（工程ｂ）。

合成後修正されたマイクロコンピュータパターンのデー
タよりフォトマスクを形成する（工程Ｃ）このフォトマ
スクを用いてマイクロコンピュータのチップの試作を行
う（工程ｄ）。

試作されたチップのテストを行い、テスト完了後パッケ
ージへのアセンブリを行う（工程ｅ、ｆ）。これにより
、マイクロコンピュータとＥＦＲＯＭとが同一のチップ
上に形成される。

［発明が解決しようとする課題］ このようなマイクロコンピュータデバイスを製造するに
は、既存のマイクロコンピュータ（ＲＯＭ部分はマスク
ＲＯＭのもの）のフォトマスクパターンをＥＰＲＯＭの
製造プロセスに合わせ込むための設計変更が必要である
。

また、１つのチップ上にマイクロコンピュータとＥＰＲ
ＯＭとを組み込むことに伴う製造プロセスの変更のため
、トランジスタの電流供給能力やチップ上の配線部分の
抵抗値が変わってしまう。

このためデバイスの動作速度や、デバイス外部への電流
供給能力が変化するなど特性に変化か生じてしまう。

従って本発明の目的は、最小限度の枚数のフォトマスク
で製造することができ、しかも特性の変化がないマイク
ロコンピュータデバイスの製造方法を提供することにあ
る。

口課題を解決するための手段］ 上述した目的は本発明によれば、ＥＰＲＯＭ用のインタ
ーフェース回路とマイクロコンピュータとを備えたマイ
クロコンピュータチップを形成し、一方、配線パターン
を有する基板を形成し、形成した基板上にマイクロコン
ピュータチップとＥＰＲＯＭを有するチップとを載置し
、両チップを配線パターンを介して接続することで達成
される。

［作用］ ＥＰＲＯＭ用のインターフェース回路とマイクロコンピ
ュータとが同一のチップに形成されている。これにより
ＥＦＲＯＭを新たに形成するためのプロセスが省略され
るのでマイクロコンピュータ部分のフォトマスクパター
ンをＥＰＲＯＭの製造プロセスに合わせ込む必要がない
。

［実施例］ 以下図面を用いて本発明の実施例を詳細に説明する。

第２図は本発明の一実施例としてのマイクロコンピュー
タデバイスから樹脂モールドを除去した際の斜視図であ
る。

同図に示すように、基板２０上にＥＰＲＯＭチップ２１
と、ＥＰＲＯＭ用のインターフェース回路とマイクロコ
ンピュータとを備えたマイクロコンピュータチップの一
例であるマイクロコンピュータチップ２２とが載置され
ている。両チップ２１及び２２が基板上２０の配線パタ
ーン２３とボンディングワイヤとを介してそれぞれ互い
に接続されている。この基板２０の下部周辺には複数の
外部端子２４か所定の間隔で設けられており、基板２０
上の両チップ２１及び２２と外部の回路との接続に用い
られる。

第３図は第２図に示したマイクロコンピュータデバイス
のブロック図である。

同図に示すようにマイクロコンピュータチップ２２には
３つのインターフェース回路２２ａ〜２２ｃと１つの制
御信号発生回路２２ｄとが内蔵されている。

これら３つのインターフェース回路２２ａ〜２２ｃと配
線パターン２３とを介してマイクロコンピュータチップ
２２のマイクロコンピュータとＥＰＲＯＭチップ２Ｉの
各端子とかそれぞれ接続されている。ＥＰＲＯＭ２１に
はマイクロコンピュータのシステムプログラムやデータ
等が格納されている。

一方、マイクロコンピュータチップ２２のマイクロコン
ピュータは、基板２０の外部端子２４と接続されている
。

第４図は第２図に示したマイクロコンピュータデバイス
をさらに詳細に説明するためのブロック図である。

同図に示すように、マイクロコンピュータデバイスの基
板２０には、外部からの制御信号を入力するための制御
入力端子２４ａが設けられている。この制御入力端子２
４ａは、マイクロコンピュータチップ２２の図示しない
マイクロコンピュータから外部へ信号を出力するための
出力端子と、外部からＥＰＲＯＭ２＋へ制御信号を入力
するための制御入力端子とを兼用している。

入出力端子２４ｂは、外部からデータ信号をＥＰＲＯＭ
２１へ入力したり、ＥＰＲＯＭ２１から外部へデータ信
号をａカしたりするための端子である。

又、入出力端子２４ｂは、マイクロコンビニル夕から外
部へ信号を出力するための出力端子でもある。

アドレス信号入力端子２４ｃは、外部からＥＦＲＯＭ２
１ヘアドレス信号を入力するための端子であり、マイク
ロコンピュータから外部へ信号を出力するための出力端
子と外部からＥＰＲＯＭ２１ヘアドレス信号を入力する
端子とを兼用している。

モード設定端子２４ｄは、マイクロコンピュータがＥＰ
ＲＯＭ２１に蓄積されているプログラムを実行する通常
モードや、ＥＰＲＯＭ２＋にデータ等を書き込むモード
を設定するための信号を外部から入力するための端子で
ある。

ＥＰＲＯＭ２１のチップには、図示しない記憶素子の他
に、制御信号の入力端子２１ａと、アドレス信号の入力
端子２１ｂと、データ信号の入出力端子２１ｃとが設け
られている。

各制御入力端子２４ａは、マイクロコンピュータチップ
２２の各端子２５ａを介してインターフェース回路２２
ａの各入力端子とそれぞれ接続されており、インターフ
ェース回路２２ａの各出力端子は制御信号発生回路２２
ｄの一方の入力端子と接続されている。

制御信号発生回路２２ｄの他方の入力端子はマイクロコ
ンピュータチップ２２の各端子２５［１を介して各モー
ド設定端子２４ｄと接続されている。

制御信号発生回路２２ｄは、マイクロコンピュタチップ
２２の端子２６ａと接続されており、基板２２上の配線
パターン２３を介してＥＰＲＯＭ２＋のチップの各入力
端子２１ａとそれぞれ接続されている。

入出力端子２４ｂは、マイクロコンピュータチップ２２
の端子２５ｂを介してインターフェース回路２２ｂの一
方の入力端子と接続されており、インターフェース回路
２２ｂの他方の入力端子は制御信号発生回路２２ｄの出
力端子と接続されている。制御信号発生回路２２ｄはイ
ンターフェース回路２２ｃとも接続されている。

インターフェース回路２２ｂの出力端子は、マイクロコ
ンピュータチップ２２の端子２６ｂと接続されている。

端子２６ｂは基板２２上の配線パターン２３を介してＥ
ＰＲＯＭ２＋のチップの端子２１ｂと接続されている。

アドレス信号入力端子２４ｃは、マイクロコンピュータ
チップ２２の端子２５ｃを介してインターフニス回路２
２ｃの一方の入力端子と接続されており、インターフェ
ース回路２２ｃの他方の入力端子は、制御信号発生回路
２２ｄの出力端子と接続されている。

インターフェース回路２ｈ　は、外部から制御入力端子
２４ａへ入力された制御信号を制御信号発生回路２２ｄ
へ送出する。

インターフェース回路２２ｂは、入出力端子２４ｂを介
して入力されるデータ信号をＥＰＲＯＭ２１へ入力し、
ＥＰＲＯＭ２＋から送出されるデータ信号を入出力端子
２４ｂへ送出する。

インターフェース回路２２ｃは、外部からアドレス入力
端子２４ｃへ入力されたアドレス信号を端子２６ｃと配
線パターン２３とを介してＥＰＲＯＭ２１へ送圧する。

インターフェース回路２２ｃの各出力端子はマイクロコ
ンピュータチップ２２の端子２６ｃと接続されており、
基板２０上の配線パターン２３を介してＥＰＲＯＭ２１
のチップの端子２１ｃと接続されている。

制御信号全生成回路２２ｄは、通常モード信号や、書き
込みモード信号等を発生する。

第５図は第３図に示したインターフェース回路とマイク
ロコンピュータとの一部を表す回路図である。

同図に示すように、インターフェース回路２２ａは、複
数の３ステート素子によるパスバッファで構成されてお
り、各３ステート素子の制御入力端子には制御信号発生
回路２２ｄからの制御信号がインバータにより反転され
て入力されている。

インターフェース回路２２ａの入力端子には既存のマイ
クロコンピュータの出力端子が接続されており、インタ
ーフェース回路２２ａの出力端子は制御入力端子２４ａ
と接続されている。

インターフェース回路２２ｂ及び２２ｃも同様に複数の
３ステート素子によるパスバッファで構成されている。

なお、これらのパスバッファの数は各入力端子や入出力
端子の数とともに増減してもよい。

インターフェース回路２２ｂの入力端子には既存のマイ
クロコンピュータの８カ端子が接続されており、インタ
ーフェース回路２２ｃには既存のマイクロコンピュータ
の出力端子が接続されている。

制御入力端子２４ａとマイクロコンピュータチップの端
子２６ａ　とは複数の２人カアンド２７を介して接続さ
れている。

入出力端子２４ｂとマイクロコンピュータチップの端子
２６ｂとは、各入出力端子がそれぞれ互いに逆方向に接
続された２つの３ステート素子で構成された双方向パス
バッファで接続されている。各双方向パスバッファの一
端は各入出力端子２４ｂと接続されており、各双方向パ
スバッファの他端は既存のマイクロコンピュータの各イ
ンストラクション入力端子とそれぞれ接続されている。

なお双方向パスバッファの数は図では１組が示されてい
るが入出力端子２４ｂの数とともに増減してもよいこと
は明らかである。

アドレス信号入力端子２４ｃとマイクロコンピュータチ
ップの端子２６ｃとは２アンド２アンド２オア２８を介
して接続されている。この２アンド２アンド２オア２８
の入力端子にはマイクロコンピュータのプログラムカウ
ンタ２９の出力端子か接続されている。

従って、本発明のマイクロコンピュータのチップは、同
図に示すように、インターフェース回路２２ａ〜２２ｃ
やモード信号等の制御信号を発生する回路２２ｄ等を既
存のマイクロコンピュータに付加したマイクロコンピュ
ータチップをすることにより、マイクロコンピュータチ
ップの製造プロセスを変更したり追加することなく形成
することかできる。

なお、第５図に示す回路は外部とＥＦＲＯＭとを接続す
るために使用する端子２４ａ　１２４ｂ　ｓ　２４ｃか
マイクロコンピュータの端子として使用される場合、そ
の端子形態か出力端子であることを仮定したものである
。この端子形態かたとえば入力端子なとの他の形態の場
合は、インターフェースのための回路が同図とは異なっ
てくる。

第１図は本発明の一実施例としてのマイクロコンピュー
タデバイスの製造方法を示すフローチャートである。

同図に示すように、既存のマイクロコンピュータ用のフ
ォトマスクのパターンにＥＰＲＯＭ用のインターフェー
ス回路のパターンを組み込む。この場合、インターフェ
ース回路は既存のマイクロコンピュータと同一の製造プ
ロセスで形成することができるので、既存のマイクロコ
ンピュータの設計を基本的に変更する必要がない（工程
Ａ）。

次にＥＰＲＯＭ用のインターフェース回路と既存のマイ
クロコンピュータとを備えたマイクロコンピュータチッ
プのフォトマスクを形成する。

このマイクロコンピュータチップ用のフォトマスクの枚
数は、ＥＰＲＯＭ用のフォトマスクの枚数より少ない。

これは既存のマイクロコンピュータのチップのトランジ
スタのゲート材料に用いられるポリシリコンは１層であ
るのに対し、ＥＦＲＯＭのチップは、例えばトランジス
タのゲート材料に用いられるポリシリコンは２層となっ
ているからである。従って少なくともポリシリコン１層
分のフォトマスクを省略することができる（工程Ｂ）。

ＥＰＲＯＭ用のインターフェース回路と既存のマイクロ
コンピュ〜りとを備えたマイクロコンピュータのチップ
を形成する（工程Ｃ）。

一方、配線パターンを有する基板を形成する。

この基板はマイクロコンピュータのチップの各端子、即
ちパッド座標とＥ　Ｆ　ＲＯＭのチップの各パッド座標
とを基にして、各端子を接続するための配線パターンや
外部端子を基板に形成する。尚、この工程は、工程Ａ−
Ｃに示すマイクロコンピュータのチップの形成と並行し
て行ってもよい。基板には、例えばプリント基板が用い
られるが、これに限らず絶縁体上に配線パターンが形成
されていればよい（工程Ｄ）。

この基板上にマイクロコンピュータのチップとＥＰＲＯ
Ｍのチップとを載置する。なおＥＰＲＯＭのチップは、
既存のものから選択するのみであるので新たにＥＰＲＯ
Ｍのフォトマスクのパターンを設計する必要はない（工
程Ｅ）。

両チップを基板上の配線パターンを介してそれぞれ接続
する。両チップの接続にはワイヤボンディング法が用い
られるが、これに限らずワイヤレスボンディング法で接
続してもよい（工程Ｆ）。

樹脂モールド成型することによりマイクロコンピュータ
デバイスか完成する（工程Ｇ）。

このように本発明のマイクロコンピュータデバイスは、
新たにＥＰＲＯＭのフォトマスクのパターンを設計する
ことなく、最小限度の枚数のフォトマスクで形成するこ
とができる。

また、マイクロコンピュータのチップとＥＰＲＯＭのチ
ップをそれぞれ予めテストすることにより、良品のチッ
プを基板上に搭載することができるので歩留まりを向上
することができる。

さらにトランジスタの電流供給能力やチップ上の配線部
分の抵抗値が変わることによるデバイスの動作速度や、
デバイス外部への電流供給能力の変化等の特性の変化が
生じない。

［発明の効果］ 以上詳細に説明したように本発明によれば、ＥＰＲＯＭ
用のインターフェース回路とマイクロコンピュータとを
備えたマイクロコンピュータチップを形成し、一方、配
線パターンを有する基板を形成し、形成した基板上にマ
イクロコンピュータチップとＥＦＲＯＭを有するチップ
とを載置し、両チップを配線パターンを介して接続する
ので、最小限度の枚数のフォトマスクで製造することか
でき、しかも特性の変化がないマイクロコンピュータデ
バイスを製造することができる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのマイクロコンピュー
タデバイスの製造方法を示すフローチャト、第２図は本
発明の一実施例としてマイクロコンピュータデバイスか
ら樹脂モールドを除去した際の斜視図、第３図は第２図
に示したマイクロコンピュータデバイスのブロック図、
第４図は第２図に示したマイクロコンピュータデバイス
をさらに詳細に説明するためのブロック図、第５図は第
３図に示したインターフェース回路とマイクロコンピュ
ータとの一部を表す回路図、第６図はＥＰＲＯＭを内蔵
したマイクロコンピュータデバイスの従来の製造方法を
示すフローチャートである。 ２０・・・・・・基板、２１・・・・・・ＥＰＲＯＭ、
２２・・・・・・マイクロコンピュータ、２２３〜２２
ｃ・・・・・・インターフェース回路、２２ｄ・・・・
・・制御信号発生回路、２３・・・・・・配線パターン
。

Claims (1)

【特許請求の範囲】
1. 　ＥＰＲＯＭ用のインターフェース回路とマイクロコン
   ピュータとを備えたマイクロコンピュータチップを形成
   し、一方、配線パターンを有する基板を形成し、該形成
   した基板上に前記マイクロコンピュータチップとＥＰＲ
   ＯＭを有するチップとを載置し、両チップを前記配線パ
   ターンを介して接続することを特徴とするマイクロコン
   ピュータデバイスの製造方法。