JPH0424957A - Manufacture of microcomputer device - Google Patents
Manufacture of microcomputer deviceInfo
- Publication number
- JPH0424957A JPH0424957A JP2124851A JP12485190A JPH0424957A JP H0424957 A JPH0424957 A JP H0424957A JP 2124851 A JP2124851 A JP 2124851A JP 12485190 A JP12485190 A JP 12485190A JP H0424957 A JPH0424957 A JP H0424957A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- chip
- eprom
- terminal
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 14
- 238000013461 design Methods 0.000 abstract description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101000706243 Homo sapiens Prominin-2 Proteins 0.000 description 1
- 102100031190 Prominin-2 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＥＦＲＯＭ （イレーザブルプログラマブル
リードオンリメモリ）を内蔵したマイクロコンピュータ
デバイスの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a microcomputer device incorporating an EFROM (erasable programmable read only memory).
［従来の技術］
ＥＰＲＯＭを有するマイクロコンピュータデバイスを作
成する場合、マイクロコンピュータと同一のチップ上に
ＥＰＲＯＭを形成することか行われる。[Prior Art] When creating a microcomputer device having an EPROM, the EPROM is formed on the same chip as the microcomputer.
第６図は、この種のマイクロコンピュータデバイスの従
来の製造方法を示すフローチャートである。FIG. 6 is a flowchart showing a conventional manufacturing method for this type of microcomputer device.
同図に示すように、既存のマイクロコンピュータ用フォ
トマスクのパターンデータと既存のＥＰＲＯＭ用フォト
マスクのパターンデータとをＣＡＤ（コンピュータエイ
デドデザイン）で合成する（工程ａ）。As shown in the figure, pattern data of an existing photomask for a microcomputer and pattern data of an existing photomask for an EPROM are synthesized using CAD (computer aided design) (step a).
マイクロコンピュータとＥＰＲＯＭとは製造プロセスが
それぞれ互いに異なっており、ＥＰＲＯＭの製造プロセ
スかマイクロコンピュータの製造プロセスより複雑であ
る。例えば、マイクロコンピュータチップのトランジス
タのゲート材料に用いられるポリシリコンは１層である
のに対し、ＥＰＲＯＭチップのトランジスタのゲート材
料に用いられるポリシリコンは２層となっている。また
、マイクロコンピュータのチップに供給される電源電圧
は通常５■以下であり、他方、ＥＰＲＯＭチツブの書き
込み電圧はＩＯＶ以上である。このため、マイクロコン
ピュータのチップの絶縁層の耐電圧とＥＰＲＯＭチップ
の絶縁層の耐電圧とが異なるのでレイアウトや製造プロ
セスの変更も行わなければならない。The manufacturing processes for microcomputers and EPROMs are different from each other, and are more complicated than those for EPROMs and microcomputers. For example, the polysilicon used for the gate material of a transistor in a microcomputer chip has one layer, whereas the polysilicon used for the gate material for a transistor in an EPROM chip has two layers. Further, the power supply voltage supplied to a microcomputer chip is usually less than 5 µm, while the write voltage of an EPROM chip is more than IOV. For this reason, the withstand voltage of the insulating layer of the microcomputer chip and the withstand voltage of the insulating layer of the EPROM chip are different, so the layout and manufacturing process must also be changed.
従って、同一のチップ上にマイクロコンピュータとＥＰ
ＲＯＭとを同一の製造プロセスで形成するため既存のマ
イクロコンピュータ部分のパターンをＥＰＲＯＭ用に修
正する（工程ｂ）。Therefore, the microcomputer and EP are on the same chip.
In order to form the ROM using the same manufacturing process, the pattern of the existing microcomputer part is modified to make it suitable for the EPROM (step b).
合成後修正されたマイクロコンピュータパターンのデー
タよりフォトマスクを形成する（工程Ｃ）このフォトマ
スクを用いてマイクロコンピュータのチップの試作を行
う（工程ｄ）。A photomask is formed from the microcomputer pattern data corrected after synthesis (step C). Using this photomask, a microcomputer chip is prototyped (step d).
試作されたチップのテストを行い、テスト完了後パッケ
ージへのアセンブリを行う（工程ｅ、ｆ）。これにより
、マイクロコンピュータとＥＦＲＯＭとが同一のチップ
上に形成される。The prototype chip is tested, and after the test is completed, it is assembled into a package (steps e and f). As a result, a microcomputer and an EFROM are formed on the same chip.
［発明が解決しようとする課題］
このようなマイクロコンピュータデバイスを製造するに
は、既存のマイクロコンピュータ（ＲＯＭ部分はマスク
ＲＯＭのもの）のフォトマスクパターンをＥＰＲＯＭの
製造プロセスに合わせ込むための設計変更が必要である
。[Problems to be Solved by the Invention] In order to manufacture such a microcomputer device, it is necessary to change the design of the photomask pattern of an existing microcomputer (the ROM part is a mask ROM) in order to adapt it to the EPROM manufacturing process. is necessary.
また、１つのチップ上にマイクロコンピュータとＥＰＲ
ＯＭとを組み込むことに伴う製造プロセスの変更のため
、トランジスタの電流供給能力やチップ上の配線部分の
抵抗値が変わってしまう。In addition, a microcomputer and EPR are integrated on one chip.
Due to the change in the manufacturing process associated with incorporating the OM, the current supply capability of the transistor and the resistance value of the wiring portion on the chip will change.
このためデバイスの動作速度や、デバイス外部への電流
供給能力が変化するなど特性に変化か生じてしまう。This causes changes in characteristics, such as changes in the operating speed of the device and ability to supply current to the outside of the device.
従って本発明の目的は、最小限度の枚数のフォトマスク
で製造することができ、しかも特性の変化がないマイク
ロコンピュータデバイスの製造方法を提供することにあ
る。Therefore, an object of the present invention is to provide a method for manufacturing a microcomputer device that can be manufactured using a minimum number of photomasks and that does not change its characteristics.
口課題を解決するための手段］
上述した目的は本発明によれば、ＥＰＲＯＭ用のインタ
ーフェース回路とマイクロコンピュータとを備えたマイ
クロコンピュータチップを形成し、一方、配線パターン
を有する基板を形成し、形成した基板上にマイクロコン
ピュータチップとＥＰＲＯＭを有するチップとを載置し
、両チップを配線パターンを介して接続することで達成
される。According to the present invention, the above-mentioned object is to form a microcomputer chip including an interface circuit for an EPROM and a microcomputer, and to form a substrate having a wiring pattern. This is accomplished by placing a microcomputer chip and a chip having an EPROM on a printed circuit board, and connecting both chips via a wiring pattern.
［作用］
ＥＰＲＯＭ用のインターフェース回路とマイクロコンピ
ュータとが同一のチップに形成されている。これにより
ＥＦＲＯＭを新たに形成するためのプロセスが省略され
るのでマイクロコンピュータ部分のフォトマスクパター
ンをＥＰＲＯＭの製造プロセスに合わせ込む必要がない
。[Function] An interface circuit for EPROM and a microcomputer are formed on the same chip. This eliminates the process for newly forming an EFROM, so there is no need to adjust the photomask pattern of the microcomputer portion to the manufacturing process of the EPROM.
［実施例］ 以下図面を用いて本発明の実施例を詳細に説明する。[Example] Embodiments of the present invention will be described in detail below with reference to the drawings.
第２図は本発明の一実施例としてのマイクロコンピュー
タデバイスから樹脂モールドを除去した際の斜視図であ
る。FIG. 2 is a perspective view of a microcomputer device according to an embodiment of the present invention with the resin mold removed.
同図に示すように、基板２０上にＥＰＲＯＭチップ２１
と、ＥＰＲＯＭ用のインターフェース回路とマイクロコ
ンピュータとを備えたマイクロコンピュータチップの一
例であるマイクロコンピュータチップ２２とが載置され
ている。両チップ２１及び２２が基板上２０の配線パタ
ーン２３とボンディングワイヤとを介してそれぞれ互い
に接続されている。この基板２０の下部周辺には複数の
外部端子２４か所定の間隔で設けられており、基板２０
上の両チップ２１及び２２と外部の回路との接続に用い
られる。As shown in the figure, an EPROM chip 21 is mounted on the substrate 20.
A microcomputer chip 22, which is an example of a microcomputer chip including an interface circuit for EPROM and a microcomputer, is mounted. Both chips 21 and 22 are connected to each other via wiring patterns 23 on the substrate 20 and bonding wires. A plurality of external terminals 24 are provided at predetermined intervals around the bottom of the board 20.
It is used to connect both upper chips 21 and 22 to an external circuit.
第３図は第２図に示したマイクロコンピュータデバイス
のブロック図である。FIG. 3 is a block diagram of the microcomputer device shown in FIG. 2.
同図に示すようにマイクロコンピュータチップ２２には
３つのインターフェース回路２２ａ〜２２ｃと１つの制
御信号発生回路２２ｄとが内蔵されている。As shown in the figure, the microcomputer chip 22 includes three interface circuits 22a to 22c and one control signal generation circuit 22d.
これら３つのインターフェース回路２２ａ〜２２ｃと配
線パターン２３とを介してマイクロコンピュータチップ
２２のマイクロコンピュータとＥＰＲＯＭチップ２Ｉの
各端子とかそれぞれ接続されている。ＥＰＲＯＭ２１に
はマイクロコンピュータのシステムプログラムやデータ
等が格納されている。The microcomputer of the microcomputer chip 22 and each terminal of the EPROM chip 2I are connected through these three interface circuits 22a to 22c and the wiring pattern 23, respectively. The EPROM 21 stores microcomputer system programs, data, and the like.
一方、マイクロコンピュータチップ２２のマイクロコン
ピュータは、基板２０の外部端子２４と接続されている
。On the other hand, the microcomputer of the microcomputer chip 22 is connected to the external terminal 24 of the board 20.
第４図は第２図に示したマイクロコンピュータデバイス
をさらに詳細に説明するためのブロック図である。FIG. 4 is a block diagram for explaining the microcomputer device shown in FIG. 2 in more detail.
同図に示すように、マイクロコンピュータデバイスの基
板２０には、外部からの制御信号を入力するための制御
入力端子２４ａが設けられている。この制御入力端子２
４ａは、マイクロコンピュータチップ２２の図示しない
マイクロコンピュータから外部へ信号を出力するための
出力端子と、外部からＥＰＲＯＭ２＋へ制御信号を入力
するための制御入力端子とを兼用している。As shown in the figure, the substrate 20 of the microcomputer device is provided with a control input terminal 24a for inputting an external control signal. This control input terminal 2
4a serves both as an output terminal for outputting a signal from the microcomputer (not shown) of the microcomputer chip 22 to the outside, and as a control input terminal for inputting a control signal from the outside to the EPROM 2+.
入出力端子２４ｂは、外部からデータ信号をＥＰＲＯＭ
２１へ入力したり、ＥＰＲＯＭ２１から外部へデータ信
号をａカしたりするための端子である。The input/output terminal 24b inputs data signals from the outside to the EPROM.
This is a terminal for inputting data signals to the EPROM 21 or passing data signals from the EPROM 21 to the outside.
又、入出力端子２４ｂは、マイクロコンビニル夕から外
部へ信号を出力するための出力端子でもある。Further, the input/output terminal 24b is also an output terminal for outputting a signal from the micro convenience store to the outside.
アドレス信号入力端子２４ｃは、外部からＥＦＲＯＭ２
１ヘアドレス信号を入力するための端子であり、マイク
ロコンピュータから外部へ信号を出力するための出力端
子と外部からＥＰＲＯＭ２１ヘアドレス信号を入力する
端子とを兼用している。The address signal input terminal 24c is connected to the EFROM2 from the outside.
This is a terminal for inputting a head address signal to the EPROM 21, and serves as an output terminal for outputting a signal from the microcomputer to the outside, and a terminal for inputting an address signal to the EPROM 21 from the outside.
モード設定端子２４ｄは、マイクロコンピュータがＥＰ
ＲＯＭ２１に蓄積されているプログラムを実行する通常
モードや、ＥＰＲＯＭ２＋にデータ等を書き込むモード
を設定するための信号を外部から入力するための端子で
ある。The mode setting terminal 24d is set to
This is a terminal for externally inputting a signal for setting a normal mode in which a program stored in the ROM 21 is executed and a mode in which data etc. are written in the EPROM 2+.
ＥＰＲＯＭ２１のチップには、図示しない記憶素子の他
に、制御信号の入力端子２１ａと、アドレス信号の入力
端子２１ｂと、データ信号の入出力端子２１ｃとが設け
られている。The chip of the EPROM 21 is provided with a control signal input terminal 21a, an address signal input terminal 21b, and a data signal input/output terminal 21c in addition to a storage element (not shown).
各制御入力端子２４ａは、マイクロコンピュータチップ
２２の各端子２５ａを介してインターフェース回路２２
ａの各入力端子とそれぞれ接続されており、インターフ
ェース回路２２ａの各出力端子は制御信号発生回路２２
ｄの一方の入力端子と接続されている。Each control input terminal 24a is connected to the interface circuit 22 via each terminal 25a of the microcomputer chip 22.
Each output terminal of the interface circuit 22a is connected to each input terminal of the control signal generation circuit 22a.
It is connected to one input terminal of d.
制御信号発生回路２２ｄの他方の入力端子はマイクロコ
ンピュータチップ２２の各端子２５［１を介して各モー
ド設定端子２４ｄと接続されている。The other input terminal of the control signal generation circuit 22d is connected to each mode setting terminal 24d via each terminal 25[1 of the microcomputer chip 22.
制御信号発生回路２２ｄは、マイクロコンピュタチップ
２２の端子２６ａと接続されており、基板２２上の配線
パターン２３を介してＥＰＲＯＭ２＋のチップの各入力
端子２１ａとそれぞれ接続されている。The control signal generation circuit 22d is connected to a terminal 26a of the microcomputer chip 22, and is connected to each input terminal 21a of the EPROM2+ chip via a wiring pattern 23 on the substrate 22.
入出力端子２４ｂは、マイクロコンピュータチップ２２
の端子２５ｂを介してインターフェース回路２２ｂの一
方の入力端子と接続されており、インターフェース回路
２２ｂの他方の入力端子は制御信号発生回路２２ｄの出
力端子と接続されている。制御信号発生回路２２ｄはイ
ンターフェース回路２２ｃとも接続されている。The input/output terminal 24b is connected to the microcomputer chip 22
It is connected to one input terminal of the interface circuit 22b via the terminal 25b of the interface circuit 22b, and the other input terminal of the interface circuit 22b is connected to the output terminal of the control signal generation circuit 22d. The control signal generation circuit 22d is also connected to the interface circuit 22c.
インターフェース回路２２ｂの出力端子は、マイクロコ
ンピュータチップ２２の端子２６ｂと接続されている。An output terminal of the interface circuit 22b is connected to a terminal 26b of the microcomputer chip 22.
端子２６ｂは基板２２上の配線パターン２３を介してＥ
ＰＲＯＭ２＋のチップの端子２１ｂと接続されている。The terminal 26b is connected to E through the wiring pattern 23 on the board 22.
It is connected to the terminal 21b of the PROM2+ chip.
アドレス信号入力端子２４ｃは、マイクロコンピュータ
チップ２２の端子２５ｃを介してインターフニス回路２
２ｃの一方の入力端子と接続されており、インターフェ
ース回路２２ｃの他方の入力端子は、制御信号発生回路
２２ｄの出力端子と接続されている。The address signal input terminal 24c is connected to the interfinis circuit 2 via the terminal 25c of the microcomputer chip 22.
The other input terminal of the interface circuit 22c is connected to the output terminal of the control signal generating circuit 22d.
インターフェース回路２ｈ は、外部から制御入力端子
２４ａへ入力された制御信号を制御信号発生回路２２ｄ
へ送出する。The interface circuit 2h transfers the control signal input from the outside to the control input terminal 24a to the control signal generation circuit 22d.
Send to.
インターフェース回路２２ｂは、入出力端子２４ｂを介
して入力されるデータ信号をＥＰＲＯＭ２１へ入力し、
ＥＰＲＯＭ２＋から送出されるデータ信号を入出力端子
２４ｂへ送出する。The interface circuit 22b inputs the data signal input via the input/output terminal 24b to the EPROM 21,
The data signal sent from EPROM2+ is sent to the input/output terminal 24b.
インターフェース回路２２ｃは、外部からアドレス入力
端子２４ｃへ入力されたアドレス信号を端子２６ｃと配
線パターン２３とを介してＥＰＲＯＭ２１へ送圧する。The interface circuit 22c sends an address signal input from the outside to the address input terminal 24c to the EPROM 21 via the terminal 26c and the wiring pattern 23.
インターフェース回路２２ｃの各出力端子はマイクロコ
ンピュータチップ２２の端子２６ｃと接続されており、
基板２０上の配線パターン２３を介してＥＰＲＯＭ２１
のチップの端子２１ｃと接続されている。Each output terminal of the interface circuit 22c is connected to a terminal 26c of the microcomputer chip 22,
EPROM 21 via the wiring pattern 23 on the board 20
is connected to the terminal 21c of the chip.
制御信号全生成回路２２ｄは、通常モード信号や、書き
込みモード信号等を発生する。The control signal total generation circuit 22d generates a normal mode signal, a write mode signal, and the like.
第５図は第３図に示したインターフェース回路とマイク
ロコンピュータとの一部を表す回路図である。FIG. 5 is a circuit diagram showing part of the interface circuit and microcomputer shown in FIG. 3.
同図に示すように、インターフェース回路２２ａは、複
数の３ステート素子によるパスバッファで構成されてお
り、各３ステート素子の制御入力端子には制御信号発生
回路２２ｄからの制御信号がインバータにより反転され
て入力されている。As shown in the figure, the interface circuit 22a is composed of a pass buffer made up of a plurality of 3-state elements, and a control signal from a control signal generation circuit 22d is inverted by an inverter to the control input terminal of each 3-state element. is entered.
インターフェース回路２２ａの入力端子には既存のマイ
クロコンピュータの出力端子が接続されており、インタ
ーフェース回路２２ａの出力端子は制御入力端子２４ａ
と接続されている。The output terminal of an existing microcomputer is connected to the input terminal of the interface circuit 22a, and the output terminal of the interface circuit 22a is connected to the control input terminal 24a.
is connected to.
インターフェース回路２２ｂ及び２２ｃも同様に複数の
３ステート素子によるパスバッファで構成されている。The interface circuits 22b and 22c are similarly composed of pass buffers made up of a plurality of three-state elements.
なお、これらのパスバッファの数は各入力端子や入出力
端子の数とともに増減してもよい。Note that the number of these path buffers may be increased or decreased along with the number of input terminals or input/output terminals.
インターフェース回路２２ｂの入力端子には既存のマイ
クロコンピュータの８カ端子が接続されており、インタ
ーフェース回路２２ｃには既存のマイクロコンピュータ
の出力端子が接続されている。Eight terminals of an existing microcomputer are connected to the input terminals of the interface circuit 22b, and output terminals of the existing microcomputer are connected to the interface circuit 22c.
制御入力端子２４ａとマイクロコンピュータチップの端
子２６ａ とは複数の２人カアンド２７を介して接続さ
れている。The control input terminal 24a and the terminal 26a of the microcomputer chip are connected via a plurality of two-person chains 27.
入出力端子２４ｂとマイクロコンピュータチップの端子
２６ｂとは、各入出力端子がそれぞれ互いに逆方向に接
続された２つの３ステート素子で構成された双方向パス
バッファで接続されている。各双方向パスバッファの一
端は各入出力端子２４ｂと接続されており、各双方向パ
スバッファの他端は既存のマイクロコンピュータの各イ
ンストラクション入力端子とそれぞれ接続されている。The input/output terminal 24b and the terminal 26b of the microcomputer chip are connected by a bidirectional path buffer composed of two three-state elements whose input/output terminals are connected in opposite directions. One end of each bidirectional path buffer is connected to each input/output terminal 24b, and the other end of each bidirectional path buffer is connected to each instruction input terminal of an existing microcomputer.
なお双方向パスバッファの数は図では１組が示されてい
るが入出力端子２４ｂの数とともに増減してもよいこと
は明らかである。Although one set of bidirectional path buffers is shown in the figure, it is clear that the number may be increased or decreased along with the number of input/output terminals 24b.
アドレス信号入力端子２４ｃとマイクロコンピュータチ
ップの端子２６ｃとは２アンド２アンド２オア２８を介
して接続されている。この２アンド２アンド２オア２８
の入力端子にはマイクロコンピュータのプログラムカウ
ンタ２９の出力端子か接続されている。The address signal input terminal 24c and the terminal 26c of the microcomputer chip are connected via a 2-and-2-and-2-OR 28. This two and two and two or 28
The output terminal of the program counter 29 of the microcomputer is connected to the input terminal of the microcomputer.
従って、本発明のマイクロコンピュータのチップは、同
図に示すように、インターフェース回路２２ａ〜２２ｃ
やモード信号等の制御信号を発生する回路２２ｄ等を既
存のマイクロコンピュータに付加したマイクロコンピュ
ータチップをすることにより、マイクロコンピュータチ
ップの製造プロセスを変更したり追加することなく形成
することかできる。Therefore, the microcomputer chip of the present invention has interface circuits 22a to 22c as shown in the figure.
By using a microcomputer chip in which a circuit 22d and the like for generating control signals such as mode signals and the like are added to an existing microcomputer, the microcomputer chip can be formed without changing or adding to the manufacturing process of the microcomputer chip.
なお、第５図に示す回路は外部とＥＦＲＯＭとを接続す
るために使用する端子２４ａ １２４ｂ ｓ ２４ｃか
マイクロコンピュータの端子として使用される場合、そ
の端子形態か出力端子であることを仮定したものである
。この端子形態かたとえば入力端子なとの他の形態の場
合は、インターフェースのための回路が同図とは異なっ
てくる。The circuit shown in Figure 5 is based on the assumption that the terminals 24a, 124b, s 24c used to connect the EFROM with the outside, or when used as microcomputer terminals, are in the form of terminals or output terminals. be. In the case of this terminal type or another type such as an input terminal, the circuit for the interface will be different from that shown in the figure.
第１図は本発明の一実施例としてのマイクロコンピュー
タデバイスの製造方法を示すフローチャートである。FIG. 1 is a flowchart showing a method for manufacturing a microcomputer device as an embodiment of the present invention.
同図に示すように、既存のマイクロコンピュータ用のフ
ォトマスクのパターンにＥＰＲＯＭ用のインターフェー
ス回路のパターンを組み込む。この場合、インターフェ
ース回路は既存のマイクロコンピュータと同一の製造プ
ロセスで形成することができるので、既存のマイクロコ
ンピュータの設計を基本的に変更する必要がない（工程
Ａ）。As shown in the figure, an interface circuit pattern for an EPROM is incorporated into an existing photomask pattern for a microcomputer. In this case, since the interface circuit can be formed in the same manufacturing process as the existing microcomputer, there is no need to fundamentally change the design of the existing microcomputer (Step A).
次にＥＰＲＯＭ用のインターフェース回路と既存のマイ
クロコンピュータとを備えたマイクロコンピュータチッ
プのフォトマスクを形成する。Next, a photomask of a microcomputer chip including an interface circuit for EPROM and an existing microcomputer is formed.
このマイクロコンピュータチップ用のフォトマスクの枚
数は、ＥＰＲＯＭ用のフォトマスクの枚数より少ない。The number of photomasks for this microcomputer chip is smaller than the number of photomasks for EPROM.
これは既存のマイクロコンピュータのチップのトランジ
スタのゲート材料に用いられるポリシリコンは１層であ
るのに対し、ＥＦＲＯＭのチップは、例えばトランジス
タのゲート材料に用いられるポリシリコンは２層となっ
ているからである。従って少なくともポリシリコン１層
分のフォトマスクを省略することができる（工程Ｂ）。This is because the polysilicon used for the gate material of transistors in existing microcomputer chips has one layer, whereas the polysilicon used for the gate material of transistors in EFROM chips, for example, has two layers. It is. Therefore, a photomask for at least one layer of polysilicon can be omitted (step B).
ＥＰＲＯＭ用のインターフェース回路と既存のマイクロ
コンピュ〜りとを備えたマイクロコンピュータのチップ
を形成する（工程Ｃ）。A microcomputer chip including an interface circuit for EPROM and an existing microcomputer is formed (Step C).
一方、配線パターンを有する基板を形成する。Meanwhile, a substrate having a wiring pattern is formed.
この基板はマイクロコンピュータのチップの各端子、即
ちパッド座標とＥ Ｆ ＲＯＭのチップの各パッド座標
とを基にして、各端子を接続するための配線パターンや
外部端子を基板に形成する。尚、この工程は、工程Ａ−
Ｃに示すマイクロコンピュータのチップの形成と並行し
て行ってもよい。基板には、例えばプリント基板が用い
られるが、これに限らず絶縁体上に配線パターンが形成
されていればよい（工程Ｄ）。On this substrate, wiring patterns and external terminals for connecting each terminal are formed on the substrate based on the coordinates of each terminal, that is, the pad of the microcomputer chip and the coordinates of each pad of the E F ROM chip. Note that this step is step A-
The process may be performed in parallel with the formation of the microcomputer chip shown in FIG. For example, a printed circuit board is used as the substrate, but the present invention is not limited to this, as long as a wiring pattern is formed on an insulator (step D).
この基板上にマイクロコンピュータのチップとＥＰＲＯ
Ｍのチップとを載置する。なおＥＰＲＯＭのチップは、
既存のものから選択するのみであるので新たにＥＰＲＯ
Ｍのフォトマスクのパターンを設計する必要はない（工
程Ｅ）。On this board is a microcomputer chip and EPRO.
Place the M chip. Furthermore, the EPROM chip is
Since you only need to select from existing ones, create a new EPRO
There is no need to design a pattern for the M photomask (Step E).
両チップを基板上の配線パターンを介してそれぞれ接続
する。両チップの接続にはワイヤボンディング法が用い
られるが、これに限らずワイヤレスボンディング法で接
続してもよい（工程Ｆ）。Both chips are connected via wiring patterns on the board. A wire bonding method is used to connect both chips, but the connection is not limited to this, and a wireless bonding method may be used (Step F).
樹脂モールド成型することによりマイクロコンピュータ
デバイスか完成する（工程Ｇ）。A microcomputer device is completed by resin molding (Step G).
このように本発明のマイクロコンピュータデバイスは、
新たにＥＰＲＯＭのフォトマスクのパターンを設計する
ことなく、最小限度の枚数のフォトマスクで形成するこ
とができる。In this way, the microcomputer device of the present invention
It is possible to form the EPROM using the minimum number of photomasks without designing a new photomask pattern.
また、マイクロコンピュータのチップとＥＰＲＯＭのチ
ップをそれぞれ予めテストすることにより、良品のチッ
プを基板上に搭載することができるので歩留まりを向上
することができる。Furthermore, by testing the microcomputer chip and the EPROM chip in advance, good quality chips can be mounted on the substrate, thereby improving yield.
さらにトランジスタの電流供給能力やチップ上の配線部
分の抵抗値が変わることによるデバイスの動作速度や、
デバイス外部への電流供給能力の変化等の特性の変化が
生じない。Furthermore, the operating speed of the device changes due to changes in the current supply capacity of the transistor and the resistance value of the wiring on the chip.
No changes in characteristics such as changes in current supply capability to the outside of the device occur.
［発明の効果］
以上詳細に説明したように本発明によれば、ＥＰＲＯＭ
用のインターフェース回路とマイクロコンピュータとを
備えたマイクロコンピュータチップを形成し、一方、配
線パターンを有する基板を形成し、形成した基板上にマ
イクロコンピュータチップとＥＦＲＯＭを有するチップ
とを載置し、両チップを配線パターンを介して接続する
ので、最小限度の枚数のフォトマスクで製造することか
でき、しかも特性の変化がないマイクロコンピュータデ
バイスを製造することができる。[Effects of the Invention] As explained in detail above, according to the present invention, the EPROM
A microcomputer chip equipped with an interface circuit and a microcomputer is formed, a substrate having a wiring pattern is formed, a microcomputer chip and a chip having an EFROM are placed on the formed substrate, and both chips are Since they are connected via wiring patterns, it is possible to manufacture microcomputer devices using a minimum number of photomasks, and also to have no change in characteristics.
第１図は本発明の一実施例としてのマイクロコンピュー
タデバイスの製造方法を示すフローチャト、第２図は本
発明の一実施例としてマイクロコンピュータデバイスか
ら樹脂モールドを除去した際の斜視図、第３図は第２図
に示したマイクロコンピュータデバイスのブロック図、
第４図は第２図に示したマイクロコンピュータデバイス
をさらに詳細に説明するためのブロック図、第５図は第
３図に示したインターフェース回路とマイクロコンピュ
ータとの一部を表す回路図、第６図はＥＰＲＯＭを内蔵
したマイクロコンピュータデバイスの従来の製造方法を
示すフローチャートである。
２０・・・・・・基板、２１・・・・・・ＥＰＲＯＭ、
２２・・・・・・マイクロコンピュータ、２２３〜２２
ｃ・・・・・・インターフェース回路、２２ｄ・・・・
・・制御信号発生回路、２３・・・・・・配線パターン
。FIG. 1 is a flowchart showing a method for manufacturing a microcomputer device as an embodiment of the present invention, FIG. 2 is a perspective view of the microcomputer device after removing the resin mold as an embodiment of the present invention, and FIG. is a block diagram of the microcomputer device shown in FIG.
FIG. 4 is a block diagram for explaining the microcomputer device shown in FIG. 2 in more detail, FIG. 5 is a circuit diagram showing part of the interface circuit and microcomputer shown in FIG. 3, and FIG. The figure is a flowchart showing a conventional manufacturing method of a microcomputer device incorporating an EPROM. 20... Board, 21... EPROM,
22...Microcomputer, 223-22
c...Interface circuit, 22d...
...Control signal generation circuit, 23...Wiring pattern.
Claims (1)
ピュータとを備えたマイクロコンピュータチップを形成
し、一方、配線パターンを有する基板を形成し、該形成
した基板上に前記マイクロコンピュータチップとＥＰＲ
ＯＭを有するチップとを載置し、両チップを前記配線パ
ターンを介して接続することを特徴とするマイクロコン
ピュータデバイスの製造方法。A microcomputer chip including an interface circuit for EPROM and a microcomputer is formed, a substrate having a wiring pattern is formed, and the microcomputer chip and the EPR are formed on the formed substrate.
1. A method for manufacturing a microcomputer device, comprising placing a chip having an OM and connecting both chips via the wiring pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124851A JPH0424957A (en) | 1990-05-15 | 1990-05-15 | Manufacture of microcomputer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124851A JPH0424957A (en) | 1990-05-15 | 1990-05-15 | Manufacture of microcomputer device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0424957A true JPH0424957A (en) | 1992-01-28 |
Family
ID=14895666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2124851A Pending JPH0424957A (en) | 1990-05-15 | 1990-05-15 | Manufacture of microcomputer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424957A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078514A (en) * | 1997-09-09 | 2000-06-20 | Fujitsu Limited | Semiconductor device and semiconductor system for high-speed data transfer |
| JP2006310411A (en) * | 2005-04-26 | 2006-11-09 | Fujitsu Ltd | Semiconductor device |
-
1990
- 1990-05-15 JP JP2124851A patent/JPH0424957A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078514A (en) * | 1997-09-09 | 2000-06-20 | Fujitsu Limited | Semiconductor device and semiconductor system for high-speed data transfer |
| JP2006310411A (en) * | 2005-04-26 | 2006-11-09 | Fujitsu Ltd | Semiconductor device |
| JP4707446B2 (en) * | 2005-04-26 | 2011-06-22 | 富士通セミコンダクター株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3268740B2 (en) | ASIC design / manufacturing method, standard cell, embedded array, and multi-chip package | |
| JP3535804B2 (en) | Method for designing flip-chip type semiconductor device | |
| JP2001127161A (en) | Integrated circuit | |
| JPS61222148A (en) | Manufacture of one-chip microcomputer | |
| JP2001306641A (en) | Automatic arranging and wiring method for semiconductor integrated circuit | |
| JPH0424957A (en) | Manufacture of microcomputer device | |
| JPH08221164A (en) | Trial manufacture supporting device, substrate for ic mounting, and bus device | |
| JPH06224300A (en) | Designing method for semiconductor integrated circuit and semiconductor integrated circuit for evaluation | |
| JP2910734B2 (en) | Layout method | |
| JP4523290B2 (en) | Cell layout, semiconductor integrated circuit device, semiconductor integrated circuit design method, and semiconductor integrated circuit semiconductor manufacturing method | |
| JPH02121349A (en) | Semiconductor integrated circuit device and its design | |
| JPH08125025A (en) | Microcomputer core and its layout method | |
| JPH02306650A (en) | Semiconductor device | |
| JPH07130857A (en) | Method of laying out semiconductor integrated circuit | |
| JP3003151B2 (en) | Design method of semiconductor integrated circuit | |
| JPH04291743A (en) | Design backup apparatus for semiconductor integrated circuit | |
| JPH11233636A (en) | Semiconductor integrated circuit device and its layout designing | |
| JP2872174B2 (en) | Master slice type semiconductor integrated circuit and layout method thereof | |
| JPH09204453A (en) | Method for verifying semiconductor integrated circuit | |
| JP2867974B2 (en) | Semiconductor integrated circuit | |
| JP2002134621A (en) | Method for synthesizing mask data, method for inspecting mask data, and semiconductor integrated device | |
| JPH088343A (en) | Power supply wiring for integrated circuit device | |
| JPH07225785A (en) | Low power consumption power layout method for semiconductor device, layout device and semiconductor device therefor | |
| JPH11345255A (en) | Layout method of semiconductor device and semiconductor device | |
| JPS6132456A (en) | Manufacture of standard cell ic |