JPH04134845U - はんだ接合構造 - Google Patents
はんだ接合構造Info
- Publication number
- JPH04134845U JPH04134845U JP1991042744U JP4274491U JPH04134845U JP H04134845 U JPH04134845 U JP H04134845U JP 1991042744 U JP1991042744 U JP 1991042744U JP 4274491 U JP4274491 U JP 4274491U JP H04134845 U JPH04134845 U JP H04134845U
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bonding
- substrate
- fpc
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005476 soldering Methods 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ICを基板にはんだバンプ接合する際に、は
んだがICのエッジ等に付着することを防止する。 【構成】 基板2の一面にはんだ接合パッド3を形成す
るとともに、基板2の他面よりはんだ接合パッド3に至
るはんだ接合用孔部6を穿設し、基板2の他面よりはん
だ接合用孔部6にIC1のはんだバンプ部5をはめ込む
ことにより、IC1を基板2にはんだバンプ接合するこ
とを特徴とする。
んだがICのエッジ等に付着することを防止する。 【構成】 基板2の一面にはんだ接合パッド3を形成す
るとともに、基板2の他面よりはんだ接合パッド3に至
るはんだ接合用孔部6を穿設し、基板2の他面よりはん
だ接合用孔部6にIC1のはんだバンプ部5をはめ込む
ことにより、IC1を基板2にはんだバンプ接合するこ
とを特徴とする。
Description
【0001】
本考案は半導体装置に関し、特に半導体装置のはんだ接合構造に関する。
【0002】
従来の技術について図5を参照して説明する。
【0003】
図5に示すように、はんだバンプ付IC(以下、単にICと記す)1をフレキ
シブルプリント配線板(以下、FPCと記す)2のはんだ接合パッド3にはんだ
接合する場合、IC1はFPC2のはんだ接合パッド側から対向させて位置合わ
せし、IC1の背面側からツール加熱を行い、IC1のはんだバンプ4を熔融さ
せICはんだバンプ4とFPCのはんだ接合パッド3とをはんだ接合していた。
【0004】
図中、5はICの電気的接続部の銅スタッド(はんだバンプ、以下銅スタッド
と記す)である。
【0005】
ところが、この場合、図5のA部に示すように熔融した余分のはんだ4が、I
C1のエッジやあるいは隣接する他のはんだ接合パッド3に極めて近接した状態
になるか、若しくは接触することがあり、その結果半導体装置としての電気絶縁
性が著しく低下したりリークに至ることがあった。
【0006】
そこで本考案の目的は、ICをFPCにはんだバンプ接続する際に、溶融した
はんだがICのエッジに接触したり、隣接するはんだ接合パッドに接触したりす
ることのない高信頼性のはんだ接合構造を提供することにある。
【0007】
前記目的を達成するために本考案は、基板にはんだバンプを有するICをはん
だバンプ接合するはんだ接合構造において、前記基板の一面にはんだ接合パッド
を形成するとともに、前記基板の他面より前記はんだ接合パッドに至るはんだ接
合用孔部を穿設し、前記基板の他面より前記はんだ接合用孔部に前記ICのはん
だバンプをはめ込んで前記ICを前記基板にはんだバンプ接合することを特徴と
する。
【0008】
基板にはんだバンプを有するICをはんだバンプ接合するはんだ接合構造にお
いて、前記基板の一面にはんだ接合パッドを形成するとともに、前記基板の他面
より前記はんだ接合パッドに至るはんだ接合用孔部を穿設し、前記基板の他面よ
り前記はんだ接合用孔部に前記ICのはんだをはめ込んで前記ICを前記基板に
はんだバンプ接合するので、溶融したはんだはICのはんだバンプの下部にのみ
付着し、はんだ接合用孔部よりFPC上にあふれ出すことはない。
【0009】
従ってはんだが、ICの下部エッジ等に付着することがないので、従来のよう
な電気絶縁性の低下ややリークといった問題を解消でき、半導体装置としての信
頼性を向上できる。
【0010】
また、FPCのはんだ接合バンプに対するICの位置ずれが、発生しにくいこ
とより、ツールボンディングだけでなく、FPC上に複数個のICを位置決めし
た後、加熱炉により一括してはんだ接合できるリフローボンディングも可能とな
り、製造コストの低下も図れる。
【0011】
本考案の一実施例について、図1乃至図3を参照して説明する。なお、図5に
示す従来例と同一機能部分には同一記号を付している。
【0012】
本実施例のはんだ接合構造は、図1に示すようにIC1の銅スタッド5を、F
PCのベース材2に形成した接合用孔部6にはめ込むようにして、はんだ4で接
合している。また、本実施例においては、FPCはんだ接合パッド3及び回路部
パターン(図示せず)をIC1の搭載面と反対面側に配置している。
【0013】
また、図中、7はIC1の封止樹脂、8ははんだ接合パッド3及び回路部パタ
ーンをカバーするインクカバーレイである。
【0014】
以上の構造によれば、はんだ4は銅スタッド5の下部に付着するだけであり、
接合用孔部6よりベース材2の表面にあふれ出すことはなく、IC1のエッジ等
に接触することはなく半導体装置としての信頼性を向上できる。
【0015】
以下、本実施例のはんだ接合構造について、図2及び図3(a)乃至(e)を
参照してさらに詳細に説明する。
【0016】
図2は、はんだ接合前のICの断面図である。図2に示すように、本実施例の
ICははんだ接合前に予め、銅スタッド5の表面にはんだめっき9を施している
。
【0017】
このはんだめっき9は後工程において、接合用孔部6内で溶融させるためのも
であり、後述するようにこのはんだめっき9のはんだ量の体積の和が接合用孔部
6の内容積を上回らないように設定しておく。
【0018】
図3(a)乃至(d)は本実施例によるはんだ接合構造の工程図である。
【0019】
図3(a)は、一般に2層基材と呼ばれているFPC材料の断面図を示してお
り、厚さ18μmの電界銅箔3’とポリイミド系樹脂からなるベース材2とで構
成されている。
【0020】
次に、図3(b)は、はんだ接合パッド3を含む所望の銅箔回路を既知のエッ
チング方法により形成し、さらにその銅箔回路表面を覆うために、ポリイミド系
のインクを印刷し、インクを加熱硬化してインクカバーレイ8を形成したもので
ある。
【0021】
図3(c)は、銅箔回路と反対側からエキシマレーザーをFPCベース材2に
照射して、はんだ接合パッドの位置のFPCベース材を除去し、はんだ接合パッ
ドを露出させ、接合用孔部6を形成する。接合用孔部6の下面に露出したはんだ
接合パッド3の表面に灰の付着が認められる場合は、砥粒を含む懸濁液を吹き付
ける等の物理的作用により灰を除去することが適当である。
【0022】
さらに後で施されるはんだ接合の際のはんだ付け性を良好にするために、酸系
の処理液により露出したはんだ接合パッド3の表面の銅箔酸化膜を除去すること
は重要である。
【0023】
図3(d)は、図2に示した前述のバンプ付IC1をボンディングツール10
により保持して接合用孔部6に対向させ、この接合用孔部6にはんだめっき9を
施した銅スタッド5を入れ、IC1に荷重を加えながらボンディングツール10
を加熱し、はんだめっき9を熔融させて、IC1の銅スタッド5とFPCのはん
だ接合パッド3とをはんだ接合しているところを示している。
【0024】
ここで予め、IC1のはんだめっき9のはんだ量の体積の和が、接合用孔部6
の内容積を上回らないよう設定しておく。はんだ熔融後は、必要に応じて窒素ガ
ス等を吹き付けて冷却する。ここで、はんだ接合に先立ちはんだ接合パッド3の
表面にフラックスを施しておく。このフラックスは、活性剤を含まないものを選
び、半導体装置としての電気絶縁性を良好に保つ。又、ボンディングツール10
は、IC1を真空吸着保持するためにツール内部に貫通穴を設けてあり、さらに
IC1を加熱しはんだ接合するための加熱機構を有している。
【0025】
この後、必要があれば溶剤によりフラックスを除去し、さらに封止樹脂7をI
C全体に施し、ICとFPCとを一体化して封止を完了することにより本考案の
半導体装置を得ることができる。
【0026】
以上の本実施例によるはんだ接合構造によれば、はんだ4は接合用構造孔部6
よりベース材2の表面にあふれ出してIC1のエッジ等に接触するということは
なく、半導体装置とし1の信頼性を向上できる。
【0027】
また、はんだ接合パッド3に対するIC1のアライメント精度を著しく向上で
き、FPCのはんだ接合パッド3に対するIC1の位置ずれが、発生しにいこと
より、ツールボンディングだけでなく、FPC上に複数個のICを位置決めした
後、加熱炉により一括してはんだ接合するリフローボンディングも可能となり、
製造コストの低下も図れる。
【0028】
図4(a)乃至(c)は本考案の他の実施例によるはんだ接合構造の工程図で
ある。
【0029】
本実施例は、図4(a)に示すように、はんだ接合パッド3を含む所望の銅箔
回路を形成した後にインクカバーレイ8を形成したFPCのベース面にボンディ
ングシート11を仮止めしている。
【0030】
次に、図3(a)乃至(d)に示した実施例と同様に、はんだ接合パッド3の
位置に銅箔回路と反対側からエキシレマーザーを照射して、ボンディングシート
11とFPCベース材2を除去し、はんだ接合パッド3を露出させて、接合用孔
部6’を形するが、部分的にはんだ接合パッドの範囲を越えてエキシマレーザー
を照射しており、その結果FPCの表裏を貫通する***12を形成する。
【0031】
以下、図3(a)乃至(d)に示した実施例と同様にボンディングツールでI
C1を加熱加圧することによりIC1の銅スタッド5とFPCのはんだ接合パッ
ド3とをはんだ接合し、同時にIC1とFPCとをボンディングシート11で接
着する。以上の構造によれば、はんだめっき9のはんだ量が過剰であった場合で
も、この***12を経由して過剰のはんだを逃がすことができ、はんだ接合に伴
うはんだリーク等不具合の発生を防止できる。
【0032】
ここで、***12の配置は重要であり、必ずはんだ接合パッド3の間に2個以
上の***を設けないことや出来る限り***12のピッチを大きくすることが重要
であり、こうすることにより***12の下部からはみ出したはんだ4が、さらに
リークに至ることを回避できる。
【0033】
他方、ボンディングシート11を使用することによりIC1とFPCの接着強
度を飛躍的に高めることができる。この後、封止まで図3(a)乃至(d)の実
施例と同様の工程により本実施例の半導体装置を得ることができる。本実施例に
よっても、図3に示す実施例と同等の効果が得られる。
【0034】
また、図2乃至図4に示した実施例においては、IC1のはんだバンプとして
、銅スタッド5にはんだめっき9を施したものを使用したが、はんだめっきの代
わりにはんだペーストを使用してもよく、また、はんだバンプははんだのみで構
成しても良い。
【0035】
さらに、はんだバンプに使用するはんだめっき9としては、はんだ接合が可能
な金属であれば何でも良く、例えば金或いは錫と鉛の2成分或いは錫と鉛に他の
金属を含有させたはんだを使用しても良い。
【0036】
その他にインジウムのみ或いはインジウムと鉛の2成分或いはインジウムと鉛
に他の金属を含有させたはんだを使用しても良い。
【0037】
以上説明したように本考案によれば、基板にはんだバンプを有するICをはん
だバンプ接合するはんだ接合構造において、前記基板の一面にはんだ接合パッド
を形成するとともに、前記基板の他面より前記はんだ接合パッドに至るはんだ接
合用孔部を穿設し、前記基板の他面より前記はんだ接合用孔部に前記ICのはん
だバンプをはめ込んで前記ICを前記基板にはんだバンプ接合するので、はんだ
ははんだバンプの下部のみに付着し、はんだ接合用孔部よりFPC上にあふれて
ICの下部エッジ等に付着することはない。
【0038】
従って、従来発生していた電気絶縁性の低下やリークといった問題を解消でき
、半導体装置としての信頼性を向上できる。
【0039】
また、FPCのはんだ接合パッドとICのはんだバンプとのアライメント精度
を著しく向上でき、FPCのはんだ接合パッドに対するICの位置ずれが、発生
しにくいことより、ツールボンディングだけでなく、FPC上に複数個のICを
位置決めした後、加熱炉により一括してはんだ接合できるリフローボンディング
も可能となり、製造コストの低下も図れる。
【図1】本考案の一実施例によるはんだ接合構造を示す
断面図である。
断面図である。
【図2】本考案の一実施例によるICのはんだ接合前の
断面図である。
断面図である。
【図3】(a)乃至(d)は本考案の一実施例によるは
んだ接合の工程図である。
んだ接合の工程図である。
【図4】(a)乃至(c)は本考案の他の実施例による
はんだ接合の工程図である。
はんだ接合の工程図である。
【図5】従来例によるはんだ接合構造を示す断面図であ
る。
る。
1 IC
2 基板(FPC)
3 はんだ接合パッド
4 はんだ
5 銅スタツド(はんだバンプ)
6 はんだ接合用孔部
Claims (1)
- 【請求項1】 基板にはんだバンプを有するICをはん
だバンプ接合するはんだ接合構造において、前記基板の
一面にはんだ接合パッドを形成するとともに、前記基板
の他面より前記はんだ接合パッドに至るはんだ接合用孔
部を穿設し、前記基板の他面より前記はんだ接合用孔部
に前記ICのはんだバンプをはめ込んで前記ICを前記
基板にはんだバンプ接合することを特徴とするはんだ接
合構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991042744U JPH04134845U (ja) | 1991-06-07 | 1991-06-07 | はんだ接合構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991042744U JPH04134845U (ja) | 1991-06-07 | 1991-06-07 | はんだ接合構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04134845U true JPH04134845U (ja) | 1992-12-15 |
Family
ID=31923191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991042744U Pending JPH04134845U (ja) | 1991-06-07 | 1991-06-07 | はんだ接合構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04134845U (ja) |
-
1991
- 1991-06-07 JP JP1991042744U patent/JPH04134845U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3846554B2 (ja) | 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法 | |
TWI549204B (zh) | Manufacturing method of semiconductor device | |
JP2008205321A (ja) | 電子部品および電子装置の製造方法 | |
JPH0823160A (ja) | プリント配線板と電子部品の接続方法 | |
JP2005203693A (ja) | 接続シートおよび実装部品の実装方法 | |
JPH01319993A (ja) | プリント回路基板の接続方法 | |
JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
JPH03145791A (ja) | プリント配線板 | |
JPH06168982A (ja) | フリップチップ実装構造 | |
JP3974834B2 (ja) | 電子部品の装着方法 | |
JPH04134845U (ja) | はんだ接合構造 | |
JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
JP3346216B2 (ja) | プリント配線板 | |
JPH04336490A (ja) | リフローハンダの形成方法 | |
JPH0888463A (ja) | 電子部品のはんだ付け実装方法 | |
JP3392337B2 (ja) | はんだ印刷用マスクおよびその製造方法 | |
JP3226147B2 (ja) | 表面実装部品の接合構造 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JPH04146688A (ja) | 電子部品のボンディング方法 | |
JP3480460B2 (ja) | 半導体装置の実装方法、半導体装置の実装構造及び電子光学装置 | |
JP2639288B2 (ja) | Qfp実装方法 | |
JP2642175B2 (ja) | 基板に対する電子部品の半田付け実装方法 | |
JPH06177533A (ja) | 複合プリント基板の接合方法 | |
JPS634690A (ja) | 厚膜混成集積回路基板 | |
JP3161648B2 (ja) | 電子部品の半田付け方法 |