JPH05175275A - 半導体チップの実装方法および実装構造 - Google Patents

半導体チップの実装方法および実装構造

Info

Publication number
JPH05175275A
JPH05175275A JP3356586A JP35658691A JPH05175275A JP H05175275 A JPH05175275 A JP H05175275A JP 3356586 A JP3356586 A JP 3356586A JP 35658691 A JP35658691 A JP 35658691A JP H05175275 A JPH05175275 A JP H05175275A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
wiring board
lsi
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3356586A
Other languages
English (en)
Inventor
Kenji Kobayashi
健治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3356586A priority Critical patent/JPH05175275A/ja
Publication of JPH05175275A publication Critical patent/JPH05175275A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 フェイスダウンでＬＳＩチップを実装すると
きの位置ずれを防ぐ。 【構成】 実装前に、配線基板４にＬＳＩチップ１の突
起電極が嵌入する凹部１１を形成してその凹部１１内に
凹型ＬＳＩ接続用パッド１２を形成する。その後、ＬＳ
Ｉチップ１の突起電極を凹部１１に臨ませた状態で突起
電極を凹型ＬＳＩ接続用パッド１２に半田付けする。配
線基板４の凹部１１にＬＳＩチップ１の突起電極を嵌入
させることでＬＳＩチップ１が配線基板４に対して位置
決めされる。ＬＳＩチップ１の位置決めを正確にかつ短
時間で行なうことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを配線基
板上にフェイスダウンで実装するときの半導体チップの
実装方法および実装構造に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩチップなどの半導体チップ
をフェイスダウンで配線基板上に実装させるに当たって
は、半導体チップの突起電極を配線基板の電極パッドに
重ね合わせ、その状態で加熱リフローして半田付けして
いた。この種の従来の実装方法を図３によって説明す
る。
【０００３】図３は従来の半導体チップの実装方法を説
明するための実装部分の断面図で、同図（ａ）は実装前
の状態を示し、同図（ｂ）は位置決め状態を示し、同図
（ｃ）は半田付け終了後の状態を示す。
【０００４】これらの図において、１は半導体チップと
してのＬＳＩチップ、２はこのＬＳＩチップ１に設けら
れたバンプ状外部接続端子である。このバンプ状外部接
続端子２は、ランド１ａ上に形成されており、予備半田
３によって覆われている。すなわち、バンプ状外部接続
端子２と予備半田３とによってＬＳＩチップ１の突起電
極が構成されている。
【０００５】４は前記ＬＳＩチップ１が実装される配線
基板で、この配線基板４上のＬＳＩ接続用パッド４ａに
は予備半田５が設けられている。
【０００６】６は前記配線基板４に対してＬＳＩチップ
１を位置決めするための位置合わせマークである。
【０００７】配線基板４上にＬＳＩチップ１をフェイス
ダウンで実装するに当たっては、図３（ａ）に示すよう
に、予め、ＬＳＩチップ１のバンプ状外部接続端子２に
予備半田３を設けると共に、配線基板４のＬＳＩ接続用
パッド４ａに予備半田５を設けておく。
【０００８】実装するには、先ず、図３（ｂ）に示すよ
うに、位置合わせマーク６を目印にしてＬＳＩチップ１
を配線基板４上に位置づけ、配線基板側の予備半田５に
バンプ状外部接続端子２の予備半田３を重ね合わせる。
次に、その状態で加熱リフローして予備半田３，５を溶
融させる。
【０００９】そして、予備半田３，５を凝固させて図３
（ｃ）に示すように半田付けが終了する。なお、図３
（ｃ）中符号７は凝固後の半田を示す。
【００１０】
【発明が解決しようとする課題】しかるに、上述したよ
うに位置合わせマーク６を目印にしてＬＳＩチップ１を
配線基板４に対して位置決めしたのでは、位置決めを正
確に行うにも限度があり、位置決めが不正確になりやす
い。また、位置合わせマーク６を厳格な精度をもって形
成しなければならない。
【００１１】すなわち、位置合わせマーク６を利用する
位置決め方法を採ると、配線基板４側の予備半田５とＬ
ＳＩチップ１側の予備半田３とが位置ずれを起こしやす
く、加熱リフロー後にオープンやショートが生じやすく
なってしまう。
【００１２】
【課題を解決するための手段】本発明に係る半導体チッ
プの実装方法は、実装前に、配線基板に半導体チップの
突起電極が嵌入する凹部を形成してその凹部内に電極パ
ッドを形成し、その後、半導体チップの突起電極を前記
凹部に臨ませた状態で突起電極を電極パッドに半田付け
するものである。
【００１３】本発明に係る半導体チップの実装構造は、
配線基板に、半導体チップの突起電極が嵌入する凹部を
形成すると共に、この凹部内に電極パッドを形成したも
のである。
【００１４】
【作用】配線基板の凹部に半導体チップの突起電極を嵌
入させることで半導体チップが配線基板に対して位置決
めされる。
【００１５】
【実施例】以下、本発明の一実施例を図１および図２に
よって詳細に説明する。図１は本発明に係る半導体チッ
プの実装方法を説明するための実装部の断面図で、同図
（ａ）は実装前の状態を示し、同図（ｂ）は配線基板上
にＬＳＩチップを仮置きした状態を示し、同図（ｃ）は
半田付け終了後の状態を示す。図２は実装部を拡大して
示す断面図である。これらの図において前記図３で説明
したものと同一もしくは同等部材については、同一符号
を付し詳細な説明は省略する。
【００１６】これらの図において、１１は配線基板４に
形成された凹部で、この凹部１１はＬＳＩチップ１の突
起電極（バンプ状外部接続端子２および予備半田３）が
嵌入できる寸法に形成されている。そして、この凹部１
１の内面および上部開口縁部には導体メタライズが施さ
れている。この導体メタライズが配線基板４の凹型ＬＳ
Ｉ接続用パッド１２を構成している。なお、導体メタラ
イズとしては、Ｃｕ，Ｎｉ，ＡｕあるいはＡｇ等から形
成されている。
【００１７】前記凹部１１はレーザエッチング法によっ
て形成される。すなわち、例えばポリイミド多層配線基
板の場合においては、基板表面にポリイミドを塗布後キ
ュアさせ、ＬＳＩチップ１の突起電極と対応する位置を
レーザエッチングにより凹ませる。このようにして凹部
１１が形成される。その後、その凹み部分に導電性薄膜
メタライズ等を施すことで凹部１１に凹型ＬＳＩ接続用
パッド１２が形成されることになる。
【００１８】凹部１１および凹型ＬＳＩ接続用パッド１
２の寸法としては、図２に示すように、ＬＳＩチップ１
の突起電極（予備半田３が設けられたバンプ状外部接続
端子２）と同等もしくはそれ以上の寸法が適当である。
また、深さに関しては、前記突起電極が嵌合する程度の
深さが必要である。例えば、突起電極が０．４mmピッチ
で径ａが約０．２mmである場合、それに対応する凹型Ｌ
ＳＩ接続用パッド１２のくぼみ大きさｂは、前記突起電
極と同等の約０．２mmが適当である。深さｃは約０．１
mmが適当である。
【００１９】なお、図中符号１３は凹型ＬＳＩ接続用パ
ッド１２内に設けられた予備半田である。また、本実施
例で使用するＬＳＩチップ１のバンプ状外部接続端子２
としては、半田バンプやタングステン等のメタルバンプ
が用いられている。
【００２０】次に、本発明に係る半導体チップの実装方
法について説明する。先ず、図１（ａ）に示すように、
ＬＳＩチップ１のバンプ状外部接続端子２と、配線基板
４の凹型ＬＳＩ接続用パッド１２のくぼみ部分に、予備
半田３，１３をそれぞれ施す。
【００２１】予備半田３，１３としては、例えばＳｎ／
Ｐｂ（63／37 WT ％）等の半田を使用した。また、凹型
ＬＳＩ接続用パッド１２に予備半田１３を塗布するに
は、例えばステンレスなどのメタルマスクを用いた半田
印刷によって行なったり、凹型ＬＳＩ接続用パッド１２
が形成された配線基板４上で半田ボール（図示せず）を
転がし、くぼみ部分に半田ボールを入れてそれを予備半
田１３とすることも可能である。但し、凹型ＬＳＩ接続
用パッド１２に設ける予備半田１３は、供給する半田の
量は凹型ＬＳＩ接続用パッド１２のくぼみ部分を埋めな
い程度に行なう必要がある。また、ＬＳＩチップ１のバ
ンプ状外部接続端子２に設ける予備半田３も、凹型ＬＳ
Ｉ接続用パッド１２内に嵌入できる程度に半田量を調整
することが必要である。
【００２２】次に、図１（ｂ）に示すように、ＬＳＩチ
ップ１の突起電極（バンプ状外部接続端子２，予備半田
３）を配線基板４の凹型ＬＳＩ接続用パッド１２のくぼ
み部分に嵌入させる。
【００２３】この状態では、予備半田３が凹型ＬＳＩ接
続用パッド１２内の予備半田１３に重ね合わせられる
が、両者の正確な位置決めは必要ない。
【００２４】その後、加熱リフローを行なう。リフロー
時には、予備半田３，１３としてＳｎ／Ｐｂ（63／37 W
T ％）を使用している場合は、２３０℃で加熱する。リ
フローを行うと、図１（ｃ）に示すように予備半田３，
１３が溶融して半田７となり、ＬＳＩチップ１のバンプ
状外部接続端子２と配線基板４の凹型ＬＳＩ接続用パッ
ド１２とが接続される。
【００２５】このとき、溶融した半田７の表面張力によ
り、ＬＳＩチップ１が配線基板４に対して自動的に位置
合わせされることになる。
【００２６】リフロー後、冷却，洗浄を行なって実装工
程が終了する。
【００２７】
【発明の効果】以上説明したように本発明に係る半導体
チップの実装方法は、実装前に、配線基板に半導体チッ
プの突起電極が嵌入する凹部を形成してその凹部内に電
極パッドを形成し、その後、半導体チップの突起電極を
前記凹部に臨ませた状態で突起電極を電極パッドに半田
付けするものであり、本発明に係る半導体チップの実装
構造は、配線基板に、半導体チップの突起電極が嵌入す
る凹部を形成すると共に、この凹部内に電極パッドを形
成したものであるため、配線基板の凹部に半導体チップ
の突起電極を嵌入させることで半導体チップが配線基板
に対して位置決めされる。
【００２８】したがって、半導体チップをフェイスダウ
ンで実装するときの位置決めを正確にかつ短時間で行な
うことができる。このため、位置ずれが生じ難くなり、
オープンやショートなどのない安定した半田付けが可能
となる。
【００２９】また、凹部内の電極パッドに予備半田を設
けると、位置ずれが生じ難くなるばかりでなく、半田付
け時の濡れ性が高まって接続上の信頼性も向上する。
【図面の簡単な説明】
【図１】本発明に係る半導体チップの実装方法を説明す
るための実装部の断面図で、同図（ａ）は実装前の状態
を示し、同図（ｂ）は配線基板上にＬＳＩチップを仮置
きした状態を示し、同図（ｃ）は半田付け終了後の状態
を示す。
【図２】実装部を拡大して示す断面図である。
【図３】従来の半導体チップの実装方法を説明するため
の実装部分の断面図で、同図（ａ）は実装前の状態を示
し、同図（ｂ）は位置決め状態を示し、同図（ｃ）は半
田付け終了後の状態を示す。
【符号の説明】
１ ＬＳＩチップ ２ バンプ状外部接続端子 ３ 予備半田 ４ 配線基板 １１ 凹部 １２ 凹型ＬＳＩ接続用パッド １３ 予備半田

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上に半導体チップをフェイスダ
    ウンで実装して配線基板の電極パッドに半導体チップの
    突起電極を半田付けする半導体チップの実装方法におい
    て、実装前に、配線基板に前記突起電極が嵌入する凹部
    を形成してその凹部内に電極パッドを形成し、その後、
    半導体チップの突起電極を前記凹部に臨ませた状態で突
    起電極を電極パッドに半田付けすることを特徴とする半
    導体チップの実装方法。
  2. 【請求項２】 配線基板上に半導体チップがフェイスダ
    ウンで実装され配線基板の電極パッドに半導体チップの
    突起電極が半田付けされる半導体チップの実装構造にお
    いて、前記配線基板に、前記突起電極が嵌入する凹部を
    形成すると共に、この凹部内に電極パッドを形成したこ
    とを特徴とする半導体チップの実装構造。
JP3356586A 1991-12-25 1991-12-25 半導体チップの実装方法および実装構造 Pending JPH05175275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3356586A JPH05175275A (ja) 1991-12-25 1991-12-25 半導体チップの実装方法および実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3356586A JPH05175275A (ja) 1991-12-25 1991-12-25 半導体チップの実装方法および実装構造

Publications (1)

Publication Number Publication Date
JPH05175275A true JPH05175275A (ja) 1993-07-13

Family

ID=18449770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3356586A Pending JPH05175275A (ja) 1991-12-25 1991-12-25 半導体チップの実装方法および実装構造

Country Status (1)

Country Link
JP (1) JPH05175275A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471A1 (de) * 1994-12-23 1996-06-27 Fraunhofer Ges Forschung Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
JPH08330360A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置及びその製造方法
JPH0923099A (ja) * 1995-07-04 1997-01-21 Nec Corp 半導体部品およびその実装方法
US5783865A (en) * 1995-07-31 1998-07-21 Fujitsu Limited Wiring substrate and semiconductor device
EP0834917B1 (en) * 1995-05-12 2002-02-13 Nitto Denko Corporation Film carrier and method of forming a semiconductor device using the same
JP2008021751A (ja) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法
WO2011037185A1 (ja) * 2009-09-24 2011-03-31 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
KR101233486B1 (ko) * 2011-09-15 2013-02-14 한국과학기술원 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속방법
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2015167257A (ja) * 2003-09-22 2015-09-24 インテル コーポレイション 小型電子機器、その形成方法、およびシステム
CN112185896A (zh) * 2020-09-30 2021-01-05 赵海洪 灯串的制作方法以及灯串

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471A1 (de) * 1994-12-23 1996-06-27 Fraunhofer Ges Forschung Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
EP0834917B1 (en) * 1995-05-12 2002-02-13 Nitto Denko Corporation Film carrier and method of forming a semiconductor device using the same
JPH08330360A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置及びその製造方法
JPH0923099A (ja) * 1995-07-04 1997-01-21 Nec Corp 半導体部品およびその実装方法
US5783865A (en) * 1995-07-31 1998-07-21 Fujitsu Limited Wiring substrate and semiconductor device
JP2015167257A (ja) * 2003-09-22 2015-09-24 インテル コーポレイション 小型電子機器、その形成方法、およびシステム
JP2008021751A (ja) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法
WO2011037185A1 (ja) * 2009-09-24 2011-03-31 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
JPWO2011037185A1 (ja) * 2009-09-24 2013-02-21 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
KR101233486B1 (ko) * 2011-09-15 2013-02-14 한국과학기술원 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속방법
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
CN112185896A (zh) * 2020-09-30 2021-01-05 赵海洪 灯串的制作方法以及灯串
CN112185896B (zh) * 2020-09-30 2023-05-02 江西橙子光电科技有限公司 灯串的制作方法以及灯串

Similar Documents

Publication Publication Date Title
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
TWI549204B (zh) Manufacturing method of semiconductor device
US5926731A (en) Method for controlling solder bump shape and stand-off height
JPH04273453A (ja) 直接チップ取り付け方法
TW201237976A (en) Bump-on-lead flip chip interconnection
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH10256307A (ja) 半導体素子付き配線基板、配線基板及びその製造方法
JPH0810716B2 (ja) 電子パッケージ
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP2003243448A (ja) 半導体装置及びその製造方法並びに電子機器
JP2000040713A (ja) 半導体パッケージの製造方法
JP4326105B2 (ja) フリップチップ実装方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP3544439B2 (ja) 接続ピンと基板実装方法
JPH07183330A (ja) 半導体素子の配線基板への接続方法
JP3186350B2 (ja) 半田バンプの形成方法およびバンブ付き電子部品
JP3472601B2 (ja) 半導体装置
JP3214009B2 (ja) 半導体素子の実装基板および方法
JP2633745B2 (ja) 半導体装置の実装体
JP3006957B2 (ja) 半導体装置の実装体
JPH05136201A (ja) 半導体装置用電極と実装体
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
JP3013682B2 (ja) 半田バンプならびにこれを用いた電子部品の接続構造および方法