JPH0362935A - フィルムキャリヤ型半導体装置の実装方法 - Google Patents
フィルムキャリヤ型半導体装置の実装方法Info
- Publication number
- JPH0362935A JPH0362935A JP1198607A JP19860789A JPH0362935A JP H0362935 A JPH0362935 A JP H0362935A JP 1198607 A JP1198607 A JP 1198607A JP 19860789 A JP19860789 A JP 19860789A JP H0362935 A JPH0362935 A JP H0362935A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- film carrier
- type semiconductor
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 238000005520 cutting process Methods 0.000 claims abstract description 5
- 238000000465 moulding Methods 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はフィルムキャリヤ型半導体装置をプリント基板
に実装するフィルムキャリヤ型半導体装置の実装方法に
関する。
に実装するフィルムキャリヤ型半導体装置の実装方法に
関する。
[従来の技術]
従来のフィルムキャリヤ型半導体装置の製造方法は、第
7図及び第8図に示す如く、搬送及び位置決め用のスプ
ロケットホール41と、半導体チップ31が入る開孔部
であるデバイスホール39を有するポリミド等の絶縁フ
ィルム上に銅等の金属箔を接着し、金属箔をエツチング
等により所望の形状のリード(インナーリード35.ア
ウターリード36)と電気選別のためのパッド44とを
形成してフィルムキャリヤテープ40を製造する。
7図及び第8図に示す如く、搬送及び位置決め用のスプ
ロケットホール41と、半導体チップ31が入る開孔部
であるデバイスホール39を有するポリミド等の絶縁フ
ィルム上に銅等の金属箔を接着し、金属箔をエツチング
等により所望の形状のリード(インナーリード35.ア
ウターリード36)と電気選別のためのパッド44とを
形成してフィルムキャリヤテープ40を製造する。
また、半導体チップ31の電極端子上に金属突起物であ
るバンブ46を形成する。
るバンブ46を形成する。
次に、フィルムキャリヤテープ40のインナーリード3
5と半導体チップ31のバンプ46とを熱圧着法又は共
晶法等によりインナーリードボンディング(以下、IL
Bと略す)シ、フィルムキャリヤテープに装着された状
態で電気選別用バッド44上に接触子を接触させて半導
体チップ31の電気選別及びバイアス試験を実施する。
5と半導体チップ31のバンプ46とを熱圧着法又は共
晶法等によりインナーリードボンディング(以下、IL
Bと略す)シ、フィルムキャリヤテープに装着された状
態で電気選別用バッド44上に接触子を接触させて半導
体チップ31の電気選別及びバイアス試験を実施する。
これにより、フィルムキャリヤ型半導体装置が完成する
。
。
ここで、リード35.36の変形防止用として絶縁フィ
ルムの枠であるサスペンダ32を予めフィルムキャリヤ
テープ40に設けることがある。また、信頼性向上及び
機械的保護のため、第9図に示すように、樹脂47をポ
ツテングして樹脂封止を行う場合もある。
ルムの枠であるサスペンダ32を予めフィルムキャリヤ
テープ40に設けることがある。また、信頼性向上及び
機械的保護のため、第9図に示すように、樹脂47をポ
ツテングして樹脂封止を行う場合もある。
上記のようなフィルムキャリヤ型半導体装置をプリント
基板に実装する場合は、アウターリード36を所望の長
さに切断し、次いで第10図に示すように、例えば、プ
リント基板50上に接着剤51により半導体チップ31
を固着した後、アウターリード36をプリント基板50
上のボンディングパッド52にアウターリードボンディ
ング(以下、OLBと略す)する。
基板に実装する場合は、アウターリード36を所望の長
さに切断し、次いで第10図に示すように、例えば、プ
リント基板50上に接着剤51により半導体チップ31
を固着した後、アウターリード36をプリント基板50
上のボンディングパッド52にアウターリードボンディ
ング(以下、OLBと略す)する。
これらのフィルムキャリヤ型半導体装置はボンディング
がリード数に拘らず1回の工程可能であるため、製造工
程が迅速であること、フィルムキャリヤテープ40を使
用するため、作業の自動化が容易であること等の利点を
有している。
がリード数に拘らず1回の工程可能であるため、製造工
程が迅速であること、フィルムキャリヤテープ40を使
用するため、作業の自動化が容易であること等の利点を
有している。
上述した従来のフィルムキャリヤ型半導体装置の製造工
程のうち、OLBの工程は一般にILB工程と同様に加
圧ツールにより、リードを加圧加熱して実施する。接合
はAu−Auの熱圧着、Au−8nの共晶又は半田を使
用したろう付は等により実施される。
程のうち、OLBの工程は一般にILB工程と同様に加
圧ツールにより、リードを加圧加熱して実施する。接合
はAu−Auの熱圧着、Au−8nの共晶又は半田を使
用したろう付は等により実施される。
これに対し、一般のパッケージであるプラスチックパッ
ケージ及びセラミックパッケージ並びにtfl tt
及びコンデンサ等の部品については、半田のろう付けで
実施されることが多く、特に、最近では半田リフロー法
で実装することが一般的である。
ケージ及びセラミックパッケージ並びにtfl tt
及びコンデンサ等の部品については、半田のろう付けで
実施されることが多く、特に、最近では半田リフロー法
で実装することが一般的である。
即ち、プリント基板のボンディングパッド上に半田ペー
ストを印刷法等により塗布し、次に半導体パッケージや
抵抗等の部品を接着剤でプリント基板に位置合わせを行
って接着仮止めし、赤外線加熱炉、熱風加熱炉又は加熱
蒸気槽等にプリント基板を装入するか、又はレーザー溶
接により半田ペーストを溶解し、部品を実装する。この
ような半田リフロー法による実装は多くの部品を同時に
実装でき、自動化が容易である等の利点を有している。
ストを印刷法等により塗布し、次に半導体パッケージや
抵抗等の部品を接着剤でプリント基板に位置合わせを行
って接着仮止めし、赤外線加熱炉、熱風加熱炉又は加熱
蒸気槽等にプリント基板を装入するか、又はレーザー溶
接により半田ペーストを溶解し、部品を実装する。この
ような半田リフロー法による実装は多くの部品を同時に
実装でき、自動化が容易である等の利点を有している。
[発明が解決しようとする課題]
しかしながら、フィルムキャリヤ型半導体装置を半田リ
フロー法に適用する場合、フィルムキャリヤ型半導体装
置のサスペンダ部が絶縁フィルムで形成されているため
、サスペンダ部が容易に反ってしまい、リード高さにバ
ラツキが生じる。
フロー法に適用する場合、フィルムキャリヤ型半導体装
置のサスペンダ部が絶縁フィルムで形成されているため
、サスペンダ部が容易に反ってしまい、リード高さにバ
ラツキが生じる。
これによって、プリント基板のボンディングパッドに塗
布された半田ペーストとリードとが接触しないことにな
り、半導体装置を実装することができなくなるという欠
点がある。
布された半田ペーストとリードとが接触しないことにな
り、半導体装置を実装することができなくなるという欠
点がある。
一般に実装の高密度化が促進されるに従い、半導体装置
のり一ドピッチが短縮化されるが、それに伴って、半田
リフロー法での実装が困難になってくる。現状では0,
65乃至1.0mmピッチが一般的であり、例えば、日
経エレクトロニクスl988年12月12日号第141
乃至149頁にあるように、0.4乃至0.5mmが限
界であるといわれている。即ち、半田ペースト量の不足
により濡れ不足が生じ、半田ペースト量の過多により半
田ブリッジが生じるため、半田ペーストの塗布景を正確
に制御する必要があり、このためリード高さを正確に保
つことが要求される。リード高さ及び平面性の制御量と
しては、0.05乃至0.l0mm程度が要求されてい
るが、フィルムキャリヤ型半導体装置の場合は、多数リ
ード化等によりサスペンダ部が大きくなるに従って反り
量が増加し、数百μm以上の反りが生じることが多い。
のり一ドピッチが短縮化されるが、それに伴って、半田
リフロー法での実装が困難になってくる。現状では0,
65乃至1.0mmピッチが一般的であり、例えば、日
経エレクトロニクスl988年12月12日号第141
乃至149頁にあるように、0.4乃至0.5mmが限
界であるといわれている。即ち、半田ペースト量の不足
により濡れ不足が生じ、半田ペースト量の過多により半
田ブリッジが生じるため、半田ペーストの塗布景を正確
に制御する必要があり、このためリード高さを正確に保
つことが要求される。リード高さ及び平面性の制御量と
しては、0.05乃至0.l0mm程度が要求されてい
るが、フィルムキャリヤ型半導体装置の場合は、多数リ
ード化等によりサスペンダ部が大きくなるに従って反り
量が増加し、数百μm以上の反りが生じることが多い。
従って、−殻内にフィルムキャリヤ型半導体装置の実装
は、前述のように加圧ツールによりリードを押さえつけ
て反りによるリード高さのバラツキを補正して行うこと
が多く、半田リフロー法で行うことは殆どない。しかし
ながら、一般のパッケージをはじめ抵抗及びコンデンサ
等の殆どの部品が半田リフロー法による実装に対応でき
ており、フィルムキャリヤ型半導体装置のみを個別に加
圧ツールで実装するのは現状の自動化実装ラインに整合
しない上、フィルムキャリヤ型半導体装置用に専用の装
置を設置する必要がある等の欠点がある。
は、前述のように加圧ツールによりリードを押さえつけ
て反りによるリード高さのバラツキを補正して行うこと
が多く、半田リフロー法で行うことは殆どない。しかし
ながら、一般のパッケージをはじめ抵抗及びコンデンサ
等の殆どの部品が半田リフロー法による実装に対応でき
ており、フィルムキャリヤ型半導体装置のみを個別に加
圧ツールで実装するのは現状の自動化実装ラインに整合
しない上、フィルムキャリヤ型半導体装置用に専用の装
置を設置する必要がある等の欠点がある。
本発明はかかる問題点に鑑みてなされたものであって、
サスペンダの反りを補正することができ、半田リフロー
法による実装が容易であるフィルムキャリヤ型半導体装
置の実装方法を提供することを目的とする。
サスペンダの反りを補正することができ、半田リフロー
法による実装が容易であるフィルムキャリヤ型半導体装
置の実装方法を提供することを目的とする。
[課題を解決するための手段]
本発明に係るフィルムキャリヤ型半導体装置の実装方法
は、半導体素子、この半導体素子に接続されたリード、
リードを支持するサスペンダ、サスペンダ支持枠部の一
部及びこのサスペンダ支持枠部に設けられた仮付は用リ
ードを含む部分をフィルムキャリヤテープから切断分離
してリード成形する工程と、前記仮付は用リードをプリ
ント基板の所定の位置に接合する工程と、半田リフロー
法によりフィルムキャリヤ型半導体装置のリードとプリ
ント基板上のボンディングパッドとを接合する工程とを
有することを特徴とする。
は、半導体素子、この半導体素子に接続されたリード、
リードを支持するサスペンダ、サスペンダ支持枠部の一
部及びこのサスペンダ支持枠部に設けられた仮付は用リ
ードを含む部分をフィルムキャリヤテープから切断分離
してリード成形する工程と、前記仮付は用リードをプリ
ント基板の所定の位置に接合する工程と、半田リフロー
法によりフィルムキャリヤ型半導体装置のリードとプリ
ント基板上のボンディングパッドとを接合する工程とを
有することを特徴とする。
[作用コ
本発明においては、サスペンダ支持枠部に設けられた仮
付は用リードをプリント基板の所定の位置に接合した後
、半田リフロー法によりフィルムキャリヤ型半導体装置
のリードと、プリント基板上のボンディングパッドとを
接合する。従って、半田リフロー時のサスペンダ部の反
りを仮付は用リードにより防止することができるので、
フィルムキャリヤ型半導体装置を半田リフロー法により
容易に実装することができる。
付は用リードをプリント基板の所定の位置に接合した後
、半田リフロー法によりフィルムキャリヤ型半導体装置
のリードと、プリント基板上のボンディングパッドとを
接合する。従って、半田リフロー時のサスペンダ部の反
りを仮付は用リードにより防止することができるので、
フィルムキャリヤ型半導体装置を半田リフロー法により
容易に実装することができる。
[実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図は本発明の第1の実施例方法により実装されたフ
ィルムキャリヤ型半導体装置を示す斜視図である。半導
体チップ1の電極にはインナーリード5がボンディング
接続されている。
ィルムキャリヤ型半導体装置を示す斜視図である。半導
体チップ1の電極にはインナーリード5がボンディング
接続されている。
このインナーリード5から延びるアウターリード6はプ
リント基板上のボンディングパッド3と半田4により接
合されている。そして、インナーリード5及びアウター
リード6は絶縁フィルムからなるサスペンダ2により支
持されている。このサスペンダ2のコーナ一部には仮付
は用リード8が形成されており、この仮付は用リード8
は、同様にプリント基板上の仮付は用リードパッド7に
半田4により接合されている。この仮付は用り−ド8に
よりサスペンダ2がプリント基板に押さえつけられてい
る。
リント基板上のボンディングパッド3と半田4により接
合されている。そして、インナーリード5及びアウター
リード6は絶縁フィルムからなるサスペンダ2により支
持されている。このサスペンダ2のコーナ一部には仮付
は用リード8が形成されており、この仮付は用リード8
は、同様にプリント基板上の仮付は用リードパッド7に
半田4により接合されている。この仮付は用り−ド8に
よりサスペンダ2がプリント基板に押さえつけられてい
る。
次いで、上述の構造のフィルムキャリヤ型半導体装置の
製造方法について、第2図の平面図及び第3図の断面図
を参照して説明する。
製造方法について、第2図の平面図及び第3図の断面図
を参照して説明する。
第2図は本発明の実施例にて使用するフィルムキャリヤ
テープ10を示す。この第2図に示すように、従来のフ
ィルムキャリヤテープと同様にスプロケットホール11
、デバイスホール9及びOLB用ホール15の外、仮付
は用リードのホール12を形成した絶縁フィルム上に銅
等の金属箔を接着し、エツチング等により所望の形状の
リードであるインナーリード5、アウターリード6、電
気選別用パッド14及び仮付は用リード8を形成したフ
ィルムキャリヤテープ10を用意する。
テープ10を示す。この第2図に示すように、従来のフ
ィルムキャリヤテープと同様にスプロケットホール11
、デバイスホール9及びOLB用ホール15の外、仮付
は用リードのホール12を形成した絶縁フィルム上に銅
等の金属箔を接着し、エツチング等により所望の形状の
リードであるインナーリード5、アウターリード6、電
気選別用パッド14及び仮付は用リード8を形成したフ
ィルムキャリヤテープ10を用意する。
ここで、仮付は用リードホール12はサスペンダ2を支
持するサスペンダ支持枠13に開口されて設けられてお
り、仮付は用リードホール12をまたぐようにして仮付
は用リード8が設けられている。
持するサスペンダ支持枠13に開口されて設けられてお
り、仮付は用リードホール12をまたぐようにして仮付
は用リード8が設けられている。
次に、フィルムキャリヤテープ10のインナーリード5
と半導体チップ1の電極上に設けられたバンプ16とを
熱圧着又は数品法等によりボンディング(ILB)L、
樹脂17により樹脂封止する。本実施例では、第2図及
び第3図に示す用にフィルムキャリヤテープ10のリー
ドパターン面と半導体チップの素子形成面とが向かい合
うフェイスダウンにてインナーリードボンディングされ
ている。
と半導体チップ1の電極上に設けられたバンプ16とを
熱圧着又は数品法等によりボンディング(ILB)L、
樹脂17により樹脂封止する。本実施例では、第2図及
び第3図に示す用にフィルムキャリヤテープ10のリー
ドパターン面と半導体チップの素子形成面とが向かい合
うフェイスダウンにてインナーリードボンディングされ
ている。
次いで、電気選別用パッド14に試験装置の接触子を接
触させて電極選別を行い、フィルムキャリヤ型半導体装
置が完成する。
触させて電極選別を行い、フィルムキャリヤ型半導体装
置が完成する。
このようにして製造したフィルムキャリヤ型半導体装置
の実装は以下のようにして行う。即ち、第4図の平面図
及び第5図の断面図に示すように、フィルムキャリヤ型
半導体装置を切断分離すると同時にアウターリード6を
成形する。この切断位置は、第4図に示すように、仮付
は用リード8とアウターリード6とを残すように仮付は
用リードホール12とOLB用ホール15の外側縁位置
であり、この位置で切断して半導体チップ部をフィルム
キャリヤテープ10から分離する。
の実装は以下のようにして行う。即ち、第4図の平面図
及び第5図の断面図に示すように、フィルムキャリヤ型
半導体装置を切断分離すると同時にアウターリード6を
成形する。この切断位置は、第4図に示すように、仮付
は用リード8とアウターリード6とを残すように仮付は
用リードホール12とOLB用ホール15の外側縁位置
であり、この位置で切断して半導体チップ部をフィルム
キャリヤテープ10から分離する。
仮付は用リード8とアウターリード6とを切断した後、
両者ともリード成形を行う。ここで、仮付は用リード8
の成形深さはアウターリード6の成形深さよりも浅くす
る。本実施例では第5図に示すようにアウターリード6
はリードを下方にのみ成形するバットリード形状として
いるが、この成形の形状は特には制約がない。
両者ともリード成形を行う。ここで、仮付は用リード8
の成形深さはアウターリード6の成形深さよりも浅くす
る。本実施例では第5図に示すようにアウターリード6
はリードを下方にのみ成形するバットリード形状として
いるが、この成形の形状は特には制約がない。
次に、第1図に示すように、予めボンディングパッド部
3及び仮付は用パッド7に半田ペーストを塗布したプリ
ント基板上に、切断及びリード成形済みの半導体チップ
1をボンディングパッド3とアウターリード6との位置
合わせを行って載置すると共に、仮付は用リード8を仮
付は用リードパッド7に半田4により接合する。
3及び仮付は用パッド7に半田ペーストを塗布したプリ
ント基板上に、切断及びリード成形済みの半導体チップ
1をボンディングパッド3とアウターリード6との位置
合わせを行って載置すると共に、仮付は用リード8を仮
付は用リードパッド7に半田4により接合する。
ここで、フィルムキャリヤ型半導体装置の載置の際、フ
ェイスダウンでのILBのため、半導体チップ1上の樹
脂17とプリント基板とを接着剤等により仮止め後、仮
付は用リード8を接合しても、また仮付は用リード8を
半田4の替わりに接着剤等によりボンディングパッド3
に接合してもよい。このようにして、仮付は用リード8
をプリント基板に予め接合することによって、サスペン
ダ2の反りが補正され、仮付は用リード8よりも下方に
成形されているアウターリード6は確実にボンディング
パッド3と接合することになる。
ェイスダウンでのILBのため、半導体チップ1上の樹
脂17とプリント基板とを接着剤等により仮止め後、仮
付は用リード8を接合しても、また仮付は用リード8を
半田4の替わりに接着剤等によりボンディングパッド3
に接合してもよい。このようにして、仮付は用リード8
をプリント基板に予め接合することによって、サスペン
ダ2の反りが補正され、仮付は用リード8よりも下方に
成形されているアウターリード6は確実にボンディング
パッド3と接合することになる。
次に、他の部品を従来と同様に接着剤によりプリント基
板上に仮止めした後、赤外線加熱炉、熱風加熱炉及び加
熱蒸気槽等のりフロー炉に装入するか、レーザー溶接等
により半田ペーストを溶解して、フィルムキャリヤ型半
導体装置のアウターリード6とボンディングパッド3と
を半田4により固定して接合し、他の部品と共に実装を
完了する。このようにして、本実施例により、フィルム
キャリヤ型半導体装置を他の部品と共にプリント基板に
半田リフロー法により実装することができる。
板上に仮止めした後、赤外線加熱炉、熱風加熱炉及び加
熱蒸気槽等のりフロー炉に装入するか、レーザー溶接等
により半田ペーストを溶解して、フィルムキャリヤ型半
導体装置のアウターリード6とボンディングパッド3と
を半田4により固定して接合し、他の部品と共に実装を
完了する。このようにして、本実施例により、フィルム
キャリヤ型半導体装置を他の部品と共にプリント基板に
半田リフロー法により実装することができる。
第6図は本発明の第2の実施例方法を示す平面図である
。第1の実施例方法の場合と同一物には同一符号を付し
てその詳しい説明は省略する。
。第1の実施例方法の場合と同一物には同一符号を付し
てその詳しい説明は省略する。
本実施例においては、第1のサスペンダ支持枠13を有
しないで、仮付は用リード8のみが設けられており、こ
れを用いて第1の実施例と同様にフィルムキャリヤ型半
導体装置の実装を行うことができる。このようにサスペ
ンダ支持枠を設けることなく、サスペンダ2を形成する
ためには、2層テープを使用してフィルムキャリヤテー
プ2゜を製造する。2層テープはポリイミドからなるフ
ィルム上に接着剤を介せず無電解によるメツキでCu層
を薄く形成し、フォトレジスト法により選択的にCuを
電解メツキにより約35μmの厚さで形成し、不要な部
分を薄く形成しておく。そして、この不要部分のCuを
全体のエツチングにより除去してリード等をパターン形
成する。
しないで、仮付は用リード8のみが設けられており、こ
れを用いて第1の実施例と同様にフィルムキャリヤ型半
導体装置の実装を行うことができる。このようにサスペ
ンダ支持枠を設けることなく、サスペンダ2を形成する
ためには、2層テープを使用してフィルムキャリヤテー
プ2゜を製造する。2層テープはポリイミドからなるフ
ィルム上に接着剤を介せず無電解によるメツキでCu層
を薄く形成し、フォトレジスト法により選択的にCuを
電解メツキにより約35μmの厚さで形成し、不要な部
分を薄く形成しておく。そして、この不要部分のCuを
全体のエツチングにより除去してリード等をパターン形
成する。
次に、フォトレジスト法で選択的にポリイミドフィルム
をエツチングしてデバイスホール9及びOLB用ホール
21等の孔を形成し、A u又はSn等の所望のメツキ
を施して完成する。これにより、サスペンダ支持枠なし
でサスペンダ8を形成することができる。従来の3層の
フィルムキャリヤテープにおいても、先ず、従来と同様
にポリイミド等の絶縁フィルムにスプロケットホール、
デバイスホール及びOLB用ホール等をパンチングによ
り開孔し、容易に剥離可能な接着力が弱い別のフィルム
を接着する。
をエツチングしてデバイスホール9及びOLB用ホール
21等の孔を形成し、A u又はSn等の所望のメツキ
を施して完成する。これにより、サスペンダ支持枠なし
でサスペンダ8を形成することができる。従来の3層の
フィルムキャリヤテープにおいても、先ず、従来と同様
にポリイミド等の絶縁フィルムにスプロケットホール、
デバイスホール及びOLB用ホール等をパンチングによ
り開孔し、容易に剥離可能な接着力が弱い別のフィルム
を接着する。
次に、サスペンダ支持枠のみをパンチングにより切断除
去し、次いで、Cu箔を反対面に接着剤を介して接着し
た後、先のフィルムを剥離する。
去し、次いで、Cu箔を反対面に接着剤を介して接着し
た後、先のフィルムを剥離する。
次いで、従来と同様にCu箔の選択エツチング工程及び
所望のメツキ形成工程を経ることにより、サスペンダ支
持枠を有しないサスペンダ2を備えたフィルムキャリヤ
テープ20を製造することができる。
所望のメツキ形成工程を経ることにより、サスペンダ支
持枠を有しないサスペンダ2を備えたフィルムキャリヤ
テープ20を製造することができる。
上述のようなサスペンダ支持枠を有しないフィルムキャ
リヤテープ20の場合は、サスペンダ支持枠のサイズに
ついて、−殻内に約0゜5乃至1.0mumの幅を製造
上必要とするため、特に多数リードのフィルムキャリヤ
テープにおいて、サスペンダ枠がOLB用ホールサイズ
に制約を与えるのに対し、本発明の仮付は用リード8が
サスペンダ支持枠を兼ねるために、本発明はOLB用ホ
ールサイズへの影響がないという利点がある。
リヤテープ20の場合は、サスペンダ支持枠のサイズに
ついて、−殻内に約0゜5乃至1.0mumの幅を製造
上必要とするため、特に多数リードのフィルムキャリヤ
テープにおいて、サスペンダ枠がOLB用ホールサイズ
に制約を与えるのに対し、本発明の仮付は用リード8が
サスペンダ支持枠を兼ねるために、本発明はOLB用ホ
ールサイズへの影響がないという利点がある。
なお、上述の実施例では仮付は用リード8を設けてサス
ペンダ2を固定したが、従来のフィルムキャリヤテープ
におけるサスペンダ支持枠を仮付は用リードの代わりと
して用いることも可能である。この場合は、第7図の従
来のフィルムキャリヤテープにあるサスペンダ支持枠4
2を仮付は用リードと同様に残し、接着剤にてプリント
基板上の仮付は用リードパッドに接合するか、サスペン
ダ支持枠上に他のリードと同様にメツキを施したCu等
のパターンを残し、半田等により接合することによって
実装することができる。即ち、サスペンダ支持枠又はサ
スペンダ支持枠の代わりとなる仮付は用リードの接合方
法には格別の制約はない。
ペンダ2を固定したが、従来のフィルムキャリヤテープ
におけるサスペンダ支持枠を仮付は用リードの代わりと
して用いることも可能である。この場合は、第7図の従
来のフィルムキャリヤテープにあるサスペンダ支持枠4
2を仮付は用リードと同様に残し、接着剤にてプリント
基板上の仮付は用リードパッドに接合するか、サスペン
ダ支持枠上に他のリードと同様にメツキを施したCu等
のパターンを残し、半田等により接合することによって
実装することができる。即ち、サスペンダ支持枠又はサ
スペンダ支持枠の代わりとなる仮付は用リードの接合方
法には格別の制約はない。
また、多数リード化に伴ってアウターリードが入るOL
B用ホールが大きくなって上記実施例のように四角形の
コーナ一部のみにあるサスペンダ支持枠のみの仮付けで
は十分な反りの補正ができない場合は、OLB用ホール
の中間部に仮付は用リード又は仮付けのためのサスペン
ダ支持枠を追加して実施することも可能である。従って
、この仮付は用リードの位置及び数にも制約はない。
B用ホールが大きくなって上記実施例のように四角形の
コーナ一部のみにあるサスペンダ支持枠のみの仮付けで
は十分な反りの補正ができない場合は、OLB用ホール
の中間部に仮付は用リード又は仮付けのためのサスペン
ダ支持枠を追加して実施することも可能である。従って
、この仮付は用リードの位置及び数にも制約はない。
[発明の効果コ
以上、説明したように本発明は、フィルムキャリヤ型半
導体装置のサスペンダ支持枠又はサスペンダ支持枠部に
設けられた仮付は用リードをプリント基板に仮付けして
サスペンダの反りを補正するから、他の部品と同様に、
また他の部品と同時に半田リフロー法によりフィルムキ
ャリヤ型半導体装置をプリント基板に実装することがで
きる。
導体装置のサスペンダ支持枠又はサスペンダ支持枠部に
設けられた仮付は用リードをプリント基板に仮付けして
サスペンダの反りを補正するから、他の部品と同様に、
また他の部品と同時に半田リフロー法によりフィルムキ
ャリヤ型半導体装置をプリント基板に実装することがで
きる。
第1図は本発明の第1の実施例により製造されたフィル
ムキャリヤ型半導体装置の実装状態を示す斜視図、第2
図乃至第5図は本発明の第1の実施例に係るフィルムキ
ャリヤ型半導体装置の実装方法を示す図で、第2図及び
第4図は平面図、第3図及び第5図は断面図、第6図は
本発明の第2の実施例により実装されたフィルムキャリ
ヤ型半導体装置を示す平面図、第7図乃至第10図は従
来のフィルムキャリヤ型半導体装置の実装工程を示す図
で、第7図は平面図、第8図乃至第10図は断面図であ
る。 1.31;半導体チップ、2.32;サスペンダ、3,
52;ボンディングパッド、4;半田、5.35;イン
ナーリード、6.38;アウターリード、8;仮付は用
リード、9,39;デバイスホール、10,20.40
;フィルムキャリヤテープ、11.41;スプロケット
ホール、12;仮付は用リードホール、13,42;サ
スペンダ支持枠
ムキャリヤ型半導体装置の実装状態を示す斜視図、第2
図乃至第5図は本発明の第1の実施例に係るフィルムキ
ャリヤ型半導体装置の実装方法を示す図で、第2図及び
第4図は平面図、第3図及び第5図は断面図、第6図は
本発明の第2の実施例により実装されたフィルムキャリ
ヤ型半導体装置を示す平面図、第7図乃至第10図は従
来のフィルムキャリヤ型半導体装置の実装工程を示す図
で、第7図は平面図、第8図乃至第10図は断面図であ
る。 1.31;半導体チップ、2.32;サスペンダ、3,
52;ボンディングパッド、4;半田、5.35;イン
ナーリード、6.38;アウターリード、8;仮付は用
リード、9,39;デバイスホール、10,20.40
;フィルムキャリヤテープ、11.41;スプロケット
ホール、12;仮付は用リードホール、13,42;サ
スペンダ支持枠
Claims (1)
- (1)半導体素子、この半導体素子に接続されたリード
、リードを支持するサスペンダ、サスペンダ支持枠部の
一部及びこのサスペンダ支持枠部に設けられた仮付け用
リードを含む部分をフィルムキャリヤテープから切断分
離してリード成形する工程と、前記仮付け用リードをプ
リント基板の所定の位置に接合する工程と、半田リフロ
ー法によりフィルムキャリヤ型半導体装置のリードとプ
リント基板上のボンディングパッドとを接合する工程と
を有することを特徴とするフィルムキャリヤ型半導体装
置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198607A JPH07114216B2 (ja) | 1989-07-31 | 1989-07-31 | フィルムキャリヤ型半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198607A JPH07114216B2 (ja) | 1989-07-31 | 1989-07-31 | フィルムキャリヤ型半導体装置の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0362935A true JPH0362935A (ja) | 1991-03-19 |
JPH07114216B2 JPH07114216B2 (ja) | 1995-12-06 |
Family
ID=16394008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1198607A Expired - Lifetime JPH07114216B2 (ja) | 1989-07-31 | 1989-07-31 | フィルムキャリヤ型半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07114216B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5351393A (en) * | 1991-05-28 | 1994-10-04 | Dimensonal Circuits Corporation | Method of mounting a surface-mountable IC to a converter board |
US5718789A (en) * | 1995-06-07 | 1998-02-17 | The Dexter Corporation | Method for making a debossed conductive film composite |
US5731086A (en) * | 1995-06-07 | 1998-03-24 | Gebhardt; William F. | Debossable films |
US5761801A (en) * | 1995-06-07 | 1998-06-09 | The Dexter Corporation | Method for making a conductive film composite |
US5928767A (en) * | 1995-06-07 | 1999-07-27 | Dexter Corporation | Conductive film composite |
US5992729A (en) * | 1996-10-02 | 1999-11-30 | Mcnc | Tacking processes and systems for soldering |
-
1989
- 1989-07-31 JP JP1198607A patent/JPH07114216B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5351393A (en) * | 1991-05-28 | 1994-10-04 | Dimensonal Circuits Corporation | Method of mounting a surface-mountable IC to a converter board |
US5718789A (en) * | 1995-06-07 | 1998-02-17 | The Dexter Corporation | Method for making a debossed conductive film composite |
US5731086A (en) * | 1995-06-07 | 1998-03-24 | Gebhardt; William F. | Debossable films |
US5761801A (en) * | 1995-06-07 | 1998-06-09 | The Dexter Corporation | Method for making a conductive film composite |
US5928767A (en) * | 1995-06-07 | 1999-07-27 | Dexter Corporation | Conductive film composite |
US5992729A (en) * | 1996-10-02 | 1999-11-30 | Mcnc | Tacking processes and systems for soldering |
Also Published As
Publication number | Publication date |
---|---|
JPH07114216B2 (ja) | 1995-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6855623B2 (en) | Recessed tape and method for forming a BGA assembly | |
JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
KR100950523B1 (ko) | 프린트 기판 조립체 및 전자 장치 | |
JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
JP2631665B2 (ja) | 積層半導体装置の製造方法 | |
JPH06310563A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH03129745A (ja) | 半導体装置の実装方法 | |
JP2001210676A (ja) | 半導体装置およびその製造方法 | |
JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
JPH02252248A (ja) | 半導体装置の製造方法 | |
JP2777114B2 (ja) | テープキャリア | |
JPS63185035A (ja) | 半導体装置 | |
JPH05235108A (ja) | フィルムキャリアテープの製造方法 | |
JP2601015B2 (ja) | メッキ装置 | |
JPH07201894A (ja) | 電子部品搭載装置の製造方法 | |
JPH088352A (ja) | 半導体装置および半導体実装基板の製造方法 | |
JPH0677285A (ja) | Ic素子の実装方法 | |
JP3161648B2 (ja) | 電子部品の半田付け方法 | |
JPH0485944A (ja) | フィルムキャリアテープ及びその製造方法 | |
JPH03266443A (ja) | 半導体装置の製造方法 | |
JPS63211655A (ja) | 半田埋め込みレジストシ−ト | |
JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
JPH0497537A (ja) | 半導体装置の実装方法 | |
JPH05166998A (ja) | リードフレームにおけるフレキシブル配線基板とプリント回路基板との接続方法およびその接続方法に用いられるフレキシブル配線基板部材 | |
JP2002093828A (ja) | 半導体装置の製造方法 |