JPH04134845U - Solder joint structure - Google Patents
Solder joint structureInfo
- Publication number
- JPH04134845U JPH04134845U JP1991042744U JP4274491U JPH04134845U JP H04134845 U JPH04134845 U JP H04134845U JP 1991042744 U JP1991042744 U JP 1991042744U JP 4274491 U JP4274491 U JP 4274491U JP H04134845 U JPH04134845 U JP H04134845U
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bonding
- substrate
- fpc
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005476 soldering Methods 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＩＣを基板にはんだバンプ接合する際に、は
んだがＩＣのエッジ等に付着することを防止する。
【構成】 基板２の一面にはんだ接合パッド３を形成す
るとともに、基板２の他面よりはんだ接合パッド３に至
るはんだ接合用孔部６を穿設し、基板２の他面よりはん
だ接合用孔部６にＩＣ１のはんだバンプ部５をはめ込む
ことにより、ＩＣ１を基板２にはんだバンプ接合するこ
とを特徴とする。
(57) [Summary] [Purpose] To prevent solder from adhering to the edges of an IC when bonding an IC to a substrate using solder bumps. [Structure] A solder bonding pad 3 is formed on one surface of the substrate 2, and a solder bonding hole 6 is formed from the other surface of the substrate 2 to reach the solder bonding pad 3. The IC 1 is solder bump-bonded to the substrate 2 by fitting the solder bump part 5 of the IC 1 into the part 6.
Description
【０００１】0001
本考案は半導体装置に関し、特に半導体装置のはんだ接合構造に関する。 The present invention relates to a semiconductor device, and more particularly to a solder joint structure for a semiconductor device.
【０００２】0002
従来の技術について図５を参照して説明する。 A conventional technique will be explained with reference to FIG.
【０００３】 図５に示すように、はんだバンプ付ＩＣ（以下、単にＩＣと記す）１をフレキ シブルプリント配線板（以下、ＦＰＣと記す）２のはんだ接合パッド３にはんだ 接合する場合、ＩＣ１はＦＰＣ２のはんだ接合パッド側から対向させて位置合わ せし、ＩＣ１の背面側からツール加熱を行い、ＩＣ１のはんだバンプ４を熔融さ せＩＣはんだバンプ４とＦＰＣのはんだ接合パッド３とをはんだ接合していた。0003 As shown in Fig. 5, an IC with solder bumps (hereinafter simply referred to as IC) 1 is attached to a flexible Solder the solder joint pad 3 of the flexible printed wiring board (hereinafter referred to as FPC) 2. When bonding, align IC1 so that it faces from the solder bonding pad side of FPC2. Then, heat the tool from the back side of IC1 to melt the solder bump 4 of IC1. The IC solder bump 4 and the FPC solder bonding pad 3 were soldered together.
【０００４】 図中、５はＩＣの電気的接続部の銅スタッド（はんだバンプ、以下銅スタッド と記す）である。0004 In the figure, 5 is a copper stud (solder bump, hereinafter copper stud) of the electrical connection part of the IC. ).
【０００５】[0005]
ところが、この場合、図５のＡ部に示すように熔融した余分のはんだ４が、Ｉ Ｃ１のエッジやあるいは隣接する他のはんだ接合パッド３に極めて近接した状態 になるか、若しくは接触することがあり、その結果半導体装置としての電気絶縁 性が著しく低下したりリークに至ることがあった。 However, in this case, as shown in part A of FIG. Very close to the edge of C1 or other adjacent solder joint pad 3 electrical insulation as a semiconductor device. This may lead to a significant decrease in performance or leaks.
【０００６】 そこで本考案の目的は、ＩＣをＦＰＣにはんだバンプ接続する際に、溶融した はんだがＩＣのエッジに接触したり、隣接するはんだ接合パッドに接触したりす ることのない高信頼性のはんだ接合構造を提供することにある。[0006] Therefore, the purpose of this invention is to avoid melting when connecting IC to FPC with solder bumps. Do not allow the solder to touch the edges of the IC or contact adjacent solder joint pads. The purpose of this invention is to provide a highly reliable solder joint structure that will not cause any damage.
【０００７】[0007]
前記目的を達成するために本考案は、基板にはんだバンプを有するＩＣをはん だバンプ接合するはんだ接合構造において、前記基板の一面にはんだ接合パッド を形成するとともに、前記基板の他面より前記はんだ接合パッドに至るはんだ接 合用孔部を穿設し、前記基板の他面より前記はんだ接合用孔部に前記ＩＣのはん だバンプをはめ込んで前記ＩＣを前記基板にはんだバンプ接合することを特徴と する。 In order to achieve the above object, the present invention solders an IC having solder bumps on a substrate. In a solder bonding structure that uses solder bump bonding, a solder bonding pad is provided on one surface of the substrate. and forming a solder connection from the other side of the substrate to the solder joint pad. A joint hole is drilled, and the solder of the IC is inserted into the solder joint hole from the other side of the substrate. The IC is bonded to the substrate with a solder bump by fitting a solder bump into the substrate. do.
【０００８】[0008]
基板にはんだバンプを有するＩＣをはんだバンプ接合するはんだ接合構造にお いて、前記基板の一面にはんだ接合パッドを形成するとともに、前記基板の他面 より前記はんだ接合パッドに至るはんだ接合用孔部を穿設し、前記基板の他面よ り前記はんだ接合用孔部に前記ＩＣのはんだをはめ込んで前記ＩＣを前記基板に はんだバンプ接合するので、溶融したはんだはＩＣのはんだバンプの下部にのみ 付着し、はんだ接合用孔部よりＦＰＣ上にあふれ出すことはない。 A solder bonding structure that connects an IC with solder bumps to a substrate using solder bumps. forming a solder bonding pad on one side of the substrate, and forming a solder bonding pad on the other side of the substrate. A solder bonding hole is drilled from the other side of the substrate to the solder bonding pad. Then fit the solder of the IC into the solder joint hole and attach the IC to the board. Since solder bump bonding is used, the molten solder is only at the bottom of the IC solder bump. It will not adhere and overflow onto the FPC from the solder joint hole.
【０００９】 従ってはんだが、ＩＣの下部エッジ等に付着することがないので、従来のよう な電気絶縁性の低下ややリークといった問題を解消でき、半導体装置としての信 頼性を向上できる。[0009] Therefore, the solder does not adhere to the lower edge of the IC, unlike the conventional method. It solves problems such as deterioration of electrical insulation and leakage, and improves reliability as a semiconductor device. reliability can be improved.
【００１０】 また、ＦＰＣのはんだ接合バンプに対するＩＣの位置ずれが、発生しにくいこ とより、ツールボンディングだけでなく、ＦＰＣ上に複数個のＩＣを位置決めし た後、加熱炉により一括してはんだ接合できるリフローボンディングも可能とな り、製造コストの低下も図れる。0010 Also, it is less likely that the IC will be misaligned with respect to the solder joint bumps on the FPC. Therefore, in addition to tool bonding, we can also position multiple ICs on FPC. After soldering in a heating furnace, reflow bonding is now possible. It is also possible to reduce manufacturing costs.
【００１１】[0011]
本考案の一実施例について、図１乃至図３を参照して説明する。なお、図５に 示す従来例と同一機能部分には同一記号を付している。 An embodiment of the present invention will be described with reference to FIGS. 1 to 3. In addition, in Figure 5 The same symbols are attached to the same functional parts as in the conventional example shown.
【００１２】 本実施例のはんだ接合構造は、図１に示すようにＩＣ１の銅スタッド５を、Ｆ ＰＣのベース材２に形成した接合用孔部６にはめ込むようにして、はんだ４で接 合している。また、本実施例においては、ＦＰＣはんだ接合パッド３及び回路部 パターン（図示せず）をＩＣ１の搭載面と反対面側に配置している。0012 In the solder joint structure of this embodiment, as shown in FIG. Connect with solder 4 by fitting it into the joining hole 6 formed in the base material 2 of the PC. It matches. In addition, in this embodiment, the FPC solder joint pad 3 and the circuit part A pattern (not shown) is arranged on the side opposite to the mounting surface of the IC1.
【００１３】 また、図中、７はＩＣ１の封止樹脂、８ははんだ接合パッド３及び回路部パタ ーンをカバーするインクカバーレイである。[0013] In addition, in the figure, 7 is the sealing resin of the IC 1, 8 is the solder joint pad 3 and the circuit part pattern. This is an ink coverlay that covers the area.
【００１４】 以上の構造によれば、はんだ４は銅スタッド５の下部に付着するだけであり、 接合用孔部６よりベース材２の表面にあふれ出すことはなく、ＩＣ１のエッジ等 に接触することはなく半導体装置としての信頼性を向上できる。[0014] According to the above structure, the solder 4 only adheres to the lower part of the copper stud 5, It does not overflow from the bonding hole 6 onto the surface of the base material 2, and the edges of the IC 1, etc. The reliability of the semiconductor device can be improved since the semiconductor device does not come into contact with the semiconductor device.
【００１５】 以下、本実施例のはんだ接合構造について、図２及び図３（ａ）乃至（ｅ）を 参照してさらに詳細に説明する。[0015] The solder joint structure of this example will be explained below with reference to FIGS. 2 and 3(a) to 3(e). This will be explained in more detail with reference to the following.
【００１６】 図２は、はんだ接合前のＩＣの断面図である。図２に示すように、本実施例の ＩＣははんだ接合前に予め、銅スタッド５の表面にはんだめっき９を施している 。[0016] FIG. 2 is a cross-sectional view of the IC before soldering. As shown in Figure 2, in this example Before soldering the IC, solder plating 9 is applied to the surface of the copper stud 5. .
【００１７】 このはんだめっき９は後工程において、接合用孔部６内で溶融させるためのも であり、後述するようにこのはんだめっき９のはんだ量の体積の和が接合用孔部 ６の内容積を上回らないように設定しておく。[0017] This solder plating 9 is used to melt inside the bonding hole 6 in the subsequent process. As described later, the sum of the volume of the solder amount of this solder plating 9 is the bonding hole. Set it so that it does not exceed the internal volume of 6.
【００１８】 図３（ａ）乃至（ｄ）は本実施例によるはんだ接合構造の工程図である。[0018] FIGS. 3A to 3D are process diagrams of the solder joint structure according to this embodiment.
【００１９】 図３（ａ）は、一般に２層基材と呼ばれているＦＰＣ材料の断面図を示してお り、厚さ１８μｍの電界銅箔３’とポリイミド系樹脂からなるベース材２とで構 成されている。[0019] Figure 3(a) shows a cross-sectional view of an FPC material that is generally called a two-layer base material. It consists of an electric field copper foil 3' with a thickness of 18 μm and a base material 2 made of polyimide resin. has been completed.
【００２０】 次に、図３（ｂ）は、はんだ接合パッド３を含む所望の銅箔回路を既知のエッ チング方法により形成し、さらにその銅箔回路表面を覆うために、ポリイミド系 のインクを印刷し、インクを加熱硬化してインクカバーレイ８を形成したもので ある。[0020] Next, FIG. 3(b) shows the desired copper foil circuit including solder bond pads 3 using a known etching method. The copper foil circuit surface is formed using polyimide-based The ink coverlay 8 is formed by printing the ink and curing the ink by heating. be.
【００２１】 図３（ｃ）は、銅箔回路と反対側からエキシマレーザーをＦＰＣベース材２に 照射して、はんだ接合パッドの位置のＦＰＣベース材を除去し、はんだ接合パッ ドを露出させ、接合用孔部６を形成する。接合用孔部６の下面に露出したはんだ 接合パッド３の表面に灰の付着が認められる場合は、砥粒を含む懸濁液を吹き付 ける等の物理的作用により灰を除去することが適当である。[0021] In Figure 3(c), the excimer laser is applied to the FPC base material 2 from the opposite side of the copper foil circuit. irradiate to remove the FPC base material at the location of the solder joint pad and remove the solder joint pad. The bonding hole 6 is formed by exposing the bonding hole 6. Solder exposed on the bottom surface of the bonding hole 6 If ash is observed on the surface of the bonding pad 3, spray a suspension containing abrasive particles. It is appropriate to remove the ash by physical action such as shaking.
【００２２】 さらに後で施されるはんだ接合の際のはんだ付け性を良好にするために、酸系 の処理液により露出したはんだ接合パッド３の表面の銅箔酸化膜を除去すること は重要である。[0022] Furthermore, acid-based removing the copper foil oxide film on the exposed surface of the solder bonding pad 3 with the treatment solution of is important.
【００２３】 図３（ｄ）は、図２に示した前述のバンプ付ＩＣ１をボンディングツール１０ により保持して接合用孔部６に対向させ、この接合用孔部６にはんだめっき９を 施した銅スタッド５を入れ、ＩＣ１に荷重を加えながらボンディングツール１０ を加熱し、はんだめっき９を熔融させて、ＩＣ１の銅スタッド５とＦＰＣのはん だ接合パッド３とをはんだ接合しているところを示している。[0023] FIG. 3(d) shows the above-described bumped IC 1 shown in FIG. to face the bonding hole 6, and apply solder plating 9 to the bonding hole 6. Insert the copper stud 5 that has been applied, and press the bonding tool 10 while applying a load to the IC1. , melt the solder plating 9, and connect the copper stud 5 of IC1 and the solder of FPC. The figure shows solder bonding to the bonding pad 3.
【００２４】 ここで予め、ＩＣ１のはんだめっき９のはんだ量の体積の和が、接合用孔部６ の内容積を上回らないよう設定しておく。はんだ熔融後は、必要に応じて窒素ガ ス等を吹き付けて冷却する。ここで、はんだ接合に先立ちはんだ接合パッド３の 表面にフラックスを施しておく。このフラックスは、活性剤を含まないものを選 び、半導体装置としての電気絶縁性を良好に保つ。又、ボンディングツール１０ は、ＩＣ１を真空吸着保持するためにツール内部に貫通穴を設けてあり、さらに ＩＣ１を加熱しはんだ接合するための加熱機構を有している。[0024] Here, it is determined in advance that the sum of the volumes of the solder amounts of the solder plating 9 of the IC 1 is Set it so that it does not exceed the internal volume of. After melting the solder, use nitrogen gas as necessary. Cool it by spraying it with water, etc. Here, before soldering, solder joint pad 3 is Apply flux to the surface. Select a flux that does not contain activators. and maintain good electrical insulation as a semiconductor device. Also, bonding tool 10 has a through hole inside the tool to hold IC1 by vacuum suction, and It has a heating mechanism for heating and soldering the IC1.
【００２５】 この後、必要があれば溶剤によりフラックスを除去し、さらに封止樹脂７をＩ Ｃ全体に施し、ＩＣとＦＰＣとを一体化して封止を完了することにより本考案の 半導体装置を得ることができる。[0025] After this, if necessary, remove the flux with a solvent, and then add the sealing resin 7 to the I By applying this to the entire C and completing the sealing by integrating the IC and FPC, the present invention can be achieved. A semiconductor device can be obtained.
【００２６】 以上の本実施例によるはんだ接合構造によれば、はんだ４は接合用構造孔部６ よりベース材２の表面にあふれ出してＩＣ１のエッジ等に接触するということは なく、半導体装置とし１の信頼性を向上できる。[0026] According to the solder joint structure according to the present embodiment described above, the solder 4 is connected to the joint structure hole 6. The fact that it overflows onto the surface of the base material 2 and comes into contact with the edges of the IC 1, etc. Therefore, the reliability of the semiconductor device 1 can be improved.
【００２７】 また、はんだ接合パッド３に対するＩＣ１のアライメント精度を著しく向上で き、ＦＰＣのはんだ接合パッド３に対するＩＣ１の位置ずれが、発生しにいこと より、ツールボンディングだけでなく、ＦＰＣ上に複数個のＩＣを位置決めした 後、加熱炉により一括してはんだ接合するリフローボンディングも可能となり、 製造コストの低下も図れる。[0027] In addition, the alignment accuracy of IC1 with respect to solder joint pad 3 can be significantly improved. This prevents misalignment of IC1 with respect to solder bonding pad 3 of FPC. In addition to tool bonding, we also positioned multiple ICs on the FPC. Later, reflow bonding, which involves soldering all at once using a heating furnace, became possible. It is also possible to reduce manufacturing costs.
【００２８】 図４（ａ）乃至（ｃ）は本考案の他の実施例によるはんだ接合構造の工程図で ある。[0028] FIGS. 4(a) to 4(c) are process diagrams of a solder joint structure according to another embodiment of the present invention. be.
【００２９】 本実施例は、図４（ａ）に示すように、はんだ接合パッド３を含む所望の銅箔 回路を形成した後にインクカバーレイ８を形成したＦＰＣのベース面にボンディ ングシート１１を仮止めしている。[0029] In this embodiment, as shown in FIG. 4(a), a desired copper foil including solder bonding pads 3 is After forming the circuit, bond the base surface of the FPC on which the ink coverlay 8 is formed. The holding sheet 11 is temporarily fixed.
【００３０】 次に、図３（ａ）乃至（ｄ）に示した実施例と同様に、はんだ接合パッド３の 位置に銅箔回路と反対側からエキシレマーザーを照射して、ボンディングシート １１とＦＰＣベース材２を除去し、はんだ接合パッド３を露出させて、接合用孔 部６’を形するが、部分的にはんだ接合パッドの範囲を越えてエキシマレーザー を照射しており、その結果ＦＰＣの表裏を貫通する***１２を形成する。[0030] Next, similarly to the embodiment shown in FIGS. 3(a) to 3(d), the solder bonding pad 3 is The bonding sheet is irradiated with excire laser from the opposite side of the copper foil circuit. 11 and the FPC base material 2 to expose the solder bonding pad 3 and fill the bonding hole. part 6', but partially beyond the solder joint pad. As a result, a small hole 12 passing through the front and back of the FPC is formed.
【００３１】 以下、図３（ａ）乃至（ｄ）に示した実施例と同様にボンディングツールでＩ Ｃ１を加熱加圧することによりＩＣ１の銅スタッド５とＦＰＣのはんだ接合パッ ド３とをはんだ接合し、同時にＩＣ１とＦＰＣとをボンディングシート１１で接 着する。以上の構造によれば、はんだめっき９のはんだ量が過剰であった場合で も、この***１２を経由して過剰のはんだを逃がすことができ、はんだ接合に伴 うはんだリーク等不具合の発生を防止できる。[0031] Hereinafter, as in the embodiment shown in FIGS. 3(a) to 3(d), I By heating and pressurizing C1, the copper stud 5 of IC1 and the solder joint pad of FPC are bonded. At the same time, connect IC1 and FPC with bonding sheet 11. wear it. According to the above structure, if the amount of solder in solder plating 9 is excessive, Also, excess solder can escape through this small hole 12, and the solder joint can be removed. It is possible to prevent problems such as solder leakage.
【００３２】 ここで、***１２の配置は重要であり、必ずはんだ接合パッド３の間に２個以 上の***を設けないことや出来る限り***１２のピッチを大きくすることが重要 であり、こうすることにより***１２の下部からはみ出したはんだ４が、さらに リークに至ることを回避できる。[0032] Here, the arrangement of the small holes 12 is important, and there must be two or more between the solder joint pads 3. It is important not to provide the upper small hole and to make the pitch of the small hole 12 as large as possible. By doing this, the solder 4 protruding from the bottom of the small hole 12 is further Leaks can be avoided.
【００３３】 他方、ボンディングシート１１を使用することによりＩＣ１とＦＰＣの接着強 度を飛躍的に高めることができる。この後、封止まで図３（ａ）乃至（ｄ）の実 施例と同様の工程により本実施例の半導体装置を得ることができる。本実施例に よっても、図３に示す実施例と同等の効果が得られる。[0033] On the other hand, by using the bonding sheet 11, the adhesive strength between IC1 and FPC is increased. The level can be increased dramatically. After this, the fruits shown in Figures 3(a) to (d) are sealed. The semiconductor device of this example can be obtained by the same steps as in the example. In this example Therefore, the same effect as the embodiment shown in FIG. 3 can be obtained.
【００３４】 また、図２乃至図４に示した実施例においては、ＩＣ１のはんだバンプとして 、銅スタッド５にはんだめっき９を施したものを使用したが、はんだめっきの代 わりにはんだペーストを使用してもよく、また、はんだバンプははんだのみで構 成しても良い。[0034] In addition, in the embodiment shown in FIGS. 2 to 4, as the solder bump of IC1, , copper stud 5 was used with solder plating 9, but the solder plating Solder paste may be used instead, and solder bumps can be made with only solder. You can do it.
【００３５】 さらに、はんだバンプに使用するはんだめっき９としては、はんだ接合が可能 な金属であれば何でも良く、例えば金或いは錫と鉛の２成分或いは錫と鉛に他の 金属を含有させたはんだを使用しても良い。[0035] Furthermore, solder bonding is possible as solder plating 9 used for solder bumps. Any metal can be used as long as it is a metal, for example, gold, two components of tin and lead, or tin and lead with other components. Solder containing metal may also be used.
【００３６】 その他にインジウムのみ或いはインジウムと鉛の２成分或いはインジウムと鉛 に他の金属を含有させたはんだを使用しても良い。[0036] In addition, indium only, two components of indium and lead, or indium and lead Solder containing other metals may also be used.
【００３７】[0037]
以上説明したように本考案によれば、基板にはんだバンプを有するＩＣをはん だバンプ接合するはんだ接合構造において、前記基板の一面にはんだ接合パッド を形成するとともに、前記基板の他面より前記はんだ接合パッドに至るはんだ接 合用孔部を穿設し、前記基板の他面より前記はんだ接合用孔部に前記ＩＣのはん だバンプをはめ込んで前記ＩＣを前記基板にはんだバンプ接合するので、はんだ ははんだバンプの下部のみに付着し、はんだ接合用孔部よりＦＰＣ上にあふれて ＩＣの下部エッジ等に付着することはない。 As explained above, according to the present invention, an IC having solder bumps is soldered onto a substrate. In a solder bonding structure that uses solder bump bonding, a solder bonding pad is provided on one surface of the substrate. and forming a solder connection from the other side of the substrate to the solder joint pad. A joint hole is drilled, and the solder of the IC is inserted into the solder joint hole from the other side of the substrate. Since the IC is bonded to the board by fitting the solder bumps, the solder bumps are inserted into the solder bumps. The solder sticks only to the bottom of the solder bump and overflows from the solder joint hole onto the FPC. It does not adhere to the lower edge of the IC.
【００３８】 従って、従来発生していた電気絶縁性の低下やリークといった問題を解消でき 、半導体装置としての信頼性を向上できる。[0038] Therefore, problems such as deterioration of electrical insulation and leakage that conventionally occurred can be resolved. , reliability as a semiconductor device can be improved.
【００３９】 また、ＦＰＣのはんだ接合パッドとＩＣのはんだバンプとのアライメント精度 を著しく向上でき、ＦＰＣのはんだ接合パッドに対するＩＣの位置ずれが、発生 しにくいことより、ツールボンディングだけでなく、ＦＰＣ上に複数個のＩＣを 位置決めした後、加熱炉により一括してはんだ接合できるリフローボンディング も可能となり、製造コストの低下も図れる。[0039] In addition, the alignment accuracy between the FPC solder joint pad and the IC solder bump It can significantly improve In addition to tool bonding, it is difficult to attach multiple ICs on the FPC. Reflow bonding allows for batch soldering in a heating furnace after positioning. This also makes it possible to reduce manufacturing costs.
【図１】本考案の一実施例によるはんだ接合構造を示す
断面図である。FIG. 1 is a sectional view showing a solder joint structure according to an embodiment of the present invention.
【図２】本考案の一実施例によるＩＣのはんだ接合前の
断面図である。FIG. 2 is a sectional view of an IC before soldering according to an embodiment of the present invention.
【図３】（ａ）乃至（ｄ）は本考案の一実施例によるは
んだ接合の工程図である。FIGS. 3(a) to 3(d) are process diagrams of soldering according to an embodiment of the present invention.
【図４】（ａ）乃至（ｃ）は本考案の他の実施例による
はんだ接合の工程図である。FIGS. 4(a) to 4(c) are process diagrams of solder bonding according to another embodiment of the present invention.
【図５】従来例によるはんだ接合構造を示す断面図であ
る。FIG. 5 is a cross-sectional view showing a conventional solder joint structure.
１ ＩＣ ２ 基板（ＦＰＣ） ３ はんだ接合パッド ４ はんだ ５ 銅スタツド（はんだバンプ） ６ はんだ接合用孔部 1 IC 2 Board (FPC) 3 Solder joint pad 4 Solder 5 Copper studs (solder bumps) 6 Solder joint hole
Claims (1)
だバンプ接合するはんだ接合構造において、前記基板の
一面にはんだ接合パッドを形成するとともに、前記基板
の他面より前記はんだ接合パッドに至るはんだ接合用孔
部を穿設し、前記基板の他面より前記はんだ接合用孔部
に前記ＩＣのはんだバンプをはめ込んで前記ＩＣを前記
基板にはんだバンプ接合することを特徴とするはんだ接
合構造。1. A solder bonding structure in which an IC having solder bumps is bonded to a substrate by solder bumps, wherein a solder bonding pad is formed on one surface of the substrate, and a solder bonding pad is formed from the other surface of the substrate to the solder bonding pad. A solder bonding structure characterized in that a hole is formed and a solder bump of the IC is fitted into the solder bonding hole from the other side of the substrate to solder bump bond the IC to the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991042744U JPH04134845U (en) | 1991-06-07 | 1991-06-07 | Solder joint structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991042744U JPH04134845U (en) | 1991-06-07 | 1991-06-07 | Solder joint structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04134845U true JPH04134845U (en) | 1992-12-15 |
Family
ID=31923191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991042744U Pending JPH04134845U (en) | 1991-06-07 | 1991-06-07 | Solder joint structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04134845U (en) |
-
1991
- 1991-06-07 JP JP1991042744U patent/JPH04134845U/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846554B2 (en) | Mask for printing, printing method, mounting structure, and manufacturing method of the mounting structure | |
| TWI549204B (en) | Manufacturing method of semiconductor device | |
| JP2008205321A (en) | Electronic component and method of manufacturing electronic device | |
| JPH0823160A (en) | Method for bonding printed board with electronic component | |
| JP2005203693A (en) | Method for mounting connection sheet and surface-mounted component | |
| JPH01319993A (en) | Connecting method for printed circuit board | |
| JPH05175275A (en) | Method of mounting semiconductor chip and mounting structure | |
| JPH03145791A (en) | Printed wiring board | |
| JPH06168982A (en) | Flip chip packaging structure | |
| JP3974834B2 (en) | Mounting method of electronic parts | |
| JPH04134845U (en) | Solder joint structure | |
| JPH0362935A (en) | Mounting method for film carrier type semiconductor device | |
| JP3346216B2 (en) | Printed wiring board | |
| JPH04336490A (en) | Method for forming reflow solder | |
| JPH0888463A (en) | Soldering packaging method of electronic parts | |
| JP3392337B2 (en) | Mask for solder printing and method of manufacturing the same | |
| JP3226147B2 (en) | Bonding structure of surface mount components | |
| JP2000151086A (en) | Printed circuit unit and its manufacture | |
| JPH04146688A (en) | Method of bonding electronic component | |
| JP3480460B2 (en) | Semiconductor device mounting method, semiconductor device mounting structure, and electro-optical device | |
| JP2639288B2 (en) | QFP mounting method | |
| JP2642175B2 (en) | Soldering mounting method of electronic components to the substrate | |
| JPH06177533A (en) | Joining method of composite printed board | |
| JPS634690A (en) | Thick film hybrid integrated circuit substrate | |
| JP3161648B2 (en) | Electronic component soldering method |