JP2752548B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2752548B2
JP2752548B2 JP4107836A JP10783692A JP2752548B2 JP 2752548 B2 JP2752548 B2 JP 2752548B2 JP 4107836 A JP4107836 A JP 4107836A JP 10783692 A JP10783692 A JP 10783692A JP 2752548 B2 JP2752548 B2 JP 2752548B2
Authority
JP
Japan
Prior art keywords
titanium
tungsten
layer
barrier
room temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4107836A
Other languages
English (en)
Other versions
JPH05121357A (ja
Inventor
チル ピン リム シェルドン
チェン−ウー チュー スタンレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH05121357A publication Critical patent/JPH05121357A/ja
Application granted granted Critical
Publication of JP2752548B2 publication Critical patent/JP2752548B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板の表面上に
チタン及びタングステンから成る障壁金属層が堆積さ
れ、この障壁金属層上にアルミニウムを主成分とする金
属層（以後アルミニウムベース層という）が堆積された
半導体デバイスの製造方法に関するものである。
【０００２】
【従来の技術】ＶＬＳＩ回路の製造分野では、接点や相
互接続を形成するのに使用されるメタライゼーション材
料が、メタライゼーション材料と基板との界面における
エレクトロマイグレーション、その他の相互作用により
断線や短絡故障を生ずることが知られている。そして、
これらの故障の発生の可能性を低減するために、メタラ
イゼーション材料と基板との間又は２つの順次のメタラ
イゼーション材料の間に拡散障壁を設けている。
【０００３】アルミニウムベース膜とシリコン基板との
間の拡散障壁として、例えばチタン−タングステンが広
く使用されている。チタン−タングステンのスパッタリ
ング中における比較的弱い真空レベルが障壁の品質を高
めることが知られてきている。また、アルミニウムベー
ス膜とチタン−タングステン膜との間の界面酸化層が良
好な障壁特性のために必要であることが認められてい
る。チタン−タングステンを酸化して形成させる酸化層
はチタン酸化物とタングステン酸化物の混合物であるこ
とが確かめられている（例えば、「J. Appln. Phys. 64
(6) 」1988年９月16日, pp 3269 〜3272、「An investi
gation of the oxidation of Ti : Wn」,H.G. Tompkins
等、参照）。
【０００４】古い製造システムでは、チタン−タングス
テン膜をウエファ上に、第１ベルジャーシステム内のス
パッタリングにより堆積し、次いでベルジャーを開き、
ウエファをアルミニウム堆積用の別のシステムに移すよ
うにしている。この方法ではウエファが空気にさらさ
れ、ウエファ表面が酸化され、チタン−タングステン膜
上に自然酸化物が形成される。ベルジャーを開くとチタ
ン−タングステンターゲットも空気にさらされ、その表
面も酸化される。この結果、次の堆積サイクルにおいて
低純度のチタン−タングステン膜が得られる。
【０００５】ロードロックシステムのような現代の製造
システムでは、ウエファはチタン−タングステン堆積
中、古いシステムよりも高い真空下に維持される。この
結果、堆積されるチタン−タングステン膜は古いシステ
ムで形成されるものより純粋になる。純粋なチタン−タ
ングステン膜はかなり弱い障壁特性を有するものとな
る。更に、ロードロックシステムはウエファを取り出す
ことなく及び従って真空を破ることなく一連の種々の堆
積工程を実行するのに一般に使用されている。これはタ
ーゲット上の酸化物の成長を許さない。
【０００６】また、製造サイクル時間の全般的な改善の
ために、チタン−タングステン堆積とアルミニウム堆積
との間の時間間隔が著しく短縮される。チタン−タング
ステン堆積後の短かい酸化時間は弱い障壁特性を生じ、
これは空気にさらされてチタン−タングステン上に酸化
層が形成されるとしても不十分なものとなるためであ
る。
【０００７】これらの障壁不良は、特にシリコン半導体
基板の接点レベルに製造されるショットキダイオードの
低い順方向電圧により明らかになる。障壁特性は、チタ
ン−タングステンが現代のプロセスのように引き続き高
温度の熱処理を受けるときに悪化する。例えば現在のメ
タライゼーションにおいて最下位金属レベルに使用され
るチタン−タングステンは次の熱処理：接点絶縁層及び
バイア絶縁層のための480 ℃までのスピン・オン・グラ
スの硬化処理、接点絶縁層、バイア絶縁層及びパッシベ
イション絶縁層のための450 ℃までの温度での酸化物及
び窒化物の化学気相成長又はプラズマエンハンス成長、
及び酸化物の欠陥をアニールするための代表的には450
℃の熱処理；に耐える必要がある。要するに、現在の製
造装置及びその結果のサイクル時間短縮は不良障壁層を
もたらす。
【０００８】
【発明が解決しようとする課題】弱い障壁特性の問題を
軽減する一つの自明の解決方法はチタン−タングステン
を周囲温度で空気に故意にさらすことにある。しかし、
チタン−タングステン膜をアルミニウム堆積前に４時間
空気にさらしても所要の障壁品質は得られない。更に、
このように長い追加の処理はコスト効率の良い製造には
受け入れられない。
【０００９】他の解決方法には、障壁金属を高温度、例
えば約200 ℃又はそれ以上の温度で酸化雰囲気にさらす
方法、又はプラズマ酸化を用いる方法がある。しかし、
十分な酸化と過度の酸化との間に微妙なバランスがあ
る。酸化層の所要の厚さは10〜20Åの範囲内にあると考
えられる。10Åより薄い層は所望の障壁特性を達成し得
ず、20Åより厚い層は後のエッチングを困難にすると共
に接触抵抗を増大する。高温度での酸化は酸化層が急速
に成長しすぎ、その厚さを制御するのが困難になる欠点
を有する（前記引用文献のH.G. Tompkins 等の論文のFi
g.４参照）。プラズマ酸素雰囲気中での酸化は５分間で
約40Åの厚さの酸化層を生ずることが報告されている
（「J. Vac. Technol. B7(2)」, 1989年３月14日, pp.1
45〜149 、「Reflectivity reduction by oxygen plasm
a treatment of capped metallization layer 」参
照）。これから、10〜20Åの膜を得るのに必要な時間
は、できればプラズマ酸化前の自然酸化時間も考慮して
約１〜２分間にする必要があることが推量できる。従っ
て、酸化層の厚さの制御は、酸化をチタン−タングステ
ン堆積装置内で、真空を破らずに実行しない限り困難で
ある。しかし、チタン−タングステン堆積とプラズマ酸
化の双方に対し設計された装置は現時点では入手し得な
い。
【００１０】本発明の目的は障壁金属層の障壁特性を簡
単且つ時間的に効率良くもたらす頭書に記載した種類の
方法を提することにある。特に、本発明の目的は障壁金
属層の上に満足な酸化層を現在の製造装置及びサイクル
時間要件と両立する方法で設けることにある。
【００１１】
【課題を解決するための手段】この目的のために、本発
明は半導体基板の表面上にチタン及びタングステンから
なる障壁金属層が堆積され、この障壁金属層上にアルミ
ニウムを主成分とする金属層が堆積された半導体デバイ
スの製造方法において、前記アルミニウムを主成分とす
る金属層を前記障壁金属層上に堆積する前に、前記障壁
金属層を液体酸化剤と相互作用させて前記障壁金属層に
酸化層を設けることを特徴とする。
【００１２】この相互作用は、基板を室温で液体酸化剤
中に浸すことにより達成するのが好ましい。液体酸化剤
中への浸漬は極めて簡単且つコスト効率の良い処理であ
る。基板部分は代表的には基板を障壁材料の被覆層で覆
うことにより液体酸化剤に接触し得ないようにする。酸
化剤は代表的には酸を含む。障壁材料としてチタン−タ
ングステンを用いる場合には、酸化剤は硝酸を含むもの
とするのが好ましい。室温における濃厚硝酸（70％）内
への浸漬時間は１〜60分の範囲内とする。
【００１３】
【実施例】図面を参照して本発明を実施例につき説明す
る。図１はＰ型シリコン半導体基板10の、フィールド酸
化物領域12, 14及び16を具える部分の断面図を示す。フ
ィールド酸化物領域12及び14間にＮチャネル電界効果ト
ランジスタ（ＮＦＥＴ）18が位置し、フィールド酸化物
領域14及び16間のＮ型ウエル22内にＰチャネル電界効果
トランジスタ（ＰＦＥＴ）20が位置する。ＮＦＥＴ 18
はドレイン24及びソース26を具え、これらの各々は
“Ｎ”で示す低ドープ部分とＮ+ で示す高ドープ部分と
を具える。ＰＦＥＴ 20 はドレイン28及びソース30を具
え、これらの各々は“Ｐ”で示す低ドープ部分と
“Ｐ+ ”で示す高ドープ部分とを具える。更に、ＮＦＥ
Ｔ 18 はドープ多結晶ゲート電極32を有し、ＰＦＥＴ 2
0 はドープ多結晶ゲート電極34を有する。主電極24, 2
6, 28,30及びゲート電極32, 34に形成すべき接点はそれ
ぞれシリサイド部分36, 38, 40, 42及び44, 46を有す
る。部分36〜46は既知のように例えばプラチナシリサイ
ドとすることができる。
【００１４】次に、図２に示すように、基板10を障壁金
属、例えばチタン−タングステン（10〜15重量％チタ
ン）の被覆層48で覆う。層48は代表的には1000Åの厚さ
にする。
【００１５】次いで直ちに、基板10を室温にて硝酸内に
浸漬する。硝酸は化学薬品販売会社により通常市販され
ている、例えば約70％の濃度のものとする。これにより
被覆層48上に酸化層50を成長する（図３）。この酸化層
は従来技術の項で説明したようにチタン酸化物とタング
ステン酸化物の混合物を含む。室温における濃厚硝酸内
への浸漬時間は慣例のベルジャーシステム内で処理され
る基板に対しては５分間が有効であるが、現在のロード
ロックシステム内で処理される基板に対しては15分間が
適当であることが実験的に確かめられた。こうして成長
される酸化層50は代表的には10〜20Å厚である。ここ
で、チタン−タングステン被覆層48は下側のシリコン基
板10が硝酸と相互作用するのを阻止する点に注意された
い。
【００１６】次いで直ちに、図４に示すようにアルミニ
ウムベース材料の被覆層52を酸化層50の上に既知の方法
で形成する。層52は代表的にはアルミニウム−銅（１重
量％銅）とする。層52の厚さは代表的には3000Åとす
る。
【００１７】斯る後に、図５に示すように層48, 50及び
52をマスキング及びエッチングによりパターン化して接
点54及び56とこの最下位配線レベルの相互接続導体58を
形成する。パターニング工程が層48, 50及び52の連続的
な被覆層形成工程に続くことはこのパターニングを単一
マスクのみで実行し得る利点が得られる。
【００１８】硝酸浸漬処理は簡単であるのみならず時間
効率が良い。この追加の処理の総時間は、洗浄時間及び
乾燥時間（代表的には各20分間）を含めて１時間以内で
ある。この点は前述した４時間の酸化時間と著しく相違
するところである。酸化剤の他の候補は濃厚硫酸（95
％）及びヨウ素酸のようなハロゲンの酸である。弱い酸
化剤を使用するときは、浸漬を室温より高い温度で実行
して酸化物の成長を速めることができる。この場合の適
切な温度は代表的には室温と100 ℃との間の温度であ
る。酸内への浸漬はシリコンとアルミニウムベース金属
層との間の障壁特性を高めるために限定されない。例え
ばバンプめっき又はテープ自動ボンディングにおいて生
ずるアルミニウムベース金属層と金との間のチタン−タ
ングステンの適切な障壁特性を本発明と同一の方法で得
ることもできる。
【００１９】一般に、本発明に従って酸化液中への浸漬
により障壁金属層の上に酸化物を化学的に成長させるこ
とにより高信頼度の障壁を形成することができる。この
方法は半導体デバイスのメタライゼーションの最下位レ
ベル、即ち半導体材料と金属との界面にのみ適用し得る
のみならず、もっと高いレベルの種々の金属間のバイア
及び相互接続導体に適用することもできる。
【００２０】本発明方法は、例えばバイポーラデバイス
の製造プロセス、電界効果トランジスタデバイスの製造
プロセス又はバイポーラトランジスタと電界効果トラン
ジスタを同一の半導体基板内に形成するプロセスにおい
て使用することができる。更に、本発明は集積回路の製
造にも個別半導体デバイスの製造にも使用することがで
きる。
【図面の簡単な説明】
【図１】電界効果トランジスタの主電極及び制御電極が
形成されたシリコン半導体基板の断面図である。
【図２】チタン−タングステン層の堆積後の基板の断面
図である。
【図３】硝酸内への浸漬によりチタン−タングステンの
酸化後の基板の断面図である。
【図４】酸化した障壁金属層上にアルミニウムベース層
を形成後の基板の断面図である。
【図５】パターニング後の基板の断面図である。
【符号の説明】
10 Ｐ型シリコン半導体基板 12, 14, 16 フィールド酸化物領域 18 ＮＦＥＴ 20 ＰＦＥＴ 22 Ｐ型ウエル 24, 40 ドレイン 26, 42 ソース 32, 34 ゲート 36, 38, 40, 42, 44, 46 シリサイド部分 48 障壁金属（チタン−タングステン）層 50 酸化層 52 アルミニウムベース層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スタンレイ チェン−ウー チュー アメリカ合衆国 カリフォルニア州 95014 キュパーチノ ヘネイ クリー ク プレース 10447 (56)参考文献 特開 昭62−113421（ＪＰ，Ａ) 特開 昭58−82534（ＪＰ，Ａ)

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面上にチタン及びタング
    ステンからなる障壁材料の層を堆積し、次にこの障壁層
    に１０〜２０Åの範囲内の厚さを有する自然酸化膜を設
    け、次にこの自然酸化膜上にアルミニウムを主成分とす
    る金属層を堆積した半導体デバイスの製造方法におい
    て、前記障壁層を液体酸化剤と相互作用させて前記障壁
    層に前記自然酸化膜を設けることを特徴とする半導体デ
    バイスの製造方法。
  2. 【請求項２】 前記相互作用は前記半導体基板を液体酸
    化剤内に浸漬することにより達成することを特徴とする
    請求項１記載の方法。
  3. 【請求項３】 前記相互作用は室温で実行することを特
    徴とする請求項２記載の方法。
  4. 【請求項４】 前記相互作用は室温と１００℃の間の温
    度で実行することを特徴とする請求項２記載の方法。
  5. 【請求項５】 前記液体酸化剤は酸を含むことを特徴と
    する請求項１記載の方法。
  6. 【請求項６】 前記酸は硝酸又は硫酸を含むことを特徴
    とする請求項５記載の方法。
  7. 【請求項７】 前記半導体基板を室温にて１〜６０分間
    硝酸内に浸漬することを特徴とする請求項６記載の方
    法。
  8. 【請求項８】 前記半導体基板を室温にて硝酸内に５〜
    １５分間浸漬することを特徴とする請求項６記載の方
    法。 」
JP4107836A 1991-04-29 1992-04-27 半導体デバイスの製造方法 Expired - Lifetime JP2752548B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69316791A 1991-04-29 1991-04-29
US07/693167 1991-04-29

Publications (2)

Publication Number Publication Date
JPH05121357A JPH05121357A (ja) 1993-05-18
JP2752548B2 true JP2752548B2 (ja) 1998-05-18

Family

ID=24783598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4107836A Expired - Lifetime JP2752548B2 (ja) 1991-04-29 1992-04-27 半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US5624874A (ja)
EP (1) EP0517288B1 (ja)
JP (1) JP2752548B2 (ja)
KR (1) KR100238564B1 (ja)
DE (1) DE69209724T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913144A (en) * 1996-09-20 1999-06-15 Sharp Microelectronics Technology, Inc. Oxidized diffusion barrier surface for the adherence of copper and method for same
US6121663A (en) 1997-05-22 2000-09-19 Advanced Micro Devices, Inc. Local interconnects for improved alignment tolerance and size reduction
US5956610A (en) * 1997-05-22 1999-09-21 Advanced Micro Devices, Inc. Method and system for providing electrical insulation for local interconnect in a logic circuit
US5733817A (en) * 1997-06-20 1998-03-31 Motorola, Inc. Blanket oxidation for contact isolation
US6436300B2 (en) 1998-07-30 2002-08-20 Motorola, Inc. Method of manufacturing electronic components
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6351036B1 (en) 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373050A (en) * 1966-06-01 1983-02-08 Amchem Products, Inc. Process and composition for coating metals
US4104424A (en) * 1966-06-01 1978-08-01 Amchem Products, Inc. Process for coating metals
JPS5275181A (en) * 1975-12-13 1977-06-23 Sony Corp Formation of oxide film
US4199624A (en) * 1976-12-30 1980-04-22 Union Carbide Corporation Treatment of substrate prior to autodeposition
JPS5669723A (en) * 1979-11-12 1981-06-11 Fujikura Ltd Method of manufacturing insulated electric wire
JPS5952748B2 (ja) * 1980-07-26 1984-12-21 松下電工株式会社 太陽熱吸収体
JPS595668B2 (ja) * 1981-03-02 1984-02-06 株式会社フジクラ 銅または銅合金の絶縁性酸化皮膜の形成方法
JPS5882534A (ja) * 1981-07-10 1983-05-18 Hitachi Ltd 半導体装置
JPS5855573A (ja) * 1981-09-28 1983-04-01 Dainichi Nippon Cables Ltd 銅表面に酸化銅皮膜を形成させるための処理液
US4744858A (en) * 1985-03-11 1988-05-17 Texas Instruments Incorporated Integrated circuit metallization with reduced electromigration
JPS61281047A (ja) * 1985-06-06 1986-12-11 Nippon Sheet Glass Co Ltd 二酸化珪素被膜の製造方法
JPS6256581A (ja) * 1985-09-06 1987-03-12 Hitachi Ltd 金属表面に保護皮膜を形成する方法及び装置
JPS62113421A (ja) * 1985-11-13 1987-05-25 Toshiba Corp 半導体装置の製造方法
JPS62166505A (ja) * 1986-01-20 1987-07-23 松下電器産業株式会社 金属膜上の絶縁膜の漏洩電流削減法
JPH0752727B2 (ja) * 1986-02-06 1995-06-05 日本電信電話株式会社 半導体装置の製法
US4696098A (en) * 1986-06-24 1987-09-29 Advanced Micro Devices, Inc. Metallization technique for integrated circuit structures
NL8701184A (nl) * 1987-05-18 1988-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4787958A (en) * 1987-08-28 1988-11-29 Motorola Inc. Method of chemically etching TiW and/or TiWN
JPH01127681A (ja) * 1987-11-10 1989-05-19 Kobe Steel Ltd 密着性に優れた黒色チタン材
US4990997A (en) * 1988-04-20 1991-02-05 Fujitsu Limited Crystal grain diffusion barrier structure for a semiconductor device
US5093710A (en) * 1989-07-07 1992-03-03 Seiko Epson Corporation Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
JPH0758773B2 (ja) * 1989-07-14 1995-06-21 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US5019234A (en) * 1990-06-08 1991-05-28 Vlsi Technology, Inc. System and method for depositing tungsten/titanium films

Also Published As

Publication number Publication date
KR920020751A (ko) 1992-11-21
KR100238564B1 (ko) 2000-01-15
EP0517288A1 (en) 1992-12-09
US5624874A (en) 1997-04-29
DE69209724D1 (de) 1996-05-15
JPH05121357A (ja) 1993-05-18
EP0517288B1 (en) 1996-04-10
DE69209724T2 (de) 1996-10-10

Similar Documents

Publication Publication Date Title
US5094981A (en) Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5312772A (en) Method of manufacturing interconnect metallization comprising metal nitride and silicide
US5801444A (en) Multilevel electronic structures containing copper layer and copper-semiconductor layers
JP2752548B2 (ja) 半導体デバイスの製造方法
JPH0581664B2 (ja)
US6693025B2 (en) Local interconnect structures for integrated circuits and methods for making the same
JPH07235538A (ja) 半導体装置およびその製造方法
JPH07161659A (ja) 半導体装置およびその製造方法
US4981816A (en) MO/TI Contact to silicon
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
JPH0380338B2 (ja)
JPS6298642A (ja) 半導体集積回路装置の製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPH0361346B2 (ja)
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JP2004342977A (ja) 半導体装置の製造方法
TWI819592B (zh) 半導體裝置及其製作方法
JPS61267365A (ja) 半導体装置
JPH04350937A (ja) 銅配線の処理方法
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
JPS59208772A (ja) 半導体装置の製造方法
JPH08124877A (ja) 半導体集積回路の製造方法
JPH05102156A (ja) 半導体装置
JPS5856459A (ja) 半導体装置の製造方法
JPH09266178A (ja) 半導体装置及びその製造方法