JPH02501646A

JPH02501646A - データ・ラッチの選択用トークン・ビットを有するドットプリンタおよびそのプリンタに使用するドライバ回路

Info

Publication number: JPH02501646A
Application number: JP63508694A
Authority: JP
Inventors: ファム，ヒュー; ゼイス，エリック・ケイ; ン，イー・エス; ツチャン，ピン・エス; キーファー，ケネス・ディー
Original assignee: イーストマン・コダック・カンパニー
Priority date: 1987-10-13
Filing date: 1988-10-05
Publication date: 1990-06-07
Anticipated expiration: 2013-05-20
Also published as: EP0393073A1; WO1989003628A1; US4746941A; DE3887161D1; JP2755406B2; DE3887161T2; EP0393073B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】データ・ラッチの選択用トークン・ビットを有するドツト・プリンタ発明の背景本発明は、小さな画素（ドツト）で文字および中間階調画像等を印字するドツト・プリンタに関する。

ドツトで出力画像を形成するドツト・プリンタ用の記録素子部またはプリントヘッドは、様々のものが知られている。この種のヘッドの例をあげるとワイヤ・ドツト・プリントヘッド、静電式プリントヘッド、インクジェット・プリントヘッド、サーマル・プリントヘッド、ＬＥＤ　（発光ダイオード）アレイ・プリントヘッド等がある。ドツト生成素子として１ｍｍ当たり８個以上の素子を有するＬＥＤアレイ・プリントヘッドは、解像度が高いことから、相当な注目を集めている。従来の静電写真式複写機における光学走査機構に代えてこのヘッドを用いると、画像信号に応じてＬＥＤアレイを選択的にオンにしてそれに近接した感光体の表面上に潜像を形成し、次いで現像した画像を転写シートへ転写する工程を経て可視像を得るようなプリンタを実現することができる。この種のプリンタにおいては、“ＯＮ”　ＬＥＤに対応する部分を、荷電条件またはトナーを変えることにより黒画像領域もしくは白画像領域に形成することができる。

米国特許第４．５９６．９９５号には、上述した種類のプリンタの例が記載されている。その装置で述べられているプリントヘッドでは、可能化されるべきＬＥＤまたは記録素子に対する画像データ信号をラッチするためのレジスタを設けている。どのレジスタが画像データ信号をラッチすべきかを決定するために、カウンタまたはデコーダの形態をとる相当複雑な回路を設けて、データ・バスよりのデータをレジスタがラッチするのを可能にするための信号を発生させている。

本発明の目的は、データをラッチするための簡易な装置を備え、多重データ・ビットを用いて各画素またはドツトを記録するのに特にを利なプリンタ装置を提供することにある。

本発明の別の目的は、データ・ラッチ用の類似な回路を、選択された方向に動作可能とするデータ・ラッチ装置を備えた（この利点は、この明細書を読んだ後で一層充分に認識されるであろう）プリンタ装置を提供することにある。

発明の要約本発明の目的は、記録媒体上にドツトを記録するための複数の記録素子を有する記録ヘッドと；画像データ信号を格納するための各記録素子に関連したデータ・レジスタ手段を有し、前記画像データ信号のそれぞれにしたがって前記複数の記録素子を選択的に駆動する駆動手段と：画像データ信号を伝送するためのデータ・バス手段と；前記データ・バス手段を前記デーリンタ装置において、それぞれの段に次々とトークン・ビット信号を出力し、それぞれのデータ・レジスタ手段を次々と選択して画像データ信号を受け取らせる多段型双方向シフトレジスタ手段と；前記双方向シフトレジスタ手段に接続され、シフトレジスタ手段における前記トークン・ピッ、ト信号のシフト方向を確立する手段とを具備することを特徴とするドツト会プリンタ装置によって達成される。

さらに、本発明の目的は、記録媒体上にドツトを記録するための複数の記録素子を有する記録ヘッドと；画像データ信号のそれぞれにしたがって前記複数の記録素子を選択的に駆動する駆動手段と；画像データ信号を運ぶために複数の独立したデータ・ラインを含むデータ・バス手段と；前記記録素子の各々に対し、前記データ・バス手段に共通接続され、かつ複数の双安定マルチバイブレータ素子を含む分離型レジスタ手段を含むデータ・レジスタ手段とを備えたドツト・プリンタ装置において、それぞれの段にトークン・ビット信号を次々と出力する多段型シフトレジスタ手段と；前記多段型シフトレジスタの各段を対応する分離型レジスタ手段に関連する前記複数の双安定マルチバイブレーク素子に共通接続し、前記双安定マルチバイブレータ素子が前記多段型シフトレジスタの各段より出力されたトークン・ビット信号と協働して前記データ・バス上の画像データ信号に応答するのを可能とする手段とを具備することを特徴とするドツトプリンタ装置によって達成される。

本発明の上記および他の目的および特徴は添付図と関連した以下の記述から明らかになろう。

図面の簡単な説明本発明の好適な実施例に関する以下の説明で参照される添付の図面において；第１図は、従来のノンインパクト式プリンタの一般的構成を示す斜視図、第２図は、本発明にしたが７てつくられたノンインパクト式ヘッドに信号を与えるための回路のブロック図、および第３図ａ、第３図す、第３図Ｃは、本発明にしたがってつくられたノンインパクト式プリントヘッド用回路を示す図である。

好適な実施例の説明ここで説明する型の装置はよく知られているので、以下、本発明の一部を形成し、または本発明により直接に協同する要素１千ついて説明する。

第１図に、ここで開示する発明のための典型的な装置が示さらなるリニヤ・アレイｌＯが、適当な従来装置（図示せず）によって該アレイに対して移動可能な感光受像媒体１２を選択的に露光するように配設されている。この媒体上にＬＥＤを集光させるための光学手段も設けられている。この点に関しては、セルフォック（日本シートガラス株式会社の商標）のようなグレージング・インデックス型光ファイバ装置が非常に好適である。このアレイのＬＥＤは、画像信号情報に応答する画像処理電子回路１４によりトリガされて動作する。任意のＬＥＤがオンになると、そのオン状態の持続時間にしたがった量の露光がなされる。媒体１２が例えば写真フィルムである場合、前記ＬＥＤの選択的な露光によって１ラインずつ形成される潜像は、従来装置により次々と現像され可視像となる。媒体１２が電子写真受容体の場合、ＬＥＤは静電的に均一に荷電された光伝導体上に静電像を形成するために使われ、その静電像は不透明なトナー粒子によフて現像されてから一般にはコピー用紙に転写される（米国特許第３．８５０，５１７号参照）。

第２図および第３図において、データ・ソース１５は、コンピュータ、ワード・プロセッサ、イメージ・スキャナその他のディジタル画像データ・ソースであって、ラスタ・イメージ・プロセッサ（ＲＩ　Ｐ）で構成可能なデータ・プロセッサ１６に画像データ信号を与える。このデータ・プロセッサは、論理・制御装置（ＬＣＵ）からのクロックパルスの制御の下で複数の出力を与え、その中にはラスク化されたデータ出力、およびプリントヘッドに供給するための制御信号が含まれる。また、クロック１７は、ＬＣＵからの信号に応動してクロックパルスをアップ／ダウン・カウンタ１３に供給する。このカウンタ１３は、ＬＣＵからの信号によって可能化されて該クロックパルスをカウントし、複数のラインを有する出力にカウンタの状態を表すディジタル信号を与える。一般に、このようなカウンタは、カウントの最下位ビットを表す１つのラインと、その他の上位ビットを表す他のラインを有する。米国特許第４，７５０，０１０号に詳しく説明されている技術にしたがえば、カウンタ１３の出力は、本実施例においてはＬＥＤである各記録素子２０．２０’に関連したコンパレータ１９の第１の組の入力端子に与えられる。また、各コンパレータに関連する第２の組の入ノＪ端子にも複数のデータ・ラインが与えられる。各々のコンパレータ１９は、カウンタの出力とデータの値とを比較する。以下説明するように、各コンパレータに与えられる画像データ信号は、ある特定の画素の記録に対してそれと対応するＬＥＤ２０．２０’の所望のオン時間または可能化時間に関係する。周知のように、これらのＬＥＤは交互に奇数番号のＬＥＤと偶数番号のＬＥＤに分けられ、それら２組に対する集積回路駆動チップ８，８′がＬＥＤラインの両側に配置される。これら駆動チップの回路は略々同じであり、奇数番号のＬＥＤに関連する回路を表すために符号（′）を用いている。ＬＥＤ列によって１本のドツトラインを印字する間に各コンパレータ１９に与えられる画像データ信号は、該ドツトラインについてＬＥＤにより受像媒体上に露光されるべき所望の画素サイズまたはドツトのサイズに関係している。第３図ａ、第３図すおよび第３図Ｃに示すように、６本の独立したデータ・ラインＤ。−Ｄ５が、各動作サイクル中の各ＬＥＤ出力のグレイスケール変化を考慮した６ビツトの画像データ信号を与える。各サイクル中にコンパレータに供給されるデータは、十進の０から十進の６３までの範囲内の値を表す６ビツトの二進ビットで構成されるものでよい。データ・ラインＤｏ−Ｄ５その他の信号ラインは駆動チップを通り抜けるように図示されているが、理解されるように、これは説明の便宜上のものであって、通常これらのラインはチップの外側に設けられ、チップに関係した“バッド″または適当な接続点を用いてこれらのラインに対する接続がなされる。

例えば、１９個のクロック周期にＴＭＩＮを加えたものに等しい時間だけＬＥＤを可能化すると仮定する。ここで、ＴＨＩＮは予め確定した最小ＬＥＤオン赤タイタイムす。ライン・スタート・パルス２１に応答してカウンタ１３は可能化され、十進数の６０から０までのカウントを開始する。カウンタ１３の６ビツト出力は各コンパレータの１つの組の入力端子Ｘに結合されている。

このカウンタ出力は、二進形式で十進数の１０を表し該コンパレータの別の組の入力端子Ｙに与えられるデータと比較される。

その結果、″整合′した時、すなわち端子Ｘのカウント値が１０の時、出力端子よりパルスが生成され、このパルスはラッチ回路２２をして駆動回路２３を可能化させ、ＬＥＤ２０に対する電流の供給を開始させ維持させる。零までカウント・ダウンすると、カウンタはそれ以後のクロックパルスについて期間Ｔ）ＩＩＮだけカウントを禁止化される。この休止期間は、カウンタにプログラムされるか、さもなければ他の適当な手段によって与えられる。この所定時間”）ＩＩＮが経過すると、カウンタはアップ・モードでカウントするようセットされ、再びタロツクパルスをカウントし始める。かかるカウント・アップ・モードで十進数の１０に達すると、ラッチ回路２２がリセットされ、ＬＥＤへの電流は止まる。他のＬＥＤも同様な仕方で動作するが、ただしそれらのデータは異なるオン・オフ・カウント値を要することがある。これらのＬＥＤに共通することはそれら全てがそれぞれの電流パルスを中心においていること、すなわちそれぞれの電流パルスの中間点が同時点にあることである。もっとも、各印字ライン中の各ＬＥＤに対するパルス期間は、それぞれの画像データ信号に応じて変化する。この実施例では、各ＬＥＤにそれぞれ関連した“トリム”抵抗器を調整することによって、これらＬＥＤの“バランス°を初めにとるようにしてよい。あるいは、トリム抵抗器でＬＥＤのバランスをとる代わりに、各ＬＥＤの特性にしたがってデータを調整することで不ぞろいな光出力に対する補正を行ってもよい。この場合、プログラマブル読出専用メモリ装置すなわちＦＲＯＭに各ＬＥＤの特性が格納してよく、該ＬＥＤに対するデータを変更し、そのＬＥＤの露光特性によって補正したデータを表すカウントを端子Ｙに入力するようにしてよい。例えば、比較的長い光を発するＬＥＤに対して、ＦＲＯＭは該ＬＥＤのためにデータビットを補正してカウントを少なくする。もし、このような補正がなければ、ただデータのみに基づいたカウントが端子Ｙに与えられるであろう。

ＰＣＴ米国出願８ｇ１００９５ｇには、ＬＥＤの対する駆動電流のバランスをとるための他の回路が記述されている。

次に、本発明の特に指向する適当なコンパレータに画像データ信号を分配するための駆動回路の一部を構成する回路について説明する。当然に理解されるように、コンパレータを使わないで“ＯＮ”時間を制御する回路も、広い意味で本発明の範囲内に入る。第３図ａ、第３図す、第３図Ｃに示すプリントヘッド回路の例では、ＬＥＤ２０．２０’のラインの両側にＬＥＤ駆動回路が設けられる。これは公知の望ましい配置で、ＬＥＤ群を密に実装することが可能であり、プリンタの解像度を高（することができる。気づかれるように、図示の回路配置は１つ置き配置である。つまり、偶数番目のＬＥＤのそれぞれの駆動回路はＬＥＤラインの一方の側に配置され、奇数番目のＬＥＤのそれぞれの駆動回路はＬＥＤラインの他方の側に配置される。典型的には、１つの集積回路チップ内に、例えば６４個の奇数番目のＬＥＤ群に対する駆動回路が形成される。したがって、プリントヘッドに３５８４個のＬＥＤを備えた場合は、ＬＥＤの両側にそれぞれ２８個の駆動チップが設けられることになる。これらの駆動チップの製造コストを節約するためには、同一のチップにするのが望ましい。駆動チップを同一にした場合、ＬＥＤラインの両側どちらにも配置可能であるが、デザインの簡易性からす熟ば、プリントヘッドを長さ方向に横切る信号をプログラム的に両方向に移動できるようにするのが望ましい。このような信号には、まず画像データ信号が含まれる。画像データ信号は、奇数番目のＬＥＤに対する画像データ信号および偶数番目のＬＥＤに対する画像データ信号にしたがってデータ・プロセッサ１６より出力される。以下、偶数番目のＬＥＤに対する画像データ信号に関して説明するが、奇数番目のＬＥＤに対する動作および回路も偶数番目のものと同じである。データ・ラインＤｏ−Ｄ５はそれぞれディジタル・ビット（０もしくは１）を表す信号を運ぶ独立ラインで、それらの信号を１つにすると十進数で０から６４までの数を表す６ビツトのディジタル値となる。この画像データ信号は、画像データ信号バスを構成するラインＤ。−Ｄ５上を伝わる。データ・レジスタ装置２４．２４’　は、各ＬＥＤに関連し、１本のライン上にドツトを印字する１サイクルの動作中にこのバスからデータをラッチする。後述するように、トークン・ビットを用いて、特定のＬＥＤに関連すデータ・レジスタ装置にはデータの受信を可能とし、他のＬＥＤに関連するデータ・レジスタ装置にはそれぞれのデータを持たせるようにする。

各々のＬＥＤに対するデータ・レジスタ装置２４　（２４’）は、６本のデータ・ラインの各々に対して設けられた一対のラッチ回路２５．２８　（２５’、２Ｂ’）または双安定マルチバイブレータで構成される。各一対のラッチ回路はマスタースレーブ関係で接続され２５のデτり入力端子に与えられている画像データ信号にしたがってこのマスク・ラッチ回路の出力が変化するか、もしくは同じ状態を維持する。ここで、次のことに注意されたい。すなわち、各ＬＥＤのデータ・レジスタ装置内の６個（その中の３個のみ図示）のマスク・ラッチ回路２５は、トークン・ビット・シフトレジスタ２８　（２８’）からトークン・ビットを同時に受け取るよう、ライン２７　（２７’）　（フリップ・フロップ２９　（２９’）の非反転出力ライン）により共通接続されている。

トークン・ビット・シフトレジスタ２８は一連のフリップ・フロップ２９からなり、これらフリップ・フロップのクロック端子にはクロック・パルスが供給され、データ入力端子にはトークン・ビットを表す信号が供給される。なお、奇数番目および偶数番目のトークン・ビット・シフトレジスタ２８．２８’の両方に同一のトークン・ビット信号が与えられる。これらフリップ・フロップ２９の各々のＱ反転出力端子は、３ステ一ト反転回路３０　（３０’）を介して直列接続された次段のフリップ・フロップ２９のデータ入力端子に接続される。３ステ一ト反転回路３１　（３１’）を介して上記と反対方向に重複配線がなされているので、トークン・ビット・シフトレジスタ２８の種々の段階でトークン・ビットをシフトする方向をプログラム制御することができる。プリントヘッドの偶数半分データに対してトークン・ビットを第３図ａの左から右ヘシフトさせる例では、ラインＲ／ＬＢ　（右−左ビット）が論理“Ｈｏになり、それに応じて反転回路３２　（３２’）の出力が論理“Ｌ′になる。これにより、可能化信号が３ステ一ト反転回路３０に与えられ、これらの反転回路３０は通常の反転回路として動作する。３ステ一ト反転回路３１は可能化されず、それらの出力は高インピーダンス状態または略々開放回路状態となっている。しかして、データ・プロセッサ１６からのクロック・パルスに応答し、トークン・ビットがトークン・ビット・シフトレジスタ２８の各段を次から次へと送られ、その都度各段より出力されて各データ・レジスタ２４のマスク・ラッチ回路２５を可能化する。このようにトークン・ビット・シフトレジスタ２８の各段を次々と移動することによって、ラインＤｏ−Ｄ５上に発生するデータ・ビットは左から右にデータ・レジスタ群２４によって受けられ、終にはプリントヘッドの偶数側の１７９２個の全てのデータ・レジスタがそれぞれ６ビツト・データを取り込むに至る。しかる後、ラインＬＥＮ上にらツチ可能化信号が与えられ、これに応答してスレーブ・ラッチ回路２６がそれぞれの出力にデータをラッチする。これにより、これらスレーブ・ラッチ回路２６のそれぞれの出力が、上述したような技術にしたがって各ＬＥＤに対する露光時間を決定するための対応コンパレータ１９のデータ入力端子Ｙに接続された状態となる。マスク・ラッチ回路２５の方は、次に記録されるべきドツトラインに対する画像データ信号を０由に受けることができる。

データ奇数レジスタの動作に関しては、Ｒ／ＬＢラインが“Ｌ”、にされ、これによってトークン・ビットが第３図Ｃの右から左へと送られる。このように、プリントヘッドに実装される回路を簡易化および容易化するプログラム可能なトークン・ビットを用いることにより、奇数番目のＬＥＤと偶数番目のＬＥＤとに同一の駆動回路チップが使える。プリントヘッドの両側に同一の回路を使うことの利点は、それらの回路を同じものにつくることによって経済上の利益が得られる点にも及ぶ。

同一のチップとすることにより得られる大きな可能性は、それらチップの駆動客足がより同一化し、ＬＥＤ出力をより均一にすることである。加えて、プリントヘッドに対するデータをフォーマット化する回路が簡略化される。

トークン・ビットを用いてプリントヘッド上のデータの双方向シフトを制御することで、従来技術のものよりも大幅に回路を節約することができる。例えば、従来技術では、複数のデータ・ビットの各々について、別々のシフトレジスタとそれらシフトレジスタを選択可能な方向にデータをシフトさせるための関連論理回路とを設けなければならなかった。したがって、例えば、６個のデータ・ビットを用いて各々のピクセルまたは画素を規定する場合、従来技術で使用される６つのシフトレジスタの各々について、トークン・ビットをシフトするためのレジスタにつき図示および上述じたものとは異なる方向性論理装置が必要となる。しかして、トークン・ビットを用いて双方向のシフトを行うことにより、所望の目的を達成するために必要な数の回路を大幅に削減し、それによってプリントヘッドの構成を簡易化することができる。

上述したようなマスタースレーブ・ラッチ構成により、スレーブ・ラッチ回路が他のデータを含んでいる間にマスク・ラッチ回路にあるデータを書き込むことが可能である。通常は、そのような目的めために、データの１ビツトをシフトするための３個以上のラッチ回路をシフトレジスタの各段に設けることになろう。しかして、マスタースレーブ・ラッチ構成によれば、所要の回路の個数を減らしプリントヘッドの構成を簡単にする利点も得られる。

したがって、一群の、例えば６４個のＩ、ＥＤに対する駆動回路を構成するコンパレータ１９、ラッチ回路２２および電流駆動回路２３を備えた集積回路チップ８に、トークン・ビット・シフトレジスタ２８およびデータ・レジスタ２４を容易に組み込むことができる。また、各チップ８の一部でカウンタ１３を構成することができる。公知のように、プリントヘッドに組み込む前に別個に検査可能なモジュール上に、奇数グループＬＥＤおよび奇数グループＬＥＤの各々に対する駆動回路を取り付けることができる。かかるモジュールをプリントヘッドに組み込むことにより、隣接するチップ間でトークン・ビットその他の信号を渡すことの可能な電気的相互連絡を行うことができる。

以上、好適な実施例について本発明の詳細な説明したが、理解されるように、本発明の技術的思想の範囲内で種々の変形・変更を行うことが可能である。

（狼来萩債）ＦｆＧ、２国際調査報告 −ＩＩｔ−−−１＾−ｃａｔｔｌＩＩｊｌｅ、’ＰＣＴ／υＳ　Ｓ８１０３３９３国際調査報告ＵＳ　ＢＢＯ３３９３Ｓ＾　２４９５９

Claims

【特許請求の範囲】

１．記録媒体上にドットを記録するための複数の記録素子（２０，２０′）を有する記録ヘッド（１０）と；各々が各記録素子（２０，２０′）に関連して画像データ信号を格納するデータ・レジスタ手段（２４；２４′）を有し、それぞれの前記画像データ信号にしたがって前記複数の記録素子を選択的に駆動する駆動手段（２４，１９，２２，２３；２４′，１９′，２２′，２３′）と；画像データ信号を運ぶためのデータ・バス手段（Ｄ０〜Ｄ５；Ｄ′０〜Ｄ′５）と；前記データ・バス手段を前記データ・レジスタ手段に共通接続する手段と；を備えたドット・ブリンタ手段において；それぞれの段に次々とトークン・ビット信号を出力しそれぞれのデータ・レジスタ手段（２４；２４′）を次々と選択して画像データ信号を受け取らせる多段型の双方向シフトレジスタ手段（２９，２９′）と；前記双方向シフトレジスタ手段（２９，２９′）に接続され、前記シフトレジスタ手段（２９，２９′）における前記トークン・ビット信号のシフト方向を確立する手段（３０，３１，３２；３０′，３１′，３２′）と；を具備することを特徴とするドット・ブリンタ装置。
２．前記データ・バス手段は各々が画像データ信号を運ぶ復数の独立したデータ・ラインからなり、前記記録素子の各々に対する前記データ・レジスタ手段（２４；２４′）は前記データ・ラインの各々からデータ信号を受け取るよう前記バス手段に接続される請求の範囲第１項記載の装置。
３．前記データ・レジスタ手段（２４；２４′）はそれぞれマスタ・ラッチ（２５；２５′）と前記マスタ・ラッチの出力に応答するスレーブ・ラッチ（２６；２６′）とからなり、前記マスタ・ラッチは前記バス手段に接続され前記データ・バス上の画像データ信号と前記トークン・ビットとに応答して出力を変える請求の範囲第１項または第２項記載の装置。
４．前記データ・レジスタ手段（２４；２４′）はそれぞれマスタ・ラッチとスレーブ・ラッチの複数の組合せからなり、各組合せは前記データ・バス手段の別個のラインに接続され、各データ・レジスタ手段のマスタ・ラッチは前記双方向シフトレジスタ手段（２９；２９′）の同一のレジスタ手段に同時に共通接続される請求の範囲第３項記載の装置。
５．前記駆動手段は、前記データ・レジスタ手段（２４，２４′）内の前記スレーブ・ラッチ（２８，２６′）の出力信号に応答して前記スレーブ・ラッチの前記出力信号に関係する時間期間だけ各記録素子（２０，２０′）を駆動する手段（１９，２２，２３；１９′，２２′，２３′）を含む請求の範囲第４項記載の装置。
６．記録媒体上にドットを記録するための複数の記録素子（２０，２０′）を有する記録ヘッド（１０）と；それぞれの前記画像データ信号にしたがって前記複数の記録素子を選択的に駆動する駆動手段（２４，１９，２２，２３；２４′，１９′，２２′，２３′）と；画像データ信号を運ぶための複数の独立したデータ・ラインを含むデータ・パス手段（Ｄ０〜Ｄ５；Ｄ′０〜Ｄ′５）と各々が前記データ・バス手段に共通接続され、かつ複数の双安定マルチバイブレータ素子（２５，２６；２５′，２６′ ）を含む分離型レジスタ（２４，２４′）を各記録素子に対して有するデータ・レジスタ手段（２４，２４′）とを備えるドット・ブリンタ装置において、それぞれの段でトークン・ビットを次々と出力する多段型のシフトレジスタ手段（２９；２９′）と；前記多段型シフトレジスタ手段（２９，２９′）の各段を対応する分離型レジスタ手段に関連する前記複数の双安定マルチバイブレータ素子（２５，２５′）に共通接続し、前記双安定マルチバイブレータ素子が前記多段型シフトレジスタの各段より出力されたトークン・ピット信号と協働して前記データ・バス上の画像データ信号に応答するのを可能とする手段と；を具備することを特徴とするドット・ブリンタ装置。
７．前記複数の双安定マルチバイブレータ素子（２５；２５′）は、それぞれの出力端子が第２の双安定マルチバイブレータ素子に接続され、前記第２の双安定マルチバイブレータ素子の出力の画像データ信号をラッチする請求の範囲第６項記載の装置。
８．前記トークン・ビットの出力シーケンスのシフト方向を制御するための手段（３０，３１，３２；３０′，３１′，３２′）を備えた請求の範囲第６項または第７項記載の装置。