JPH03503032A

JPH03503032A - 再順序付けライン記憶装置

Info

Publication number: JPH03503032A
Application number: JP50141490A
Authority: JP
Inventors: スモール，ジェフリー・アラン; ショープ，ゲイリー・ダブリュー
Original assignee: イーストマン・コダック・カンパニー
Priority date: 1988-12-27
Filing date: 1989-12-21
Publication date: 1991-07-11
Also published as: DE68924978T2; EP0403625B1; WO1990007753A1; EP0403625A1; DE68924978D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】再順序付はライン記憶装置技術的分野この発明は、移動記録媒体における記録のための非衝撃印刷装置に、更に詳細には、記録媒体上に記録されるべき順次式ライン（線）データを再順序付けするための再順序付は用ライン記憶装置に関係している。

背景技術従来技術においては、受光体上の点をそれが行に関して行に垂直な方向に移動している間に露光させるために行に配列された多数の個別にアト１ノス可能且つエネルギー付与可能な点状放射線源を備えた印刷装置が記述されている。例えば、駆動型回路を準備して、情報線周期中にそれに加えられたそれぞれのデータビット入力信号に応答し放射線源を同時に生かすようにすることができる。印刷又は記録ヘッドには支持具があって、これにチップが端と端をつないで取り付けられており、そしてチップのそれぞれの上には一群のＬＥＤが配置されている。駆動型回路はＬＥＤの線形配列の各側に配置された他のチップに組み込まれている。

駆動器チップはＬＥＤ配列の両側に準備されており、駆動回路部は交互にインタリーブされている。それぞれの駆動型回路を備えた線形配列はそれにより集合的にＬＥＤ棒を形成している。印刷又は記録ヘッドは典型的には多チヤンネル装置であり、例えば、データは多データ線又はチャネルにより印刷ヘッドにおける数個の駆動型回路に供給される。そのようなチャネルの数は一般的には２又は４であるが、時には印刷ヘッド形態に依存してより多い数である。

そのような装置における駆動型回路はそれぞれ、データビット信号を直列に受は且つそれぞれのＬＥＤをデータ又は画像信号に従って駆動するためのシフトレジスタを備えている。隣接するチップにおけるシフトレジスタは単一の「シフトレジスタ集合体」として機能するように互いに結合されているので、データビット、（画像信号）はタロツク制御の下でシフトレジスタ集合体におけるシフトレジスタへ直列に流れる。個々のＬＥＤ間の極めて小さい離隔距離のために、各ＬＥＤへの導電性の線は奇数偶数式パターンでＬＥＤ群の周囲に配列されている。ＬＥＤ棒の一方側には偶数番号のＬＥＤに対するシフトレジスタに至る導電性の線又ははくが配置されており、又反対側には奇数番号のＬＥＤに対するレジスタに同様に配置された線がある。更に、各側におけるレジスタの総数は高い組及び低い組のレジスタに分割され、従って二つの対応した名称のデータ線又はチャネルが各側に与えられる。それゆえに、データは奇数番号のＬＥＤに適当なようにＬＥＤの一方側に配置された高及び低のシフトレジスタに、且つ同様に他方の側にシフトレジスタに供給されなければならない。この構成は奇数及び偶数のデータビットがそれぞれの奇数及び偶数のシフトレジスタ集合体へ同時に行くので、データのシフトレジスタへの流れを速める。データが一方の組の奇数シフトレジスタをシフトダウンされている間、付加的な奇数ビットのデータは同時に他方の奇数シフトレジスタ集合体をシフトダウンされている。

この形式の装置に対するデータ処理はデータの配列法に依存して複雑又は簡単であり得る。一般に、レーザビームによって書き込まれるように意図されたラスク画像処理装置（ＲＩＰ）によってデータが出力される応用装置においては、そのようなデータを多配列印刷ヘッドに導くためのデータ処理は幾らかの困難を与える。これは、特にラスク画像処理装置（ＲＩＰ）から動作させられるプリンタ制御システムを持った応用装置においては、データが供給される順序のためである。例えば、主走査方向に線を露光するために回転式多角形を使用しているレーザ露光装置においては、データは、最初の画素が最初に順序づけされ、同様にして線における最後の画素に至る。データ流は種々のフレーム又はページデータバッファにおける記憶のために多ビット並列語へ再書式化されることができる。

発明の開示この発明の装置は、画像データを線（ライン）ごとの方式で再順序付けするための順序付は回路にラスク化画像信号が供給されるようになっている静電写真複写装置における使用に好適である。再順序付けされたデータラインはその後、複数の記録素子が線形態に配列されている記録装置、例えば印刷ヘッドに転送される。中間レジスタ装置が画像信号を数個のシフトレジスタ集合体のそれぞれに並列に出力する。駆動装置が線ごとの方式での記録のために記録素子を動作させる。

この発明に従って、装置は、データリンク及び制御リンクに接続可能であって制御リンクによって運ばれた制御信号に従つてデータリンクによって運ばれた少なくとも一つの線の連続順序のデータビットを再順序付けすることのできる再順序付はライン記憶装置を備えている。この再順序付はライン記憶装置には制御信号に応答してデータビットの記憶及び選択可能な転送のために動作可能な複数の相互接続されたメモリセルがあるが、これはこの複数のセルがビットの第１及び第２の分割にそれぞれ対応する複数のセル群及び複数のセル部分群に配列されているからである。ビットは連続順序で複数の群へ移動され且つ第１及び第２の分割に対応した非連続順序で複数のセル部分群から移動されることができる。

この発明の別の実施例においては、複数の記録素子を持った印刷ヘッドに供給されるべきラスク化データビットを再順序付けするための装置が準備されている。

この装置は付与の順序に準備されたラスク化データビットの源並びに制御信号に応答してのデータビットの記憶及び選択可能な転送のために動作可能なＭＸＮメモリセル装置のマトリクスを備えている。このセルのマトリクスは、Ｍ及びＮが両方共ｌより大きい整数である場合、それぞれＮ列段のＭ行のシフトレジスタを形成するように配列されている。制御装置はメモリセルのマトリクスをＭＸＮビットのデータで満たすためにレジスタの列設に沿ってＭビット語のデータを並列移動するための制御信号を与える。マトリクスのＮ番目の列設から及び中間の列設から印刷ヘッドへデータビットを直列に移動して、これにより付与データを再順序付けするようにするために付加的な制御信号が準備されている。

この発明のなお別の実施例においては、少なくとも一つの線の連続順序のデータビットを再順序付けするためのデータ再順序付は装置であって、このデータビットの記憶及び選択可能な転送のために動作可能な複数の相互接続されたメモリセルを持った少なくとも一つの再順序付はライン記憶装置を備えており、セルのそれぞれがビットの一つの記憶のために構成されており且つ複数のセルがデータビットの第１及び第２の分割にそれぞれ対応する複数のセル群及び複数のセル部分群において配列されている前記のデータ再順序付は装置が準備されている。

又、制御信号を与えて順次データの再順序付はライン記憶装置への及び複数のセル部分群からの選択可能な転送を実施するようにするための制御装置、制御信号を運ぶために制御装置と再順序付はライン記憶装置との間に接続された制御信号リンク装置、並びにデータビットを運ぶために再順序付はライン記憶装置に接続されたデータリンク装置が準備されている。連続順序のデータのラインはそれによって連続順序に再順序付はライン記憶装置ヘロードされ且つ文箱１及び第２の分割に対応する再順序付けされた順序で複数のセル部分群からアンロードされることができる。

この発明のなお別の実施例においては、少なくとも一つの再順序付はライン記憶装置を有する記憶装置を備えた静電写真式画像記録装置が準備されている。再順序付はライン記憶装置は少なくとも複数の所定数のメモリサイトを備えていて、記録装置による記録のために再順序付は順序でそれから転送されるべき順次式画像データの一つの完全な線（ライン）をそれに記憶することができる。記録装置は、線ごとの方式で記録材料に画像を記録するための、複数の記録素子及びこれを活動化するための駆動装置、複数の所定数のシフトレジスタ集合体を持っていて、これのぞれぞれがこれに直列に入力された画像信号を記憶し且つ又画像信号を駆動器装置に並列に出力するシフトレジスタ集合体装置、並びにデータラインの記憶装置への第１の転送及び前記のデータラインの再順序付は方式でのシフトレジスタ集合体装置への第２の転送を制御するために動作可能な書込み器インタフェース装置、を備えている。

図面の簡単な説明図１は従来技術の印刷装置の概略図である。

図２は従来技術に従って図１の装置の印刷ヘッドを形成する際に使用される回路部の構成図である。

図３は図２の印刷ヘッドにおける使用のための従来技術の駆動器回路の構成図である。

図４はこの発明に従って図２の印刷ヘッドの駆動器回路へのデータを書式化するための改良形データ再順序付は回路を備えたプリンタ制御システムの構成図である。

図５Ａ及び５Ｂは図４の再順序付は回路の再順序付はライン記憶装置の流れ図である。

発明を実施するための最良の方法採択実施例の装置は静電写真式記録媒体に従って説明される。

しかしながら、この発明はそのような媒体上に画像を生成するための装置に限定されず、写真フィルムなどのような他の媒体も又この発明の精神の範囲内で使用されることができる。

静電写真式複写装置は周知であるので、この説明は特にこの発明の一部分を形成し又はこの発明とより直接的に共働する諸素子に向けられている。ここで明確に図示され又は説明されない装置は従来技術ＩＪおいて知られたものから選択可能である。

今度は図１に言及す”ると、静電写真式複写装置１０は、三つの移送ローラ１２．１３及び１４の周りに施され、これにより無端又は連続つＪブを形成（７ている光導電性ウェブ１１又はその他の感光性媒体のような記録媒体を備えている。

ローラ１２は通常の方法で駆動器モータＭに結合されている。モータＭは論理・制御装置（ＬＣＵ）１５からの信号によってスイッチ（図示されていない）が閉じられたときに電位の源に接続されている。スイッチが閉じられると、ローラ１２はモータＭによって駆動されて、ウェブ１１を矢印Ａによって示されたように時計回りの方向に移動する。この移動によりウェブ１１の連続した画像区域が複写装置の一連の電子写真的作業場所を順次通過する。

この開示の目的のために、幾つかの作業場所がウェブの経路に沿って示されている。これらの場所は簡単に説明される。

まず、荷電場所１７が準備されていて、この場所にはウェブ１１の光導電性の面１６が、この面に所定の電圧の一様な一次静電荷を加えることによって感光性にされる。荷電器の出力はプログラム可能な電源（図示されていない）に接続された格子によって制御されることができる。電源は次に、荷電器１７によって面１６に加えられる電圧レベル■ｏを調整するためにＬＣＵ１５によって制御される。

露光場所１８においては、一般にＡＳＣＩＩ符号のような文字符号信号として印刷ジョブを生成する、書類画像走査器、計算機ワークステーション、ワードプロセッサなどのような画像データ源１９によって与えられた信号に従って点状放射線源の選択的エネルギー付与で面１６の画像区域における一次電荷を変調することによって静電画像が形成される。印刷ジョブは時には印刷サーバにおいて待ち行列に入れられ、そして一度に１ベージずつラスク画像処理装置（ＲＩ　Ｐ）へ繰り出される。点状放射線源は以下で更に詳細に説明されるはずの印刷ヘッド２０において支持されている。

現像場所２１には、鉄担体粒子、及び潜在静電像の電荷とは反対の静電荷を持った検電性トナー粒子からなることのできる現像剤を備えている。現像剤はウェブ１１の光導電性面１６の上にブラシ塗りされ、そしてトナー粒子は潜在静電像に付着して可視のトナー粒子の転写可能な像を形成する。現像場所は一つ又は二つのローラを備えた磁気ブラシ形のものでよい。別の方法として、トナー粒子は潜在静電像の極性と同じ極性の電荷を持っ°Ｃいて、像を既知の反転現像技法に従って現像することができる。

装置１０には又コロナ荷電器２２を伴って示された転写場所２５があり、この場所においてウェブ１１上のトナー像が複写紙Ｓに転写され、又装ｆｉ！１０には清浄化場所２８があり、この場所においてウェブ】、１の光導電性面１６はトナー像が転写された後に残っているすべての残留トナー粒子を一掃される。未定着トナー像の複写紙Ｓへの転写後に、複写紙は加熱式圧力ローラ融着器２７へ移送されて、ここで像は複写紙Ｓに定着させられる。

図１に示されたように、複写紙Ｓは供給器２３から駆動器ローラ２４へ供給され、そし、て駆動器ローラは複写紙を転写場所２５におけるトナー像と整列させてウェブ１１上へ移動さぜる。

種々の作業場所１７．１８．２１及び２５の動作を１．これらの場所で通過するウェブ１１上の画像区域の移動と整合させるために、ウェブにはこれの縁部の一つに沿った穴のような複数の指標がある。これらの穴は一般にウェブ１１の縁部に沿って等間隔に配置さねている。ウェブの移動経路に沿った固定位置にはウェブの穴を検出するための適当な装置２６が準備されている。この検出は、ディジタル計算機、望ましくはマイクロプロセッサを持−）ている作業場所ＬＣＵ１５への入力信号を発生する。このマイクロプロセッサは入力信号に応答して作業場所を順次動作させ、次に動作停止させることができ■つ又他の多くの機械機能の動作を制御することのできる内蔵式プログラムを持っている。

技術り知られているように装置１０の種々の機能の制御のための精密なタイミング信号を与えるために付加的な又は他の符号化装置を準備してもよい。

多くの市販で入手可能なマ、イクロブロセ・ノサのプログラミ〉・グは技術上よく理解されている通常の技能である。この開示はこの技術において通常の技能を有するプログラマがこの装置に使用される一つ以上のマイクロプロセッサのための適当な制御プログラムを作成することができるように書かれている。そのような任意のプログラムの特定の詳細事項は無論指定されたマイクロプロセッサのアーキテクチャに依存するであろう。

図１及び２に言及すると、印刷ヘッド２０には既述のように、熱的装置、液晶表示素子又は針電極のような他の記録装置も又考えられるけれども望ましくは発光ダイオード（ＬＥＤ）である多数のエネルギー付与可能な点状放射線源３０が準備されている。ＬＥＤのそれぞれからの光を光導電性面上へ集束させるために光学的装置２９を準備してもよい。光学的装置は、日本板硝子株式会社（Ｎｉｐｐｏｎ　５ｈｅｅｔ　Ｇｌａｓｓ、　Ｌｉｍ１ｔｅａ）によって売られているグラジェントインデックス・レンズ配列に対する商標である名称５ＥＬＦＯＣ（セルフォック）で売られているような光ファイバの配列からなっていることが望ましい。光学的装置２９の集束力のために、１行の発光子が記録媒体におけるそれぞれの横断線上に結像させられる。

図２に言及すると、印刷ヘッド２０には、一連のＬＥＤチップ３１が取り付けられている適当な支持具がある。チップ３１のそれある。チップ８１は又端と端をつないで１行に配列されており、従って７８のＬＥＤチップがそのように配列された場合には、印刷ヘッドはウェブ１１の幅の全域に延びて単一の行に配置されたの同じ駆動器チップ４０が準備されている。これらの駆動器チップのそれぞれには、３２のＬＥＤのそれぞれと関連した論理回路をアドレスし又、ＬＥＤがエネルギー付与又は活動化されるべきか否かを制御するための回路部がある。二つの駆動器チップ４０はそれゆえ６４のＴ、　Ｅ　Ｄの各チップと関連している。

二つの駆動器チップは交互のＬＥＤの駆動のために結合される。すなわち、一方の駆動器チップは６４のＬＥＤの奇数番号のＬＥＤを駆動し、且つ他方のものはこれら６４のＬＥＤの偶数番号のＬＥＤを駆動する。駆動器チップ４０は種々の電気的制御信号及び電位を与える複数の線３４〜３７に並列に電気的に接続されている。線３４及び３５は種々の論理装置及び電流駆動器をこれらの電圧要件に従って動作させるための電気エネルギーを供給する。線３２及び３７はそれぞれ線３４及び３５に対する接地又は帰線を与えている。

一連の線３８ａ、　ｂ及びＣは既知の技法に従ってデータのＬＥＤへの移動を制御するためのクロック信号及びその他のパルスを供給する。データ線３３Ａ、　３３Ｂ、　３３Ｃ及び３３Ｄも又高又は低論理レベルの形式をしたディジタルデータ又は画像信号を供給するために準備されている。駆動器チップにはそれぞれデータイン・データアウトボートがあってデータは適当なチップの間を直列に通過させられる。それぞれのシフトレジスタが互いに結ばれている駆動器チップはそれ自体［シフトレジスタ集合体」を構成している。

奇数番号のＬＥＤに対するデータを受ける駆動器チップは二つのシフトレジスタ集合体群に分割されている。第１群のシフトレジスタ集合体は線３３Ａを通して直列にデータを受ける。第２群の駆動器チップは線３３Ｂを通してデータを受ける。同様に、偶数番号のＬＥＤに対するデータを受ける駆動器チップは二つのシフトレジスタ集合体群に分割されていて、それぞれ線３３Ｃ２３３Ｄによりデータを受ける。

今度は図３に言及すると、各駆動器チップ４０のためのアーキテクチャは３２ビツト二方向性シフトレジスタ４１を備えている。

線Ｒ／ＬＢにより運ばれる論理信号はデータがこのレジスタを流れ下る方向を決定する。このチップは図３に示されたように左から右へデータがシフトレジスタを流れ下ることができるようにされているものと仮定する。データはそれゆえ、例えば、すぐ左の駆動器チップのデータアウトボートから、又は駆動器チップ４０がデータの入るべき最初のチップであるならばＬＣＵから左にある駆動チップのデータインポートを通って線３３Ｃによりシフトレジスタ４１に入る。データはデータアウトボートにおいてこのチップから出て駆動器チップ４０の右方にある次に隣接した駆動器チップに入力される。動作の際、主走査方向に、すなわち、記録媒体１１の移動方向を横切って、露光させられるべき画像の各線に対して、データ源からの適当にラスク化されたデータは線３８ａによりＬＣＵによって与えられたクロックパルスの制御の下で四つのシフトレジスタ集合体のそれぞれを通って直列に流れる。４８６４ビツトのデータ（１又は０）が駆動器チップのすべてのもののシフトレジスタによって記憶されたときには、ラッチ信号が線３８ｂにより与えられてこのデータをラッチレジスタ４２ヘラツチするので、シフトレジスタ４１は次の線の露光のためのデータ信号での満たしを開始することができる。シフトレジスタ４１から並列方式で転送されたデータを受けるために各駆動器チップには３２のラッチレジスタ４２が準備されている。各ラッチレジスタは特定のＬＥＤと関連しており、且つ隣り合ったラッチレジスタは一つおきのＬＥＤと関連している。論理ＡＮＤゲート４３は各ラッチレジスタと関連していて、一方の入力がそのそれぞれのラッチレジスタの出力に結合され且つ他方の入力がＬＣＵからストローブ又はタイミングパルスを供給するための線３８ｃに結合されていて、このストローブパルスは、記録媒体の位置に関してＬＥＤをトリガしてオンにする時点及びＬＥＤがオンにされている持続時間を決定する。すべてのＡＮＤゲートはその入力の一方がこのストローブ線に接続されている。ＡＮＤゲートのそれぞれの出力は定電流駆動器回路４４の一部分である論理回路に結合されている。定電流駆動器回路へのリードは、それにおける論理装置への電圧供給及び接地線（それぞれ３５及び３７）、並びにＬＥＤに電流を供給するための別々の電圧及び帰路線（それぞれ３４及び３２）からなっている。別の方法として、変化する持続時間の幾つかのストローブ信号を使用して、各チップにおけるＬＥＤの部分群に対して平均して一様の光出力を与えるように設計された持続時間に従ってＬＥＤの「オン」時間を制御するようにしてもよい。

今度は図４に言及すると、プリンタ制御システム又はジョブ画像バッファ（Ｊ　Ｉ　Ｂ）１００が示されている。Ｊ　Ｉ　Ｂ１００は前に図１に関して記述されたように複写装置１０のＬＣＵ１５と関連して動作可能であり、又はこれの内部に配置されている。ＪＩＢｌｏｏはそれゆえ画像源１９及び印刷ヘッド２０と相互接続されている。ＬＣＵ１５に関して前に説明されたような一般的なモータ制御及び他の作業場所機能の制御はそれゆえ変更されていない。

しかしながら、理解されるはずであるが、次のことは、印刷されるべき画像がデータ又は画像源からラスク画像処理装置におけるラスク化のための文字符号信号として受信される任意の電子式印刷装置に一般に適用可能である。

図４において、ＪＩＢｌｏｏを構成する諸素子は二重線矢印として示された一連のデータリンク及び単線矢印として示された制御リンクによって相互接続されている。画像データ源１９は、印刷サーバ１０８において待ち行列に入れられ、そして一度に１ページずつラスク画像処理装置（ＲＩ　Ｐ）　１１０に繰り出されるべき文字符号信号として印刷ジョブを生成する。ＲＩＰは上に説明されたように画素ごとの印刷を行うために文字符号信号をラスタ化ビデオデータ流に変換する。

Ｊ　Ｉ　Ｂ１００はＲＩ　ＰＩＩＯから画像データ流を受ける。ＪＩＢにはデータ圧縮器１１２があるが、これは望ましくは、圧縮されたデータ流をやはりＪＩＢの一部分である多ページ画像バッファ１１４に送る前に冗長情報をより詰まった形式へと符号化する適当なアルゴリズムのハードウェア実現である。好適な圧縮アルゴリズムはＣＣＩＴＴグループ■ファクシミリアルゴリズムであって、これは技術に通じた者には周知であるが、他の形式のデータ圧縮も利用可能であり、種々の圧縮技術の例については、ギルバート・ベルト著、　１９８３年、ジョン・ワイリ・アンド・サンズ発行「データ圧縮Ｊ　　（Ｄａｔａ　Ｃｏ＊ｐｒｅｓｓ１ｏｎ　ｂｙＧｉｌｂｅｒｔ　Ｈｅ１ｄ、　１９８３．　Ｊｏｈｎ　Ｖｉｌｅｙ　ａｎｄ　５ｏｎｓ）に参照が行われる。

データ圧縮器１１２はデータ流圧縮駆動器１１６及び完全な１線分のデータを緩衝記憶するためのライン記憶装置１１ｇを含んでいる。

伸長器１２０はデータ圧縮器１１２の相手であって、データ伸長処理装置１２２及びライン記憶装置１２４を含んでいる。伸長器は多ページ画像バッファ１１４からの圧縮データ流を検索して出力データを原始形式へと復元する。データ流は並列データリンクにより１６ビツトデータ語としてデータ再順序付は回路１２５に送られる。再順序付は回路１２５はこの発明に従って構成された二つの再順序付はライン記憶装置１２７及び１２８、並びに書込み器インタフェース１２６からなっていて、やはりＪＩＢの一部分である。

多ページ画像バッファ１１４が準備されていて、画像データを記憶してページ順調べのための画像の電子式再循環を可能にし、これにより機械的再循環書類処理装置の必要性をなくすることができる。ＪＩＢの心臓部は画像データがデータ圧縮器１１２によって処理されるときに画像データを記憶するためのバッファ１３２におけるダイナミック等速呼出記憶装置（ＤＲＡＭ）の大きいバンクである。

制御器１３４は直接メモリアクセス制御器として作用して、マイクロプロセッサなしでデータ圧縮器１１２及び伸長器１２０のＤＲＡＭバッファ１３２への直接アクセスを可能にし、又メモリ読取り、書込み、及びリフレッシュサイクル間の調整を行うＤＲＡＭ制御器として作用する。

マイクロ制御器１３６はシステム統御器として機能し、ＪｉＢの動作全体を監督する。マイクロ制御器は、マーキング機械の論理・制御装置（ＬＣＵ）１５との連絡を処理し、各画像に対する開始及び終了アドレスを同定する内部ポインタを記憶し、ＲＩＰＩＩＯからの転送を開始し、且つデータ圧縮及び伸長過程を制御する。

書込み器インタフェース１２６は線が一対の再順序付はライン記憶装置１２７及び１２８の一つによって処理された後に伸長器１２０からの完全な１線の画像データを検索する。再順序付はライン記憶装置１２７及び１２８は一双の装置であって、そのそれぞれはこの発明に従って、データの再順序付けのために動作可能な新規な再順序付はライン記憶装置として構成されている。対になった再順序付はライン記憶装置１２７及び１２８はデータ流を印刷ヘッド２０における駆動器チップ４０に送る前にそれを再順序付けするように動作させられる。

二つの一双の再順序付はライン記憶装置１２７及び１２８の一方の動作並びに１線のデータを再順序付けする方法についての説明が今行われる。理解されるべきことであるが、二つの一双の装置のうちの第２のものも又２番目の線のデータについて動作するように準備されている。それゆえ、第１線が第２線の前に伸長器１２０によって与えられる任意の２線のデータにおいては、データの第２線が二つの再順序付はライン記憶装置１２７及び１２８の一方によって再順序付けされている間に、既に再順序付けされたデータの第１線は他方の再順序付はライン記憶装置によって印刷ヘッド２０におけるシフトレジスタ集合体に送られている。

従って、データの第３線が次に後者のライン記憶装置に送られるときには、前者のライン記憶装置は再順序付けされた第２線を印刷ヘッド２０におけるシフトレジスタ集合体に供給している。ビットの再順序付けを交互に行うことによって、データは、再順序付は回路１２５によって連続的に動作させられているとしても、ＲＩＰから出力されるのと同じ高データレートで印刷ヘッドに転送される。

上に説明されたように、この発明の採択実施例においては、ラスク化画像データの各線に対して再順序付けされるべき４８６４ビツトのデータ又は画像信号がある。データはデータ源１９によって発生され、モしてＲＩＰＩＬＯによってラスク化データのビット流として供給される。ＲＩＰは印刷の各線に対するデータビットを、最初のビットが主走査方向における線の初めにある１番目の番号の画素を表し且つ最後のビットがこの線の終りにある４８６４番目の番号の画素に対するデータを表すような連続順序で供給する。データ流は伸長器１２０からデータ再順序付は回路１２５へ並列データリンクにより１６ビツトデータ語として送られる。しかしながら、４８６４ビツトのデータ線当りの画像データは印刷ヘッド２０におけるシフトレジスタ集合体の対応する四つのデータ入力チャネル３３Ａ、　３３Ｂ、　３３Ｃ及び３３Ｄに対して奇数／低、奇数／高、偶数／低、偶数／高の順序のビットの群におけるＪ　Ｉ　Ｂ１００を出なければならない。この要件は奇数及び偶数駆動器チップの、及びこれらの奇数及び偶数駆動器チップを低及び高番号のＬＥＤ駆動器チップへ更に群分けすることの上述の使用に起因している。ビットの分布を印刷ヘッドにおける適当なシフトレジスタに対する四つのチャネルに分割することによって、印刷ヘッドにおけるシフトレジスタがＲＩＰｌｌｏのデータクロック速度のわずか４分の１のシフト速度を持っているとしても、データはＲＩＰから出力されるのと同じ高データレートで印刷ヘッド２０に転送される。

図５Ａ及び５Ｂに図解されたように、各再順序付はライン記憶装置１２７及び１２８は１６ビツト幅、３０４語深さのシフトレジスタ１５０を備えている。この１６ビツト並列データリンクは１６チヤネルからなっていて、これの奇数及び偶数のチャネル（それぞれＤａｔａ　Ｉｎ　１．　３．　　！５−１５及びＤａｔａ　Ｉｎ　０．２．４−１４と標識付けされている）はそれぞれシフトレジスタの奇数及び偶数メモリセル行群１５２及び１５４に取り付けられている。従って、各入力１６ビツトデータの八つの奇数及び八つの偶数ビットはそれぞれの奇数及び偶数メモリセル行１５２及び１５４に沿ってシフトレジスタ１５０へ水平にシフトされる。シフトレジスタ１５０には四つの垂直直列シフトレジスタ１６０．１６２．１７０及び１７２ヲ構成するように四つの８ビツト列状部分群のメモリセルが含まれている。垂直直列シフトレジスタ１８０及び１６２の二つは中点すなわち１５２番目のメモリセル列に配置され、且つ残りの垂直直列シフトレジスタ１７０及び１７２は端点、すなわち３０４番目のメモリセル列を構成している。垂直直列シフトレジスタ１８０．１６２゜１７０及び１７２のそれぞれはそれゆえそれに存在するデータの８ビツト区分について動作してデータをそれぞれ中点及び端点列から印刷ヘッド２０へ直列データチャネル３３Ａ、　３３Ｂ、　３３Ｃ及び３３Ｄにより直列にシフトする。図５Ａ及び５Ｂはそれぞれ奇数及び偶数の端点及び中点の直列シフトレジスタ１７０．１７２．１６０及び１６２からシフトされている８ビツトデータ語１７３．１７４゜１７５及び１７６を示している。データ語１７３．１７４．１７５及び１７６に対する図解はすべて論理的高レベルビットを示しているが、データは無論論理的高及び低信号の連糸（ストリング）であることもあるので、これは単に図解の目的のためにすぎない。

直列シフトの８ビツトデータ語のそれぞれは中点又は端点列のそれぞれの奇数又は偶数の行部分にあるデータを含んでいる。

従って、以下において説明されるように、四つすべての８ビット語は垂直シフトレジスタから同時にシフトされるけれども、各語における八つのデータビットの特定の構成は奇数及び偶数メモリセル行１５２及び１５４に沿ってシフ）・レジスタ１５０ヘシフトされたデータによって決定される。順序付はライン記憶装置１２７及び１２８のそれぞれはそれによってラスク化画像データの４８Ｂ４ビツトを再順序付けして、対応する四つのデータ入力チャネル３３Ａ、３３Ｂ、３３Ｃ及び３３Ｄにおいて奇数／低、奇数／高、偶数／低、偶数／高の順序でＪＩＢｌｏｏを出すようにする。再順序付けされたデータはそれで印刷ヘッド２０におけるシフトレジスタ集合体による受入れに適した順序になっている。

書込み器インタフェース１２６から各再順序付はライン記憶装置１２７及び１２８への図示された制御リンクのそれぞれには二つのクロック線が含まれている。

これらのクロック線は再順序付はライン記憶装置１２７．１２８への及びこれからのデータの移動を制御するクロック信号を運んでいる。ロードクロック信号は並列入力リンクに存在する１６ビツトデータ語のシフトレジスタ１５０の第１行（ＷＯＲＤＩと標識付けされている）へのローディングを活動化し、又アンロードクロック信号は垂直直列シフトレジスタ１６０．１７０．１６２及び１７２に存在するデータをそれぞれの直列データチャネル３３Ａ、　３３Ｂ、　３３Ｃ，３３Ｄへ同時にアンロードさせる。ロードクロック信号は又任意の一つの列の各メモリセルにおける各データビットを次のより大きい番号の列にある同じ行の対応するセルに並列方式で進めさせる。従って、シフトレジスタ１５０の８０４すべての列は垂直直列シフトレジスタ１６０．１６２．１７０．１７２が活動化される前にデータで満たされる。再順序付はライン記憶装置１２７又は１２８はそれにより全１線のデータ（４８８４ビツト）を再順序付けするために動作可能である。

ロード及びアンロードクロックに対するタイミング制御機能、並びに各再順序付はライン記憶装置１２７及び１２８の他の制御は書込み器インタフェース１２６における論理回路部によって与えられる。前に説明されたように、伸長器１２０によって再順序付は回路１２５に送られるデータの任意の二つの連結した線において、データの２番目の線が二つの再順序付はライン記憶装置１２７及び１２８の一方によって再順序付けされている間に、既に再順序付けされているデータの１番目の線は他方の再順序付はライン記憶装置によって印刷ヘッド２ｏに送られる。書込み器インタフェース１２６はデータ線のそのような交互の転送のために時宜を得た方法で対応する再順序付はライン記憶装置にロード及びアンロードクロック信号を供給する。

データの任意の１画像フレームの最初及び最後の線のタイミングに関しては、伸長器１２０によって供給された画像データの各フレームの開始及び終了位置についての場所情報で書込み器インタフェース１２６におけるレジスタをロードする書込み器インタフェース１２Ｂにマイクロ制御器１３６によって一組の指令が最初に与えられている。ＪＩＢは順次式画像フレームの多ベージバッファ記憶装置として動作するので、フレーム場所情報は記憶装置制御器１３４の動作と関連してマイクロ制御器１３６によって与えられる。そのようなフレーム情報は、画像フレームの釈放を制御するために、非連続順序が望まれるならばこの順序で、印刷ヘッド２０による印刷のために伸長器１２０及び再順序付は回路１２５にマイクロ制御器１３４によって供給される。画像データの再順序付けはそれゆえウェブ１１の回転に従ってロード及びアンロードクロック信号と同期させられる。書込み器インタフェース１２６はそれでフレームごとの方式でデータの転送及び印刷を制御することができる。

伸長器１２０、再順序付はライン記憶装置１２７及び１２８、並びに書込み器インタフェース１２６はトランジスタートランジスタ論理（ＴＴＬ）又は応用特定集積回路（ＡＳ　Ｉ　Ｃ）技術を用いて構成されることができる。再順序付はライン記憶装置ＡＳＩＣ及び関係の書込み器インタフェース論理回路部の設計はこの明細書を読んだ後にはこの技術において通常の技能を有する者によって実現されるであろう。

このように、４８８４画素のデータビット流を連続順序で表したデータビットの流れが比較的安価な回路構成によって再書式化され、そして８デ一タビツト語の四つの直列データ流において印刷ヘッドに出力される。

上に説明されたよ、うに、採択実施例はラスク化画像データの各線に対する４８６４ビットのデータ又は画像信号について動作する。しかしながら、この発明による再順序付はライン記憶装置は、これにおけるメモリセルの行及び列の総数を変更することによって、より大きい又はより小さい線長の印刷ヘッド設計のものに供給されるべき、対応してより大きい又はより小さい線長の並列データについて移動するように構成されてもよい。それゆえ、データ源１９によって発生され且つＲＩＰ５４によって連続順序でラスク化データのビット流として与えられたデータは印刷ヘッドにおけるシフトレジスタ集合体の対応する四つのデータ入力チャネルへ奇数／偶数、高／低順序で読み出されることができる。再順序付けされたデータを、偶数整数Ｃを総計する入力チャネルを有し且つデータの奇数及び偶数前順序付けを必要とする（ＭｘＮ）長の印刷ヘッドは供給するために、各再順序付はライン記憶装置１２７及び１２８はその場合Ｍビット幅、Ｎ語深さのシフトレジスタを含むことになり、これによりデータはＭビット並列データリンクにより供給されることになるであろう。再順序付はライン記憶装置は（Ｍ／２）ビット垂直直列シフトレジスタを組み込み、そのそれぞれの二つが、Ｉ−１゜２．３．・・・Ｃ／２の場合、（２Ｉ　Ｎ／Ｃ）番目のメモリセル列の奇数及び偶数群のメモリセルにおいてそれぞれ動作可能であろう。それゆえに、Ｍビット幅、Ｎ語深さのシフトレジスタには総数Ｃの垂直直列シフトレジスタが組み込まれていることになるであろう。ここで説明された基本的再順序付はライン記憶装置はシフトレジスタ集合体の種々の数、長さ及び構成を持った種々の多チヤネル印刷ヘッドに対して直列データを再構成するように再順序付は回路を設計するために使用され得るであろう。

この発明は特にその採択実施例に関して詳細に説明されたが、この発明の精神及び範囲内で種々の変形及び変更が行われ得ることは理解されるであろう。

ＦＩＧ、　１提末扶４事ｔ国際調査報告　　　。Ｍ／１１−０／ＭＧＯｎ

Claims

【特許請求の範囲】

１．データリンク及び制御リンクに接続されることができて前記の制御リンクにより運ばれた制御信号に従って前記のデータリンクにより運ばれた連続順序のデータビットの少なくとも一つの線を再順序付けすることの可能な再順序付けライン記憶装置であって、前記の制御信号に応答して前記のデータビットの記憶及び選択可能な転送のために動作可能であり、且つ前記のデータピットの第１及び第２の分割にそれぞれ対応して複数のセル群及び複数の部分群に配列されている複数の相互接続されたメモリセルを備えており、これによって、前記のデータビットが前記の第１及び第２の分割に対応して連続順序で前記の複数の群へ移され且つ又非連続順序で前記の複数のセル部分群から移されることのできる、前記の再順序付けライン記憶装置。
２．前記の複数のメモリセルが更に行及び列のマトリクスを構成していて、前記の複数のセル群が前記のメモリセルの奇数及び偶数の行群からなっており、且つ前記の複数のセル部分群が前記のメモリセルの中点及び端点の列からなっている、請求項１の記憶装置。
３．前記の奇数及び偶数行群が更に並列シフトレジスタを備えていて、前記のデータ線が多並列ビット語としてそれヘロードされ、前記の中点及び端点列が対応する複数の直列シフトレジスタを備えていて、前記の再順序付けされたデータ線がそれから直列にアンロードされ、且つ前記の制御信号が更に前記のロード及びアンロードのためにそれぞれ動作可能なロード及びアンロードクロック信号を含んでいる、請求項２の記憶装置。
４．第１及び第２の再順序付けライン記憶装置が準備されていて少なくともデータの１番目及び２番目の線についてそれぞれ動作することができ、前記のデータの２番目の線が前記の第２の再順序付けライン記憶装置によって再順序付けされることのできる間に、既に再順序付けされている前記のデータの線が前記の第１の再順序付けライン記憶装置からシフトされることができて、前記の２番目の再順序付けされた線がその後、前記の制御信号に従って前記の第２の再順序付けライン記憶装置からシフトされる、請求項１の記憶装置。
５．複数の記録素子を持った印刷ヘッドに供給されるべきラスタ化データビットを再順序付けするための装置であって、所与の順序で準備されたラスタ化データビットの源、制御信号に応答して前記のデータビットの記憶及び選択可能な転送のために動作可能であり、Ｍ及びＮが両方共１より大きい整数である場合それぞれＮ列段のＭ行のシフトレジスタを形成するように配列されているＭＸＮメモリセル装置のマトリクス、前記のレジスタ列段に沿ってデータのＭビット語を並列にシフトして前記のメモリセルのマトリクスをＭＸＮビットのデータで満たすために制御信号を与えるための制御装置であって、データビットを前記のマトリクスのＮ番目の列段から及び中間の列段から前記の印刷ヘッドに直列にシフトしてこれにより供給されたデータを再順序付けするための付加的な制御信号を与える前記の制御装置、を備えている前記の再順序付けするための装置。
６．記録材料に画像を記録するために動作可能な前記の記録素子を活動化するための駆動器装置、及び複数のシフトレジスタ集合体を有していて、各シフトレジスタ集合体へ直列に入力された前記の再順序付けされたデータを記憶することができ且つ前記の記憶されたデータを前記の駆動器装置に並列に出力することのできるシフトレジスタ集合体装置、を更に備えていて、前記の再順序付けされたデータが前記のシフトレジスタ集合体の対応するものへの入力のための高番号及び低番号の、奇数番号及び偶数番号のビット書式における多数のデータ流を構成している、請求項５の装置。
７．前記のデータ再順序付け装置が更に、データビットの１番目及び２番目の線についてそれぞれ動作可能な第１及び第２の再順序付けライン記憶装置を備えていて、前記の制御信号が前記の第１及び第２の再順序付けライン記憶装置を交互に可能化し、データビットの前記の２番目の線が前記の第２再順序付けライン記憶装置によって再順序付けされている間に、既に再順序付けされたデータビットの前記の１番目の線が前記の第１再順序付けライン記憶装置から前記のシフトレジスタ集合体ヘシフトされ、データビットの前記の２番目の再順序付けされた線がその後前記の第２再順序付けライン記憶装置から前記のシフトレジスタ集合体ヘシフトされる、請求項５の装置。
８．前記のラスタ化データビットを圧縮するために動作可能なデータ圧縮器装置、前記の圧縮されたデータを記憶するために動作可能な画像バツフア装置、前記の画像バッファ装置から前記の圧縮データを検索するために且つ前記の圧縮データを多ビット並列語書式においてデータビットの前記の線へと復元してこれを前記のメモリセル装置マトリクスに転送するために動作可能な伸長器装置、並びに前記のデータ圧縮、バッファ記憶、及び伸長を制御するために動作可能な制御装置、を更に備えている、請求項５の装置。
９．少なくとも一つの線の連続順序のデータビットを再順序付けするためのデータ再順序付け装置であって、前記のデータビットの記憶及び選択可能な転送のために動作可能な複数の相互接続されたメモリセルを有していて、前記のセルのそれぞれが前記のビットの一つの記憶のために適合させられており、前記の複数のセルが前記のデータビットの第１及び第２の分割にそれぞれ対応して複数のセル群及び複数のセル部分群に配列されている、少なくとも一つの再順序付けライン記憶装置、制御信号を供給して前記の順次式データの前記の再順序付けライン記憶装置への及び前記の複数のセル部分群からの前記の選択可能な転送を実施するようにするための制御装置、前記の制御信号を運ぶために前記の制御装置と前記の再順序付けライン記憶装置との間に接続された制御信号リンク装置、並びに、前記のデータビットを運ぶために前記の再順序付けライン記憶装置に接続されたデータリンク装置、を備えていて、前記の連続順序のデータの線が前記の第１及び第２の分割に対応して前記の連続順序で前記の再順序付けライン記憶装置ヘロードされ且つ又再順序付けされた順序で前記の複数のセル部分群からアンロードされ得るようになっている、前記のデータ再順序付け装置。
１０．前記の複数のセル群が並列シフトレジスタを構成し且つ前記の複数の部分群が前記の再順序付けされたデータ線の直列読出しのための複数の直列シフトレジスタを構成している、請求項９の装置。
１１．複数の記録素子及びこれを活動化するための駆動器装置を有していて、データ線ごとの方式で記録材料上に画像を記録するために動作可能な記録装置、並びに複数のシフトレジスタ集合体を有していて、各シフトレジスタ集合体へ直列に入力された前記の再順序付けされた線データを記憶することができ且つ又前記の記憶されたデータを前記の駆動器装置へ並列に出力することができるシフトレジスタ集合体装置、を更に備えていて、前記の再順序付けされたデータ線が、前記のシフトレジスタ集合体の対応するものへの入力のための、高番号及び低番号の、奇数番号及び偶数番号のビット書式における多数のデータ流を構成している、請求項１０の装置。
１２．データビットの１番目及び２番目の線についてそれぞれ動作可能な第１及び第２の再順序付けライン記憶装置を更に備えていて、前記の制御信号が前記の第１及び第２のライン記憶装置を交互に可能化し、データビットの前記の２番目の線が前記の第２再順序付けライン記憶装置によって再順序付けされている間に、既に再順序付けされたデータビットの前記の１番目の線が前記の第１再順序付けライン記憶装置から前記のシフトレジスタ集合体ヘシフトされ、データビットの前記の２番目の再順序付けされた線がその後前記の第２再順序付けライン記憶装置から前記のシフトレジスタ集合体ヘシフトされる、請求項９の装置。
１３．ラスタ化画像データ流を供給するためのラスタ化画像データ源、前記のラスタ化データ流を圧縮するために動作可能なデータ圧縮器装置、前記の圧縮された画像データを記憶するために動作可能な画像バッファ装置、前記の画像バッファ装置から前記の圧縮データ流を検索するために且つ前記の圧縮データを多ビット並列語書式においてデータビットの前記の線へと復元してこれを前記のデータリンクヘ転送するために動作可能な伸長器装置、並びに前記のデータ圧縮、バッファ記憶、及び伸長を制御するために動作可能な制御器装置、を更に備えている、請求項１２の装置。
１４．静電写真式画像記録装置であって、前記の画像記録装置による記録のために再順序付けされた順序で転送されるべき順次式画像データの完全な１線を記憶するための少なくとも複数の所定数のメモリサイトを有する少なくとも一つの再順序付けライン記憶装置を含んでいる記憶装置、複数の記録素子及びこれを活動化するための駆動器装置を有していて線ごとの方式で記録材料上に画像を記録することのできる記録装置、複数の所定数のシフトレジスタ集合体を有していて、このそれぞれが各シフトレジスタ集合体へ直列に入力された画像信号を記憶することができ且つ前記の画像信号を前記の駆動器装置に並列に出力することのできるシフトレジスタ集合体装置、並びに前記のデータ線の前記の記憶装置への第１の転送及び前記のデータ線の再順序付けされた方式での前記のシフトレジスタ集合体装置への第２の転送を制御するために動作可能な書込み器インタフェース装置、を備えている前記の静電写真式画像記録装置。
１５．データ線が複数のデータビットからなっており、前記の再順序付けライン記憶装置が前記のデータビットの記憶及び選択可能な転送のために動作可能な複数の相互接続されたメモリセルを備えていて、前記のセルのそれぞれが前記のデータビットの一つの記憶のために適合されており、前記の複数のセルが前記のデータビットの第１及び第２の分割にそれぞれ対応して複数のセル群及び複数のセル部分群に配列されている、請求項１４の装置。
１６．前記の再順序付けされたデータ線が、前記のシフトレジスタ集合体の対応するものへの入力のための、高番号及び低番号の、奇数番号及び偶数番号のビット書式における複数のデータ流を構成している、請求項１５の装置。
１７．データビットの１番目及び２番目の線についてそれぞれ動作可能な第１及び第２の再順序付けライン記憶装置を更に備えていて、前記の制御信号が前記の第１及び第２の再順序付けライン記憶装置を交互に可能化し、データビットの前記の２番目の線が前記の第２再順序付けライン記憶装置によって再順序付けされている間に、既に再順序付けされたデータビットの前記の１番目の線が前記の第１再順序付けライン記憶装置から前記のシフトレジスタ集合体ヘシフトされ、データビットの前記の２番目の再順序付けされた線がその後前記の第２再順序付け記憶装置から前記のシフトレジスタ集合体ヘシフトされる、請求項１４の装置。