JPS63112899A - ドライブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、イメージセンサ−等からの信号を読み出す
ためのドライブ回路に係り、特に、シフトレジスタを用
いた双方向のドライブ回路に関する。

〔従来の技術〕

多数の光センサ−、例えばフォトダイオードを並べたイ
メージセンサ−がファクシミリのセンサ一部等に使用さ
れている。

特に、アモルファスシリコンを利用した原稿と同し長さ
の長大なセンサーが実現されるに至り、重要性が増して
いる。

このフォトセンサーは、多数のフォトダイオードを並べ
ているため、このフォ１ヘセンザーから映像信号を得る
ためには、フォトダイオード列から成るイメージセンサ
−を順次読み出すためのドライブ回路が必要となる。

第２図は、センサ一部分を含めたドライブ回路の例であ
る。図において、２０はフォトダイオード等より成るセ
ンサーで、このセンサーが多数並んでイメージセンサ−
が作られる。２１はボルテージフォロワであり、インピ
ーダンス変換器として動作する。２２は、Ｎ−ＭＯ３Ｆ
ＥＴ２２　’およびＰ−ＭＯ３ＦＥＴ２２　　より成る
走査用のアナログスイッチ、２３はレベルシフタ、２４
．２５はそれぞれシフトレジスタである。２６はインバ
ータ、２７は、配線部に寄生する浮遊容量である。

このようなイメージセンサ−のドライブ回路において、
光がセンサー２０に入射すると、これは、センサー２０
を含めて容量２７に、入射光量に応じた電荷を蓄積する
。

その電位レベルをボルテージフォロワ２１で受け、走査
用のアナログスイッチ２２を開閉して、出力信号として
の映像信号を得る。

走査用のアナログスイッチ２２を開閉するためのタイミ
ング信号は、シフトレジスタ２４．２５−より作られる
。インバータ２６は、Ｎ−ＭＯＳ２２′、Ｐ−ＭＯ３２
２のＦＥＴより成るアナログスイッチを開閉するための
信号を作るためのものである。

各シフトレジスタにはクロック人力２７および走査入力
が設けられており、各クロック毎に遅延された走査入力
をシフトレジスタから得て、この信号により走査用のア
ナログスイッチ２２を開閉する。

この時、センサー読み出し後の入力ラインに電荷が残っ
ていると、次の画像信号読取時にこれが合わせて読み出
され画像信号に雑音が混入することとなるので、入力ラ
インをアースするためのりセット回路を設ける必要があ
る。

第３図は、このリセット回路にＣＭＯ３構成のアナログ
スイッチ３１．３２−を設けた例である。

図において、２１．２１′は第２図のボルテージフォロ
ワ２１に対応するもので、このボルテージフォロワ２１
．２１′の出力は、走査用アナログスイッチに入力され
る。また、ボルテージフォロワの入力である端子３６．
３７は、それぞれセンサーに接続されている。

この第３図において、走査用アナログスイッチをオンに
して、映像信号を読み出した後、アナログスイッチ３１
．３２を順次オンにして、端子３６．３７を順次オンに
してリセットし、各入力ラインに残っている電荷をアー
スする。

ところが、このように隣接したセンサーの入力ライン間
には、浮遊容量３３が存在するため、リセットのタイミ
ングによっては、次段の出力信号が影響されてしまうと
いう問題点を有する。

この問題点を解決するため、リセットのタイミングを、
読み出し時から出来るだけ遅らせることがよい。

第４図は、このような、リセットのタイミングをｍビッ
ト遅れさせたドライブ回路の例を示す。

図において、４６−１．４６−２−−−４６−　ｎは、
シフトレジスタであり、端子４３からのクロックに応じ
て、スイッチ４７−１．４７−２−４７−ｎを順次オン
オフ制御するための制御信号を発生する。これらはｎビ
ットドライバを構成する。

４５−１．４５−２〜４５−ｎは、シフトレジスタ４６
−１等の出力を受け、そのレベルを変換するレベルシフ
タであり、このレベルシフタの出力によってスイッチ４
７−１．４７−２−を制御する。

４４−１．４４−２〜４４−ｎは、ボルテージフォロワ
であり、端子４０−１．４０−２、〜４Ｑ−ｎに接続さ
れたセンサーからの出力を受け、前述のスイッチ４７−
１、〜４７−ｎを介して映像信号出力を端子４２に出力
する。スイッチ４７−１．４７−２〜４７−ｎは、シフ
トレジスタ４６−１．４６−２〜４６−ｎからの制御信
号を受けて順次開閉されるので、−列に並んだセンサー
の出力を一連の映像信号として出力することになる。

前述のとおり、映像信号を読み出した後の入力ラインに
残っている電荷をアースするため、スイッチ４８−Ｌ　
４８−２〜４８−ｎが設けられている。そして、例えば
スイッチ４７−１が閉となってセンサーの出力が読み出
された後、ｍビット後に、スイッチ４８−１を閉じて、
このラインの残留電荷を除去する。

従って、ｎ番目のセンサーからの出力４０−ｎをスイッ
チ４７−ｎの閉によって読み出した後、ｎビット後にス
イッチ４８−ｎを閉にするためには、さらにｍビット遅
延リセットのためのダミービットとなるシフトレジスタ
列４６−０１〜４６−０ｍが必要となる。

第４図に示した例は、スイッチ４７−１．４７−２−４
７−　ｎを、上記の順にオンとして、センサーを読み出
すもの、即ち、図の左から右方向へのスキャンのみを行
う場合のものであるが、場合によっては、左から右方向
のみでなく、右から左方向へスキャニングする必要が生
ずる。

第５図は、このように、左−右、右−左へのスキャニン
グを可能にした例である。図において、第４図と同じ部
材には同じ番号が付与しである。

この場合は、ｎビットトライバを構成するシフトレジス
タ５６−１．５６−２−−５６−　ｎとして、左右双方
向にシフト可能なシフｌ−レジスタを使用することと、
ｎビットトライバの右部分にｍビット遅延リセット用の
ダミーピッ）・であるシフトレジスタ群４．６−０１〜
４６−０ｍを設ける外に、ｎビットドライバの左側にも
ｍビット遅延リセット用のダミービットであるシフトレ
ジスタ群４６−０１′〜４６−０ｍ’を設けている。ま
た、センサー人カラインに設けられる入力ラインリセッ
ト用のスイッチ５８−１〜５８−ｎは、シフトレジスタ
４６−０１〜４６−０ｍ及びシフトレジスタ４６−０１
′〜４６−０ｍ’の双方からの信号によっても制御され
る。

従って、左から右へのスキャニングの際には、シフトレ
ジスタ群４６−０１〜４６〜Ｏｍを使用することによっ
てｍビット遅延した形でスイッチ５８−１．５８−ｎを
閉じ、センサーの入力ラインをアースすると同時に、右
から左へのスキャニングの際にも、シフトレジスタ群４
６−０１′〜４６−０ｍ’を使用することによって、ｍ
ビット遅延リセットを可能とすることができる。

〔発明が解決しようとする問題点〕

以上述べたように、入力ラインに残っている電荷を完全
に抜きとる為の、入力ラインのリセットを、読み出し時
よりｍビットだけ遅れたタイミングで行わせようとする
と、一方向スキャニングの場合でもｎ＋ｍビットのシフ
トレジスタ類が必要となる。

更に、イメージセンサ−の読取りの方向性に自由度を与
えるために、左右双方向の走査（双方向スキャニング）
を可能となるようにすると、第５図に示すように、ｎビ
ット・ドライバに対し、２ｍビットのシフトレジスタが
必要となる。これをそのまま、集積回路としてレイアウ
トすると、必要とするチップサイズが大きくなるという
問題点を有している。

この発明は、このような点にかんがみてなされたもので
あり、双方向スキャニングを可能としたイメージセンサ
−ドライブ回路において、ＩＣ化した時のチップの面積
の減少を図ることができるイメージセンサ−ドライブ回
路を提供することを目的とする。

〔問題点を解決するための手段および作用〕上述の問題
点を解決するため、この発明においては、双方向シフト
レジスタを用いて双方向読み出しを行う多数の入力信号
を読み出すためのドライブ回路において、ｍビットの双
方向シフトレジスタを設けることを特徴とする。

これにより、上記、多数の入力信号読み出しのためのド
ライブ回路をＩＣ化する際のチップ面積の縮少を図るこ
とを可能にする。

〔実施例〕

第１図は、この発明の実施例である。図において、１〜
１．１−２、〜１−ｎは、ボルテージフォロワであり、
端子ＩＮＩ、ＴＮ２〜ＩＮｎからのイメージセンサ−出
力を、スキャン用のスイッチ２−１．２−２〜２−ｎを
介して、順次映像出力として、出力ライン６に送り出す
。３−１．３−２、〜３−ｎは、レベルシフターであり
、シフトレジスタ４−１．４−２〜４−ｎからの信号の
レベルをスキャン用のスイッチ２−１．２−２〜２−ｎ
駆動に適するものとして、前記スキャン用のスイッチ２
−１．２−２〜２−ｎに送るものである。

また、スイッチ５−１．５−２、〜５−ｎば、センサー
の入力ラインＩＮＩ〜ＩＮｎに残留している電荷を除く
ためのリセット用のスイッチである。リセット用のスイ
ッチ５−１は、スイッチ２−１が閉となった後ｍビット
遅れて閉となるものである。

各スイッチ２−１．２−２、〜２−ｎおよびスイッチ５
−１．５−２、〜５−ｎは、第２図、第３図で説明した
アナログスイッチが利用できることはいうまでもない。

ｎ番目のスイッチ５−ｎが、スイッチ２〜ｎのオン後ｍ
ビット遅延した後オンとなるため、ダミービット用のｍ
個のｍビット遅延リセット用のシフトレジスタ４−０１
〜４−０ｍが設けられている。

以上は、第５図に示した従来例とその基本を同一にする
ものであるが、この発明においては、ダミービット用の
ｍビット遅延リセットのためのシフトレジスタ４−０１
〜４．−　Ｏｍとして、双方向シフトレジスタを用い、
ｎピッｌ−）ライムのシフトレジスタ４−１からのシフ
ト出力を、ｍビット遅延すセソＩ・用のシフＩ・レジス
タ４−０ｍにｆｆ！して、シフトレジスタ４−１〜４−
ｎおよび４−０１〜４−０ｍで閉リングを形成している
。

このようなイメーシセンザードライブ回路において、左
から右へスキャニングを行う時は、スキャン用スイッチ
２−１のオン後、ｍピッ１へ遅れてリセット用スイッチ
５−１をオンとする。順次スキャン用スイッチ２−２．
２−３をオンにした後、それぞれｍピッｌ−遅れてリセ
ット用スイッチ５−２．５−３をオンとする。このよう
にして、最後にスイッチ２−　ｎがオンになると、ｍビ
ット後、ダミー用のシフトレジスタ４−０ｍからの信号
によってスイッチ５−ｍが駆動されてリセットが行われ
る。シフ１〜レジスタ４−０ｍとシフトレジスタ４−１
が互いに接続されてこれらのシフトレジスタが閉じたリ
ングを形成しているので、この動作は、再びスイッチ２
−１の閉へと進み、連続的な読み出しが可能となる。

逆に、右から左へのスキャニングを行うときには、シフ
トレジスタ４−１〜４−ｎおよび４−０１〜４−０ｍの
駆動を逆方向にすることにより、イメージセンサ−の連
続的な読み出しが可能となることも明らかである。

以上、この発明の実施例としてイメージセンサ−のドラ
イバ回路をあげて説明してきたが、これに限られること
なく、一般的なドライバ回路に使用し得ることはいうま
でもない。

なお図では説明の簡略化のため、シフトレジスタを右ま
たは左方向にシフト制御するための制御信号回路につい
ては省略した。

〔発明の効果〕

以ト述べたとおり、この発明においては、ダミービット
用のシフトレジスタを双方向とすることにより、ｍ個の
シフトレジスタのみを設けるだけで、双方向スキャニン
グの可能なイメージセンサ−ドライブ回路を実現できる
。

これは、例えば、６４ビツトのドライバでリセソトを１
０ビット遅らずものとすれば、本来８４ビット分のシフ
トレジスタを必要とするところ７４ビツト分のシフトレ
ジスタのみで良いことになり、約１２％の面積縮小が計
れることとなる。

また、リセットは遅くなる方が出力信号線への影響が小
さくなるので、遠く遅らせる事によってドライブ回路の
性能を一層向上させることができ、このとき、増々本発
明の効果が上がることになる。

【図面の簡単な説明】

第１図は、この発明の実施例を示す図、第２図、第３図
は、この発明の原理であるイメージセンザードライブ回
路の動作を説明する図、第４図、第５図は、それぞれ従
来例を示す図である。 ■−１，１−２〜ｌ−ｎ　　ボルテージフォロワ、２−
１．２−２〜２−ｎ　　スキャン用スイッチ、３−１．
３−２〜３−ｒｒ−レベルシフター、４−１．４−２〜
４−　ｎ−−ｎヒツトドライバ用シフトレジスタ、 ４−０１．４−０２〜４−　Ｏｍ−ｍビン１−遅延リセ
ソ１〜用シフトレシスク、 ５−１．５−２〜５−ｎ−リセット用スイッチ。

Claims (1)

1. 【特許請求の範囲】 　シフトレジスタによって多数の入力信号を順次読出す
   ようにすると共に、入力信号の入力ラインに入力ライン
   アース用のリセットスイッチを設けて、入力信号読出後
   、所定のｍビット遅れて前記リセットスイッチをオンに
   して、入力信号ラインをリセットするようにしたドライ
   ブ回路において、ｍビット遅延リセット用のｍ個の双方
   向シフトレジスタを設け、双方向スキャニングを可能と
   なるようにしたことを特徴とする、 ドライブ回路。