JPH02235355A - 半導体製造装置及び製造方法 - Google Patents

半導体製造装置及び製造方法

Info

Publication number
JPH02235355A
JPH02235355A JP5666989A JP5666989A JPH02235355A JP H02235355 A JPH02235355 A JP H02235355A JP 5666989 A JP5666989 A JP 5666989A JP 5666989 A JP5666989 A JP 5666989A JP H02235355 A JPH02235355 A JP H02235355A
Authority
JP
Japan
Prior art keywords
metal film
semiconductor
movable table
defective
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5666989A
Other languages
English (en)
Inventor
Yutaka Hosomi
細見 裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP5666989A priority Critical patent/JPH02235355A/ja
Publication of JPH02235355A publication Critical patent/JPH02235355A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウェーハの裏面に形成した金属膜の良
否を検査する半導体製造装置およびそれを用いた半導体
装置の製造方法に関する.〔従来の技術〕 半導体装置は、半導体ウェーハの半導体素子形成工程、
裏面電極の成膜工程、特性検査工程、ペレッタイズ工程
、ペレットマウント工程を経て製造される. 成膜工程では、第2図に示すような真空蒸着装置(10
)により、半導体ウェーハ(1)の裏面に金属膜(m)
を形成する.同装置(10)は、真空チャンバ(l1)
内の上部に複数個配置した傘状のプラネタ(l2)や、
底部に配置した蒸着源(13)等を収納して構成される
。プラネタ(l2)の外周部には、鍔又は爪付きの保持
穴(12a)を複数箇所に形成し、この保持穴(12a
)内に半導体ウェーハ (1)を収納し、ハット(l4
)により保持する。プラネタ(l2)は、真空チャンバ
(l1)外に配置した回転駆動機構(l5)により、自
転及び公転し、蒸着源(l3)から金属蒸気(13a)
を照射して、半導体ウ工−ハ(1)の裏面に金ffll
!i!!(m)が形成される。
金属膜(m.)が形成された半導体ウェーハ(1)は、
特性検査工程へ送られる。特性検査は、第3図に示すよ
うな特性検査装置(20)により、半導体ウェーハ(1
)に多数個基盤目状に形成された半導体素子(2)ごと
に行う。特性検査装置(20)は、半導体ウェーハ(1
)に金属1l1(m)を形成した裏面を吸着する可動テ
ーブル(2l》と、可動テーブル(21)上方に、平行
に固定配置されたブロープカード(22)と、ブローブ
カード(22)から複数本垂設したニードル(23)と
、二一ドル(23)の中心軸に配置したマーキング装置
(24)とを具備する。可動テーブル(21)は、半導
体ウェーハ(1)を水平方向及び垂直方向に間歇動じ、
半導体素子(2)上の電極パッド(3)を一個ずつ、二
ドル(23)に弾性的に接触させ、半導体素子(2)の
良否を判定する。不良と判定された半導体素子(2)の
表面には、マーキング装置(24)からインク打点等に
より、不良マークが付される。
特性検査が終了した半導体ウェーハ(1)は、ペレッタ
イズ工程へ送られる.ベレンクイズ工程では、第4図に
示すように、X−Yテーブル(31)に吸着されている
透明な貼着シ一ト(30)に半導体ウェーハ(1)を貼
着し、半導体ウェーハ(1)上をダイシングソ−(32
)が高速回転しながら、X−Yテーブルが縦横に移動す
る.すると、半導体ウェーハ(1)が切断され、半導体
ペレット(4)を得る。
この半導体ペレット(4)は、第5図に示すようなベレ
ントマウント工程へ送られる。ペレットマウント工程で
は、先ず、第5図(a)に示すように、半導体ペレット
(4)を貼着している粘着シート(30)を筒状の保持
枠(4l)へ移載する。次に、第5図(b)に示すよう
に、粘着シー} (30)の周辺部(30a)を相対的
に下降することにより、粘着シート(30)を伸張し、
半導体ペレット(4)の間隔を放射状に拡開する.そし
て、真空吸着コレット(42)により、不良マークが付
されていない半導体ペレ,ト(4)を1個ずつ吸着し、
金属製のリードフレーム〔図示せず〕等の上へ移載する
.半導体ベレソト(4)の裏面側には、金属膜が形成さ
れているから、半導体ベレソト(4)は、半田により、
金属製のリードフレーム等にマウントされる. 〔発明が解決しようとする課題〕 半導体ウェーハ(1)の裏面に形成する金属膜は、成膜
工程において、半導体ウェーハ(1)をプラネタ(12
)の保持穴(12a)内に収納・保持して形成される。
しかし、保持穴(12a)には、鍔又は爪を形成してい
るため、半導体ウェーハ(1)がこの鍔又は爪に当接し
ている部分には、金属膜(rn)は形成されない.例え
ば、鍔が形成されているときは、第6図に示すように、
半導体ウェーハ(1)の周辺部で金属膜(m)が形成さ
れない。半導体ウェーハ(1)の周辺部は、端部が円形
であるから、大部分は特性チェックまたは外環検査にお
いて不良は判定される正常な四角形の、半導体ペレット
(4)であっても、金属膜(m)が一部分形成されてい
ない場合がある.しかし、第6図部分拡大図に示すよう
に金属1)1(m)が一部分形成されていないときは、
勿論、全く形成されていない場合でも、隣接する半導体
素子(2)に形成されている金属膜を通して通電可能で
あるため、必ずしも特性チェックで、不良品と判定され
ず、不良マークが付されない。すると、不良な半導体ペ
レソト(4)であっても、リードフレーム等にマウント
されてしまう。しかも、外観上は固着されており、見た
目には接続不良であることが判断できず、また、電気的
にも一応接続されているから、出荷検査等でも除去でき
ない。
しかし、 半導体ベレット(4)の裏面全面で半田付け
されておらず固着強度が低下していることから、短期間
で故障し、高い信頼性を得ることができない. このため、従来においては、金属1l!(m)が全く形
成されていないか一部しか形成されていない半導体ペレ
ソト(4)を目視検査して、不良の半導体ペレット(4
)については手作業で除去しており、大変煩雑であった
. そこで、本発明は、金属膜が完全に形成されていない半
導体ペレットを、自動的に判別して不良マークを付する
ことができる半導体製造装置、および、それを用いた半
導体装置の製造方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、上記目的を達成するため、半導体素子を多数
形成し、かつ、裏面に金冗膜を形成した半導体ウェーハ
を吸着する可動テーブルの少なくとも半導体ウェーハの
裏面外周部に当接する部分を透光性部材で構成するとと
もに、半導体素子の特性を検査して、不良半導体素子の
表面に不良マークを付するマーキング装置を可動テーブ
ルの上方に配置し、金属膜の形成状態を検出するセンサ
を、上記可動テーブルの下方に配置し、上記センサによ
り検出された信号を入力して金属膜の形成状態の良否を
識別し、かつ、不良な状態に形成された金属膜に対応す
る半導体素子の表面位置に上記マーキング装置により不
良マークを付す判別回路を、設けたことを特徴とする半
導体製造装置を提供する。
本発明はまた、半導体素子を多数形成し、かつ、裏面に
金属膜を形成した半導体ウェーハを、少なくとも半導体
ウェーハの外周部に当接する部分を透光性部材で構成し
た可動テーブルに吸着し、半導体素子の特性を検査して
、可動テーブルの上方に配置したマーキング装置により
、不良の半導体素子の表面に不良マークを付する製造方
法において可動テーブルの下方に配!したセンサにより
、金属膜の形成状態を検出し、上記マーキング装1とセ
ンサとの間に電気的に接続した判別回路により、金属膜
の形成状態の良否を識別し、金属膜の形成状態が不良の
半導体ペレット表面に上記マーキング装置によりマーキ
ングすることを特徴とする半導体装置の製造方法とを提
供する. 〔作用〕 半導体ウェーハの裏面に形成された金属膜は、半導体ウ
ェーハの周辺部において不良状態に形成されていること
が多く、少なくとも半導体ウェーハの周辺部の金篇膜の
形成状態を、センサにより検出する.この検出は、半導
体ウェーハに多数形成された半導体素子の特性の検査と
同時に行い、センサから出力される信号を判別回路が入
力し、そして、金属膜の形成状態の良否を識別する.判
別回路は、さらに、金属膜の形成状態が不良と認識され
た半導体素子に対し、不良マークを付する信号をマーキ
ング装五に出力する. 〔実施例〕 本発明に係る一実施例を第1図を参照して説明する.但
し、従来と同一部品は同一符号を附して、その説明は省
略する. 同図において、(50)は、裏面に金属1!tl(m)
を形成した半導体ウェーハ(1)の特性を検査する際に
吸着する可動テーブルで、水平方向及び鉛直方向に間歇
動ずる.この可動テーブル(50)は従来と異なり、少
なくとも半導体ウェーハ(1)の裏面外周部(1a)に
当接する部分を石英ガラス等の透光性部材(51)で構
成する(52)は、金a膜( m )と同じ光量を反射
する反射膜で、透光性部材(51)を構成していない可
動テーブル(50)の中心部下側に形成する(5)は、
金属膜(m)の形成状態を検出するセンサで、マーキン
グ装置(24)と対向して可動テーブル(50)の透光
性部材(51)の下方に配置する.センサ(5)は、半
導体素子(2)の一個分を一挙に検出することができる
CODや、半導体素子(2)の一個の幅の長さを検出す
ることができるラインセンサ等、金属膜(m)が形成さ
れているか否かを検出することができるものであれば特
定するものではない.金属膜(m)が検出されているか
否かは、金屈1)1J(m)から反射される光量と金属
膜(m)が形成されていない部分から反射される光量と
の差等により検出する.(6)は、前記センサ(5)か
らの出力信号を入力し、光量の差により、金z膜(m)
の形成状態を識別する判別回路で、金属膜(m)が完全
に形成されていないときに、マ一キング装置(24)へ
インクを打点させる信号を出力する. 本発明に係る半導体製造装置は以上のように構成され、
次に、この装置を用いた半導体装置の製造方法について
説明する。
従来の技術において説明したように、金属膜( m >
が形成された半導体ウェーハ(1)は、可動テーブル(
50)に吸着されて、半導体素子(2)ごとに特性が検
査される.即ち、可動テーブル(50)の上方に固定配
置されたブローブカード(22)から垂設している二一
ドル(23)に半導体ウェーハ(1)の周辺部に形成し
7た半導体素子(2)上の電極バンド(3)を一個ずつ
、弾性的に接触させる。このとき、同時に、センサ(5
)により、金mEl!i(m)の形成状態を検出する.
この検出された信号を判別回路(6)が入力し、この判
別回路(6)が金属膜(m)の形成状態の良否を識別す
る.金居膜(m>が完全に形成されていないと識別した
ときは、マーキング装a (24)にインクを打点させ
る信号を出力し、半導体素子(2)の表面に不良マーク
を付する.このようにして、一つの半導体素子(2)の
特性検査及び金属膜(m)の形成状態の検査が終了する
と、可動テーブル(50)を鉛直方向及び水平方向に移
動して、中心部側の半導体素子(2)の特性検査を行う
.中心部側の半導体素子(2)の裏面には、金属膜(m
)が確実に形成されてあり、また、可動テーブル(50
)を透光性部材(51)で構成していないことから、中
心部側の半導体素子(2)の金κIN(m)の形成状態
の検査はしない.図示例のように、中心部の可動テーブ
ル(50)の下側に、金HI[ff(m)と同じ光量を
反射する反射膜(52)を形成した場合は、判別回路(
6)が、半導体素子(2)に金属y4(m)が形成され
ていないと識別することはない.従って、半導体ウェー
ハ(1)の中心部側の半導体素子(1)には、金属1!
(m)の形成状態に起因して、不良マークが付されるこ
とはない。
このようにして、特性検査及び金属膜(m)の形成状態
の検査が終了すると、ペレッタライズ工程、ペレットマ
ウント工程へと送られる.ペレットマウント工程では、
不良マークが付された特性不良又は金属膜形成不良の半
導体ベレット(4)を除き、コレット(42)により真
空吸着されて、リードフレーム等へマウントされる. 以上は本発明に係る一実施例を説明したもので、本発明
はこの実施例に限定することなく、本発明の要旨内にお
いて設計変更することができる.例えば、半導体ウェー
ハを吸着する可動テーブルの全面を透光性部材で構成す
ることや、反射1!fl (52)を必ずしも形成する
必要はない。
また、マーキング装置(24》は、半導体素子(2)の
特性検査と同時に不良マーキングを付する場合のみなら
ず、不良結果を記憶しておいて、半導体素子(2)の数
涸分遅れて不良マーキングを付するようにしてもよい。
〔発明の効果〕
本発明によれば、半導体素子に金属膜が完全に形成され
ているか否かを自動的に検査することができるため、手
作業による金!IJ形成状態の検査が解消し、しかも、
特性検査と同時に行うことができるため、作業性が一段
と向上する.
【図面の簡単な説明】
第1図は本発明に係る半導体製造装五の概略図である。 第2図乃至第5図は半導体装置の製造工程を追って説明
する図で、第2図は成膜工程の縦断面図、第3図は特性
試験工程の縦断面図、第4図はベレンクイズ工程の縦断
面図、第5図はペレソトマウント工程の瞳断面図、第6
図は課題を説明するための要部拡大図を含む半導体ウェ
ーハの底面図である。 (1)一・一半導体ウェーハ、 (1a)一・・裏面外周部、(2)一・半導体素子、(
5)・・・センサ、   (6)一・判別回路、(24
) 一・マーギング装置、 (50)・−・一可動テーブル、

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子を多数形成し、かつ、裏面に金属膜を
    形成した半導体ウェーハを吸着する可動テーブルの少な
    くとも半導体ウェーハの裏面外周部に当接する部分を透
    光性部材で構成し、半導体素子の特性を検査して、不良
    半導体素子の表面に不良マークを付するマーキング装置
    を可動テーブルの上方に配置するとともに、金属膜の形
    成状態を検出するセンサを、上記可動テーブルの下方に
    配置し、 上記センサにより検出された信号を入力して金属膜の形
    成状態の良否を識別し、かつ、不良な状態に形成された
    金属膜に対応する半導体素子の表面位置に上記マーキン
    グ装置により不良マークを付す判別回路を設けたことを
    特徴とする半導体製造装置。
  2. (2)半導体素子を多数形成し、かつ、裏面に金属膜を
    形成した半導体ウェーハを、少なくとも半導体ウェーハ
    の外周部に当接する部分を透光性部材で構成した可動テ
    ーブルに吸着し、半導体素子の特性を検査して、可動テ
    ーブルの上方に配置したマーキング装置により、不良の
    半導体素子の表面に不良マークを付する製造方法におい
    て、可動テーブルの下方に配置したセンサにより、金属
    膜の形成状態を検出し、上記マーキング装置とセンサと
    の間に電気的に接続した判別回路により、金属膜の形成
    状態の良否を識別し、金属膜の形成状態が不良の半導体
    レット表面に上記マーキング装置によりマーキングする
    ことを特徴とする半導体装置の製造方法。
JP5666989A 1989-03-08 1989-03-08 半導体製造装置及び製造方法 Pending JPH02235355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5666989A JPH02235355A (ja) 1989-03-08 1989-03-08 半導体製造装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5666989A JPH02235355A (ja) 1989-03-08 1989-03-08 半導体製造装置及び製造方法

Publications (1)

Publication Number Publication Date
JPH02235355A true JPH02235355A (ja) 1990-09-18

Family

ID=13033827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5666989A Pending JPH02235355A (ja) 1989-03-08 1989-03-08 半導体製造装置及び製造方法

Country Status (1)

Country Link
JP (1) JPH02235355A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079551A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
WO2018079552A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079551A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
WO2018079552A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
KR20190059936A (ko) * 2016-10-27 2019-05-31 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법, 전자 장치 제조용 점착성 필름 및 전자 부품 시험 장치
JPWO2018079551A1 (ja) * 2016-10-27 2019-08-08 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
JPWO2018079552A1 (ja) * 2016-10-27 2019-10-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
US10809293B2 (en) 2016-10-27 2020-10-20 Mitsui Chemicals Tochello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
US11047900B2 (en) 2016-10-27 2021-06-29 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
US11747388B2 (en) 2016-10-27 2023-09-05 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus

Similar Documents

Publication Publication Date Title
KR100979721B1 (ko) 반도체 다이의 검사 및 분류 일체화장치
US7477370B2 (en) Method of detecting incomplete edge bead removal from a disk-like object
KR20130020103A (ko) 솔라 셀 웨이퍼 분류 장치
KR950011564B1 (ko) 와이어 본딩 검사장치
JPH02235355A (ja) 半導体製造装置及び製造方法
JP2007139616A (ja) 検査機構および被検査物搬送検査装置ならびに検査方法
US20050173702A1 (en) Chip mis-position detection method
JP2007115836A (ja) 半導体デバイスの検査方法及び検査装置並びに検査システム
KR20000018618A (ko) 반도체장치 제조용 웨이퍼 에지파손 디텍터 및 이를 포함하는웨이퍼 검사장치
JPS62115837A (ja) プロ−ビング装置
JP2839411B2 (ja) 不良icの検査装置
CN213184251U (zh) 用于检测晶圆吸盘残胶的光学检测***
JPH03104252A (ja) テープキャリアの製造方法
JPH0697215A (ja) 小物品群付貼着シートおよびそれが使用される小物品のピックアップ方法
JPH0425040A (ja) 半導体装置の製造方法
JPS6228567B2 (ja)
JP2001249162A (ja) ベアチップ検査装置及びベアチップ検査方法
KR200156141Y1 (ko) 프로빙 검증 칩이 구비된 웨이퍼
JPS63128727A (ja) チツプ部品の実装方式
JPS6222448A (ja) Icの形成されたウエ−ハ
JPS62115838A (ja) ウエハ−マ−ク検出方法
JPS61108145A (ja) 不良半導体ペレツト検出装置
JP2005037189A (ja) フレーム搬送プローバ
JPS6042615B2 (ja) 半導体装置の選別方法
JPS60124833A (ja) 多層回路パターン検査装置