JPH03104252A - テープキャリアの製造方法 - Google Patents
テープキャリアの製造方法Info
- Publication number
- JPH03104252A JPH03104252A JP24274789A JP24274789A JPH03104252A JP H03104252 A JPH03104252 A JP H03104252A JP 24274789 A JP24274789 A JP 24274789A JP 24274789 A JP24274789 A JP 24274789A JP H03104252 A JPH03104252 A JP H03104252A
- Authority
- JP
- Japan
- Prior art keywords
- carrier tape
- defective
- round hole
- semiconductor element
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000969 carrier Substances 0.000 claims abstract description 6
- 238000007689 inspection Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000002950 deficient Effects 0.000 abstract description 23
- 230000005484 gravity Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、テープキャリアを製造する際に良品のキャリ
アテープにのみ半導体素子を実装する方法に関する。
アテープにのみ半導体素子を実装する方法に関する。
[従来の技術]
従来、キャリアテープに半導体素子を実装する場合、受
け入れられたキャリアテープにはすべて半導体素子が実
装されていた。
け入れられたキャリアテープにはすべて半導体素子が実
装されていた。
通常、キャリアテープは製造工場にて出荷検査が行われ
ているが、それが抜取り検査であった場合は不良が混入
している可能性があり、また全数検査の場合でも検査後
の取扱や搬送時にキャリアテープのインナーリードを曲
げる等の不良が発生していた。
ているが、それが抜取り検査であった場合は不良が混入
している可能性があり、また全数検査の場合でも検査後
の取扱や搬送時にキャリアテープのインナーリードを曲
げる等の不良が発生していた。
このようなキャリアテープが半導体素子のボンディング
工程に流れた場合、インナーリードボンダーでは第2図
に示すようなアライメントマーク1を認識して半導体素
子の電極とインナーリード5を位置合わせしてボンディ
ングするか、インナーリード5の一部を認識してボンデ
ィングするかのどちらかであるため、認識しないインナ
ーリード部分や配線パターンに不良が発生していても半
導体素子をボンディングしてしまっていた.不良のキャ
リアテープにポンディングされた半導体素子は最終的に
は不良のテープキャリアと判定されるが、テスティング
工程までは良品としてあつかわれる。
工程に流れた場合、インナーリードボンダーでは第2図
に示すようなアライメントマーク1を認識して半導体素
子の電極とインナーリード5を位置合わせしてボンディ
ングするか、インナーリード5の一部を認識してボンデ
ィングするかのどちらかであるため、認識しないインナ
ーリード部分や配線パターンに不良が発生していても半
導体素子をボンディングしてしまっていた.不良のキャ
リアテープにポンディングされた半導体素子は最終的に
は不良のテープキャリアと判定されるが、テスティング
工程までは良品としてあつかわれる。
[発明が解決しようとする課題]
しかし、前述の従来技術では不良のキャリアデーブに良
品の半導体素子を実装してしまうため、不留りの低下を
招く。また、不良のキャリアテープにボンディングされ
た半導体素子は樹脂封止や半田メッキ、テスティング等
の後の工程も流れるため、無駄な工数をかけることとな
りコストアップにつながった。
品の半導体素子を実装してしまうため、不留りの低下を
招く。また、不良のキャリアテープにボンディングされ
た半導体素子は樹脂封止や半田メッキ、テスティング等
の後の工程も流れるため、無駄な工数をかけることとな
りコストアップにつながった。
そこで、本発明の目的とするところは、良品のキャリア
テープにのみ半導体素子をボンディングし、後の工程で
は不良のキャリアテープは無視してテープキャリアを製
造することにより、不留りの向上とコストダウンをはか
ることにある。
テープにのみ半導体素子をボンディングし、後の工程で
は不良のキャリアテープは無視してテープキャリアを製
造することにより、不留りの向上とコストダウンをはか
ることにある。
[課題を解決するための手段]
本発明のテープキャリアの製造方法は、キャリアテープ
を検査し、後に半導体素子を実装してなるテープキャリ
アの製造方法において、半導体素子をボンディングする
際に用いるアライメントマークに、キャリアテープの検
査の合否判定結果を示し、良品のキャリアテープにのみ
半導体素子を実装することを特徴とする。
を検査し、後に半導体素子を実装してなるテープキャリ
アの製造方法において、半導体素子をボンディングする
際に用いるアライメントマークに、キャリアテープの検
査の合否判定結果を示し、良品のキャリアテープにのみ
半導体素子を実装することを特徴とする。
[実施例]
以下実施例により、本発明の詳細を示す。
第1図(a)は本発明の実施例に用いるキャリアテープ
に形成されたアライメントマークの拡大図である。また
、(b)図は不良のキャリアテープのアライメントマー
クの拡大図である。キャリアテープ検査機によって不良
と判定されたキャリアテープは、丸穴3が大きく広げら
れる。丸穴を大きく広げるためには、針を通すか、パン
チングによる方法をとる。
に形成されたアライメントマークの拡大図である。また
、(b)図は不良のキャリアテープのアライメントマー
クの拡大図である。キャリアテープ検査機によって不良
と判定されたキャリアテープは、丸穴3が大きく広げら
れる。丸穴を大きく広げるためには、針を通すか、パン
チングによる方法をとる。
インナーリードボンダーは、このアライメントマークを
2値化して画像を取り込み、九穴3の面積を計算して九
大の重心座標を求める。しかる後、第3図に示す半導体
素子6の電極7とキャリアテープ2のインナーリード5
との位置が合うように予め設定されていた九大の重心座
標8とのズレを計算して、キャリアテープかあるいは半
導体素子の位置を移動してインナーリードと半導体素子
の電極との位置合わせをしてボンディングを行う。
2値化して画像を取り込み、九穴3の面積を計算して九
大の重心座標を求める。しかる後、第3図に示す半導体
素子6の電極7とキャリアテープ2のインナーリード5
との位置が合うように予め設定されていた九大の重心座
標8とのズレを計算して、キャリアテープかあるいは半
導体素子の位置を移動してインナーリードと半導体素子
の電極との位置合わせをしてボンディングを行う。
前記キャリアテープ検査機によって不良と判定されてア
ライメントマークの九六が広げられたキャリアテープは
、前記インナーリードボンダーでアライメントを行う際
に計算される丸穴の面積が良品のキャリアテープに形成
されているアライメントマークの九大の面積と比較して
大きい結果となる。そこで、丸穴の面積に良品と不良品
の境界値を設けて記憶しておくことにより、アライメン
トの際に不良のキャリアテープは無視して良品のキャリ
アテープにのみ半導体素子をボンディングすることがで
きる。
ライメントマークの九六が広げられたキャリアテープは
、前記インナーリードボンダーでアライメントを行う際
に計算される丸穴の面積が良品のキャリアテープに形成
されているアライメントマークの九大の面積と比較して
大きい結果となる。そこで、丸穴の面積に良品と不良品
の境界値を設けて記憶しておくことにより、アライメン
トの際に不良のキャリアテープは無視して良品のキャリ
アテープにのみ半導体素子をボンディングすることがで
きる。
このようにして半導体素子がボンディングされなかった
不良のキャリアテープは樹脂封止や半田メッキ、テステ
ィング等の後の工程においても無視され、無駄な工数を
かけずに済む。
不良のキャリアテープは樹脂封止や半田メッキ、テステ
ィング等の後の工程においても無視され、無駄な工数を
かけずに済む。
次に、ボンデイングの際にインナーリードの一部を認識
してアライメントを行うインナーリードボンダーで不良
のキャリアテープを検出する方法を述べる。
してアライメントを行うインナーリードボンダーで不良
のキャリアテープを検出する方法を述べる。
キャリアテープ検査機において不良と判定されたキャリ
アテープは、インナーリードボンダーで認識する一部の
インナーリード部を曲げるか切り取っておく。
アテープは、インナーリードボンダーで認識する一部の
インナーリード部を曲げるか切り取っておく。
インナーリードポンダーではインナーリードの一部を認
識してパターンマッチングによりアライメントを行うの
で、キャリアテープ検査機によって前記一部のインナー
リードが曲げられたり切り取られているとミスマッチン
グとなりアライメントができないため、無視されてボン
ディングは行われない。このように、一部のインナーリ
ードを用いてもアライメントマークの代用とすることが
できる。
識してパターンマッチングによりアライメントを行うの
で、キャリアテープ検査機によって前記一部のインナー
リードが曲げられたり切り取られているとミスマッチン
グとなりアライメントができないため、無視されてボン
ディングは行われない。このように、一部のインナーリ
ードを用いてもアライメントマークの代用とすることが
できる。
以上に述べたキャリアテープ検査機とインナーリードボ
ンダーは、各々別の機械として構成して2つの工程で半
導体素子をボンディングすることもできるが、キャリア
テープ検査機をインナーリードボンダーに組み込むこと
により、より効率的にキャリアテープ検査、半導体素子
のボンディングを行うことができる。
ンダーは、各々別の機械として構成して2つの工程で半
導体素子をボンディングすることもできるが、キャリア
テープ検査機をインナーリードボンダーに組み込むこと
により、より効率的にキャリアテープ検査、半導体素子
のボンディングを行うことができる。
[発明の効果]
以上述べたように本発明によれば、良品のキャリアテー
プにのみ半導体素子をボンディングすることができるた
め、実装徨のテープキャリアの歩留りを向上することが
できる。また、不良のキャリアテープを良品と同じよう
に扱うことがないので工数を削減できる。したがって、
完成したテープキャリアの低コスト化が計れる。近年、
半導体素子の高集積化、高機能化が進み半導体素子のコ
ストが上がっている中で、歩留りを向上することはテー
プキャリアの低コスト化に大きく寄与する.の製造に使
用する良品のキャリアテープのアライメントマークの平
面図、第1図(b)は本発明におけるテープキャリアの
製造に使用する不良のキャリアテープのアライメントマ
ークの平面図、第2図は半導体素子を実装した徨のテー
プキャリアの平面図、第3図はアライメントされたキャ
リアテープと半導体素子の平面図。
プにのみ半導体素子をボンディングすることができるた
め、実装徨のテープキャリアの歩留りを向上することが
できる。また、不良のキャリアテープを良品と同じよう
に扱うことがないので工数を削減できる。したがって、
完成したテープキャリアの低コスト化が計れる。近年、
半導体素子の高集積化、高機能化が進み半導体素子のコ
ストが上がっている中で、歩留りを向上することはテー
プキャリアの低コスト化に大きく寄与する.の製造に使
用する良品のキャリアテープのアライメントマークの平
面図、第1図(b)は本発明におけるテープキャリアの
製造に使用する不良のキャリアテープのアライメントマ
ークの平面図、第2図は半導体素子を実装した徨のテー
プキャリアの平面図、第3図はアライメントされたキャ
リアテープと半導体素子の平面図。
1・・・アライメントマーク
2・・・キャリアテープ
5・・・インアーリード
6・・・半導体素子
以 上
Claims (1)
- キャリアテープを検査し、後に半導体素子を実装してな
るテープキャリアの製造方法において、半導体素子をボ
ンディングする際に用いるアライメントマークに、キャ
リアテープの検査の合否判定結果を示し、良品のキャリ
アテープにのみ半導体素子を実装することを特徴とする
テープキャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24274789A JPH03104252A (ja) | 1989-09-19 | 1989-09-19 | テープキャリアの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24274789A JPH03104252A (ja) | 1989-09-19 | 1989-09-19 | テープキャリアの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03104252A true JPH03104252A (ja) | 1991-05-01 |
Family
ID=17093662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24274789A Pending JPH03104252A (ja) | 1989-09-19 | 1989-09-19 | テープキャリアの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03104252A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283487A (ja) * | 1992-04-03 | 1993-10-29 | Mitsubishi Electric Corp | 高周波信号用配線及びそのボンディング装置 |
EP0641019A2 (en) * | 1993-08-27 | 1995-03-01 | Poly-Flex Circuits, Inc. | A flexible printed polymer lead-frame |
SG80635A1 (en) * | 1998-07-31 | 2001-05-22 | Seiko Epson Corp | Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device |
US6506980B2 (en) | 1998-07-31 | 2003-01-14 | Seiko Epson Corporation | Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device |
US7393754B2 (en) * | 2003-06-19 | 2008-07-01 | Sharp Kabushiki Kaisha | Tape carrier type semiconductor device and method of producing the same |
-
1989
- 1989-09-19 JP JP24274789A patent/JPH03104252A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283487A (ja) * | 1992-04-03 | 1993-10-29 | Mitsubishi Electric Corp | 高周波信号用配線及びそのボンディング装置 |
EP0641019A2 (en) * | 1993-08-27 | 1995-03-01 | Poly-Flex Circuits, Inc. | A flexible printed polymer lead-frame |
EP0641019A3 (en) * | 1993-08-27 | 1995-12-20 | Poly Flex Circuits Inc | Flexible lead frame printed on a polymer. |
US5631191A (en) * | 1993-08-27 | 1997-05-20 | Poly-Flex Circuits, Inc. | Method for connecting a die to electrically conductive traces on a flexible lead-frame |
SG80635A1 (en) * | 1998-07-31 | 2001-05-22 | Seiko Epson Corp | Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device |
US6506980B2 (en) | 1998-07-31 | 2003-01-14 | Seiko Epson Corporation | Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device |
US7393754B2 (en) * | 2003-06-19 | 2008-07-01 | Sharp Kabushiki Kaisha | Tape carrier type semiconductor device and method of producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
US20060128040A1 (en) | Bond positioning method for wire-bonding process and substrate for the bond positioning method | |
JP3414967B2 (ja) | バンプ検査方法 | |
JPH03104252A (ja) | テープキャリアの製造方法 | |
JP2000326495A (ja) | クリーム半田印刷の検査方法 | |
JP2587998B2 (ja) | 外観検査装置 | |
JP2005012017A (ja) | テープキャリア型の半導体装置 | |
JP4025490B2 (ja) | 半導体装置の製造方法 | |
JP2009152450A (ja) | 半導体装置の製造方法 | |
JP3854814B2 (ja) | 半導体装置の製造方法 | |
JP3854819B2 (ja) | 半導体装置の製造方法 | |
JP2663921B2 (ja) | 半導体装置の製造方法 | |
JPH03104249A (ja) | インナーリードのボンディング装置 | |
KR0124552Y1 (ko) | 웨이퍼링 검사장치 | |
JP2533375B2 (ja) | テ―プボンディングにおけるリ―ドとバンプの位置検出方法 | |
JP2940213B2 (ja) | 半田の外観検査のためのチェックエリアの設定方法 | |
KR100460047B1 (ko) | 반도체패키지의 본딩검사방법 | |
KR200143923Y1 (ko) | P.c.b 스트립의 인식마크 | |
JPH01241138A (ja) | 半導体装置のワイヤボンディング方法 | |
JPH05102276A (ja) | 半導体装置 | |
JPH0334336A (ja) | ワイヤボンディング方法 | |
KR0129923Y1 (ko) | 웨이퍼검사용 프로브카드 | |
JPH01218035A (ja) | 半導体装置の検査方法 | |
JPH0355855A (ja) | ダイボンド方法 | |
JPH06104336A (ja) | 半導体ウェーハ及びその検査方法 |