JPS6042615B2 - 半導体装置の選別方法 - Google Patents

半導体装置の選別方法

Info

Publication number
JPS6042615B2
JPS6042615B2 JP52082245A JP8224577A JPS6042615B2 JP S6042615 B2 JPS6042615 B2 JP S6042615B2 JP 52082245 A JP52082245 A JP 52082245A JP 8224577 A JP8224577 A JP 8224577A JP S6042615 B2 JPS6042615 B2 JP S6042615B2
Authority
JP
Japan
Prior art keywords
semiconductor
defective
semiconductor devices
appearance
base ribbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52082245A
Other languages
English (en)
Other versions
JPS5417667A (en
Inventor
智幸 津田
政志 向川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP52082245A priority Critical patent/JPS6042615B2/ja
Publication of JPS5417667A publication Critical patent/JPS5417667A/ja
Publication of JPS6042615B2 publication Critical patent/JPS6042615B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の選別方法に関するものてある。
一般に、複数個の半導体装置を連結したままて行なう組
立工程においては、例えばベースリボンに半導体チップ
をマウントし、半導体チップの電極パッドとベースリボ
ンの電極端子を細い金属ワイヤでボンディングする組立
工程のあとに、マウントの状態で、ボンディングの状態
および半導体チップの金属配線もしくは酸化膜等のキズ
などを検査する外観検査工程が必要である。
この工程で外観不良と判断された半導体装置ても電気的
特性の測定では必すしも不良と判断されす、不良品とし
て除去されないために、後になつて信頼性上問。題とな
るものが多い。そこで、従来は、上記外観検査で不良と
判断された半導体装置は、例えばそのベースリボンにキ
ズをつけ、半導体装置の例えば樹脂封止およびリード切
断を完了して個別の半導体装置とした後に、前記外観不
良の半導体装置を除去していた。
しカル樹脂封止等の工程を通過する際、ベースリボン等
に付けたキズが薄くなつたり、キズの付け忘れなどによ
り不良と判断された半導体装置が良品として扱われてし
まうことがあつた。本発明は、上記の欠点を解消し、半
導体装置の外観不良を完全に除去しうる方法を提供する
ものである。
本発明は外観不良の半導体装置のチップの主要領域にレ
ーザ光を照射して破壊し、電気的特性も不良となるよう
にしておき、その後個別の半導体装置とした後に、電気
的特性の測定を行なつて不良品を除去するものである。
以下、図面を参照して、本発明をプラスチックＩＣの選
別に実施した場合の一実施例について説明する。第１図
のように、ベースリボン１にＩＣチップ２を数個〜数十
個マウントする。
その後ボンディングを行なう。これを第２図に示す様に
、前記ベースリボン１を顕微鏡３の支持台４に載せて、
顕微鏡により外観を一つずつチェックしていく。そして
、ＩＣのマウント状態、ボンディング状態に欠陥のある
もの、およびＩＣチップの金属配線もしくは酸化膜等に
キズのあるものが見つかつた場合、レーザ発振スイッチ
８を０Ｎにしてレーザ発振器７からレーザを発生させて
、レーザヘッド５からレーザ光を前記不良チップに照射
し、少なくとも該チップの主要領域を破壊して電気的特
性も不良となるようにする。その後、樹脂封止およびリ
ード切断を完了して個別のＩＣ装置とした後、電気的特
性を測定すれは、前記外観不良も電気的特性不良として
除去される。
なお、上記は本発明をベースリボンを用いたプラチツク
ＩＣに実施した場合について説明したが、本発明は、上
記実施例に限られるものではなく、複数個の半導体装置
を連結したままていわゆる組立（通常はマウント工程お
よびボンディング工程であるホンディング工程のみの製
造方法もある）を行ない、その後個別の半導体装置にす
る製造方法の全てに実施することができる。
例えば、ビームリード形、バンプ形またはミニモツド形
の半導体装置等にも有効に実施することができる。
以上のように、本発明は、連結して組立てられた半導体
装置の外観検査において発見された不良品を、レーザ光
の照射により全て電気的特性の不良品とした後に、選別
すので、外観不良品を電気的特性不良として完全に除去
することができる。
また、外観不良を発見したときに、すぐにレーザ光を照
射するので、前記従来の方法のようにキズの付け忘れが
ない。また、作業能率も従来の方法に比較して格段に向
上する。
【図面の簡単な説明】
第１図〜第２図は本発明方法の一実施例を説明するもの
で、第１図はＩＣチップをマウントしたベースリボンの
平面図、第２図は外観検査およびレーザ光の照射の状態
を示す斜視図である。 １・・・・・・ベースリボン、２・・・・・・ＩＣチッ
プ、３・・・・・・顕微鏡、４・・・・・・支持台、５
・・・・・・レーザヘッド、６・・・・・ルーザ光、７
・・・・・ルーザ発振器、８・・・・・ルーザ発振スイ
ッチ。

Claims (1)

    【特許請求の範囲】
  1. １ ベースリボンに複数個の半導体チップを搭載し、前
    記半導体チップと前記ベースリボンを電気的に接続して
    、連結した複数個の半導体装置を組み立てた後、封止す
    る前に顕微境により前記半導体装置の外観を検査し、外
    観不良の半導体装置にレーザー光を照射して半導体チッ
    プの少なくとも主要領域を破壊して電気的特性不良とし
    ておき、前記半導体装置を封止し各個に分離した後、電
    気的特性を測定して前記不良品を除去することを特徴と
    する半導体装置の選別方法。
JP52082245A 1977-07-08 1977-07-08 半導体装置の選別方法 Expired JPS6042615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52082245A JPS6042615B2 (ja) 1977-07-08 1977-07-08 半導体装置の選別方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52082245A JPS6042615B2 (ja) 1977-07-08 1977-07-08 半導体装置の選別方法

Publications (2)

Publication Number Publication Date
JPS5417667A JPS5417667A (en) 1979-02-09
JPS6042615B2 true JPS6042615B2 (ja) 1985-09-24

Family

ID=13769030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52082245A Expired JPS6042615B2 (ja) 1977-07-08 1977-07-08 半導体装置の選別方法

Country Status (1)

Country Link
JP (1) JPS6042615B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340575Y2 (ja) * 1985-02-26 1991-08-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340575Y2 (ja) * 1985-02-26 1991-08-27

Also Published As

Publication number Publication date
JPS5417667A (en) 1979-02-09

Similar Documents

Publication Publication Date Title
US6869809B2 (en) Wafer level testing and bumping process
JP2703204B2 (ja) ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法
JPS59134841A (ja) 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム
KR100294128B1 (ko) 반도체 칩상의 본딩패드에 대한 테스트방법
JPS60124834A (ja) 半導体装置の検査方法
JPS6042615B2 (ja) 半導体装置の選別方法
JPS62261139A (ja) 半導体装置
JPH03286547A (ja) 半導体レーザ装置の製造方法
JP3854819B2 (ja) 半導体装置の製造方法
JPS6222448A (ja) Ｉｃの形成されたウエ−ハ
JPH03104252A (ja) テープキャリアの製造方法
JP3558411B2 (ja) 半導体集積回路装置の製造方法
JPS6138856B2 (ja)
JPH05299466A (ja) 半導体チップ構造およびその製造方法
JPH01145566A (ja) ボンディング状態検査装置
JPH01218035A (ja) 半導体装置の検査方法
JPH02216475A (ja) 半導体装置の検査方法
JPS6228567B2 (ja)
KR940006188Y1 (ko) 반도체 장치용 리드 프레임
JPH0287539A (ja) マーキング方法
JPH05102276A (ja) 半導体装置
JPH06302661A (ja) 半導体装置及びそのはんだバンプ用パッドの形成方法
JPS59126658A (ja) ハイブリツドｉｃ
JP2007165573A (ja) ウエハレベルチップサイズパッケージの製造方法
JP2005072252A (ja) 半導体装置及びその製造方法