JP6883495B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP6883495B2
JP6883495B2 JP2017169464A JP2017169464A JP6883495B2 JP 6883495 B2 JP6883495 B2 JP 6883495B2 JP 2017169464 A JP2017169464 A JP 2017169464A JP 2017169464 A JP2017169464 A JP 2017169464A JP 6883495 B2 JP6883495 B2 JP 6883495B2
Authority
JP
Japan
Prior art keywords
gas
silicon
film
etching
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017169464A
Other languages
English (en)
Other versions
JP2019046994A (ja
Inventor
優 長友
優 長友
嘉英 木原
嘉英 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017169464A priority Critical patent/JP6883495B2/ja
Priority to KR1020180102762A priority patent/KR102626802B1/ko
Priority to TW107130215A priority patent/TWI760555B/zh
Priority to US16/118,982 priority patent/US10566209B2/en
Priority to CN201811019388.4A priority patent/CN109427576B/zh
Publication of JP2019046994A publication Critical patent/JP2019046994A/ja
Application granted granted Critical
Publication of JP6883495B2 publication Critical patent/JP6883495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本開示の実施形態は、エッチング方法に関するものである。
電子デバイスの製造においては、プラズマによるシリコン含有膜のエッチングが行われている。シリコン含有膜は、酸化シリコン、窒化シリコンといったシリコン含有材料から形成されている。例えば、三次元構造を有するＮＡＮＤ型フラッシュメモリの製造においては、シリコン含有膜として、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を含む多層膜のエッチングが行われている。シリコン含有膜のエッチングでは、マスクとして、アモルファスカーボンといった炭素を含有するマスクが用いられている。マスクには、開口が形成されている。
多層膜のエッチングについては、特許文献１に記載されている。特許文献１に記載されたエッチングでは、ハイドロフルオロカーボンガスのプラズマが生成され、プラズマからのフッ素の活性種により、多層膜がエッチングされる。多層膜のエッチング中には、マスク上に炭素を含有する堆積物が形成され、当該堆積物によりマスクが保護される。
米国特許出願公開第２０１３／００５９４５０号明細書
上述した多層膜及び単一のシリコン酸化膜といったシリコン含有膜に、高いアスペクト比の開口を形成すること、或いは、深い開口を形成することが求められている。このような開口をシリコン含有膜に形成するためには、当該シリコン含有膜のエッチング中にエッチング耐性により優れたマスクの保護が必要となる。
一態様においては、シリコン含有膜のエッチング方法が提供される。シリコン含有膜は、単一のシリコン酸化膜、又は、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を有する。エッチング方法は、シリコン含有膜を有する被加工物がプラズマ処理装置のチャンバ本体内に配置された状態で実行される。被加工物は、シリコン含有膜上に設けられたマスクを更に有する。マスクは炭素を含有し、マスクには開口が形成されている。このエッチング方法は、被加工物上にタングステン膜を形成する工程と、シリコン含有膜をエッチングする工程と、を含む。タングステン膜を形成する工程は、被加工物上にタングステンを含有する前駆体を堆積させるために、被加工物に、タングステンを含有する前駆体ガスを供給する工程と、被加工物上の前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、を含む。シリコン含有膜をエッチングする工程では、シリコン含有膜をエッチングするためにチャンバ本体内でフッ素、水素、及び、炭素を含む処理ガスのプラズマが生成される。
一態様に係るエッチング方法では、タングステン膜がマスク上に形成される。したがって、エッチング中に、マスクは、炭素含有物質よりもエッチング耐性に優れた材料で保護される。ところで、プラズマを用いない原子層堆積法によるタングステン膜の形成では、前駆体中の不純物の除去のための反応を生じさせるために、被加工物の温度は、通常、２５０℃以上の温度に設定される。一方、一態様に係るエッチング方法では、水素ガスのプラズマからの水素の活性種によって前駆体中の不純物が除去されてタングステン膜が形成されるので、タングステン膜を形成する工程の実行中の被加工物の温度が低い温度に設定され得る。ここで、シリコン含有膜のエッチングレートは、被加工物の温度が低いほど、高くなる。したがって、一態様に係るエッチング方法では、タングステン膜を形成する工程の実行中の被加工物の温度とシリコン含有膜をエッチングする工程の実行中の被加工物の温度とを比較的低い温度に設定することにより、タングステン膜を形成する工程の実行中の被加工物の温度とシリコン含有膜をエッチングする工程の実行中の被加工物の温度との差を少なくすることができる。故に、タングステン膜を形成する工程とシリコン含有膜をエッチングする工程との間で、被加工物の温度を変更する必要がないか、被加工物の温度を変更する時間を短くすることができる。その結果、タングステン膜の形成とシリコン含有膜のエッチングを含むプロセスのスループットが高められ得る。
一実施形態において、タングステン膜を形成する工程とシリコン含有膜をエッチングする工程とが交互に繰り返される。
一実施形態のタングステン膜を形成する工程において、前駆体ガスを供給する工程と水素ガスのプラズマを生成する工程とが交互に繰り返される。
一実施形態のタングステン膜を形成する工程及びシリコン含有膜をエッチングする工程において、被加工物の温度が０℃以下の温度に設定される。一実施形態のタングステン膜を形成する工程及びシリコン含有膜をエッチングする工程において、被加工物の温度が−２０℃以下の温度に設定される。
一実施形態において、前駆体ガスは、ハロゲン化タングステンガスである。一実施形態において、前駆体ガスは、六フッ化タングステンガスである。
以上説明したように、シリコン含有膜のエッチング中にエッチング耐性により優れたマスクの保護が可能となる。
一実施形態に係るエッチング方法を示す流れ図である。 図１に示すエッチング方法が適用され得る一例の被加工物の一部拡大断面図である。 図１に示すエッチング方法の実行に用いることが可能なプラズマ処理装置を例示する図である。 図１に示すエッチング方法の工程ＳＴ１のタイミングチャートである。 図１に示すエッチング方法の実行中にその上にタングステン膜が形成された状態の被加工物の一部拡大断面図である。 図１に示すエッチング方法の実行中にシリコン含有膜が部分的にエッチングされた状態の被加工物の一部拡大断面図である。 図１に示すエッチング方法が適用された後の状態の被加工物の一部拡大断面図である。 第１の実験の結果を示すグラフである。 第２の実験において測定した寸法を示す図である。 第２の実験の結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示すエッチング方法（以下、「方法ＭＴ」という）は、シリコン含有膜をエッチングするために実行される。図２は、図１に示すエッチング方法が適用され得る一例の被加工物の一部拡大断面図である。図２に示す一例の被加工物Ｗは、シリコン含有膜ＳＦを有している。シリコン含有膜ＳＦは、下地層ＵＬ上に設けられている。
シリコン含有膜ＳＦは、複数の第１の膜Ｆ１及び複数の第２の膜Ｆ２を有している。複数の第１の膜Ｆ１及び複数の第２の膜Ｆ２は、交互に積層されている。複数の第１の膜Ｆ１は、酸化シリコンから形成されている。複数の第２の膜Ｆ２は、窒化シリコンから形成されている。即ち、被加工物Ｗは、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を有している。図２に示す例では、第１の膜Ｆ１が、下地層ＵＬの直上に設けられた最下層の膜であるが、第２の膜Ｆ２が下地層ＵＬの直上に設けられた最下層の膜であってもよい。また、図２に示す例では、第１の膜Ｆ１がマスクＭＫの直下に設けられた最上層の膜であるが、第２の膜Ｆ２が下地層ＵＬの直下に設けられた最上層の膜であってもよい。
被加工物Ｗは、マスクＭＫを更に有する。マスクＭＫは、シリコン含有膜ＳＦ上に設けられている。マスクＭＫは、炭素を含有する材料から形成されている。マスクＭＫは、アモルファスカーボン製のマスクであり得る。マスクＭＫには、開口ＯＭが形成されている。開口ＯＭは、シリコン含有膜ＳＦの表面を部分的に露出させている。開口ＯＭは、ホール又はトレンチである。方法ＭＴでは、マスクＭＫのパターンがプラズマによるエッチングによりシリコン含有膜ＳＦに転写される。
以下、図２に示す被加工物Ｗに方法ＭＴが適用される場合を例として、方法ＭＴについて説明する。しかしながら、方法ＭＴが適用される被加工物は、図２に示す被加工物に限定されるものではない。方法ＭＴは、被加工物Ｗがプラズマ処理装置のチャンバ本体内に配置された状態で実行される。
図３は、図１に示すエッチング方法の実行に用いることが可能なプラズマ処理装置を例示する図である。図３に示すプラズマ処理装置１０は、容量結合型のプラズマエッチング装置である。プラズマ処理装置１０は、チャンバ本体１２を備えている。チャンバ本体１２は、略円筒形状を有しており、内部空間１２ｓを提供している。チャンバ本体１２は、例えばアルミニウムから形成されている。チャンバ本体１２の内壁面には、耐プラズマ性を有する処理が施されている。例えば、チャンバ本体１２の内壁面には、陽極酸化処理が施されている。チャンバ本体１２は、電気的に接地されている。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。被加工物Ｗは、内部空間１２ｓの中に搬入されるとき、また、内部空間１２ｓから搬出されるときに、通路１２ｐを通る。この通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成されている。支持部１３は、略円筒形状を有している。支持部１３は、内部空間１２ｓの中で、チャンバ本体１２の底部から鉛直方向に延在している。支持部１３は、ステージ１４を支持している。ステージ１４は、内部空間１２ｓの中に設けられている。
ステージ１４は、下部電極１８及び静電チャック２０を有している。ステージ１４は、電極プレート１６を更に備え得る。電極プレート１６は、例えばアルミニウムといった導電性材料から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、例えばアルミニウムといった導電性材料から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面の上には、被加工物Ｗが載置される。静電チャック２０は、誘電体から形成された本体を有する。静電チャック２０の本体内には、膜状の電極が設けられている。静電チャック２０の電極は、スイッチを介して直流電源２２に接続されている。静電チャック２０の電極に直流電源２２からの電圧が印加されると、静電チャック２０と被加工物Ｗとの間で静電引力が発生する。発生した静電引力により、被加工物Ｗは静電チャック２０に引き付けられ、当該静電チャック２０によって保持される。
下部電極１８の周縁部上には、被加工物Ｗのエッジを囲むように、フォーカスリングＦＲが配置される。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、限定されるものではないが、シリコン、炭化シリコン、又は、石英から形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ本体１２の外部に設けられているチラーユニット２６から配管２６ａを介して冷媒が供給される。流路１８ｆに供給された冷媒は、配管２６ｂを介してチラーユニット２６に戻される。プラズマ処理装置１０では、静電チャック２０上に載置された被加工物Ｗの温度が、冷媒と下部電極１８との熱交換により、調整される。
プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック２０の上面と被加工物Ｗの裏面との間に供給する。
プラズマ処理装置１０は、上部電極３０を更に備えている。上部電極３０は、ステージ１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１２ｓ側の下面であり、内部空間１２ｓを画成している。天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａは、当該天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持するものであり、アルミニウムといった導電性材料から形成され得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、複数のガス吐出孔３４ａにそれぞれ連通する複数のガス通流孔３６ｂが下方に延びている。支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されている。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。複数のガスソースは、方法ＭＴで利用される処理ガスを構成する複数のガスのソースを含んでいる。バルブ群４２は、複数の開閉バルブを含んでいる。流量制御器群４４は、複数の流量制御器を含んでいる。複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースは、バルブ群４２の対応のバルブ、及び、流量制御器群４４の対応の流量制御器を介してガス供給管３８に接続されている。
プラズマ処理装置１０では、チャンバ本体１２の内壁に沿って、シールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、チャンバ本体１２にエッチング副生物が付着することを防止する。シールド４６は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成される。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウム製の母材にＹ２Ｏ３等のセラミックスを被覆することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力制御弁、及び、ターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波を発生する電源である。第１の高周波の周波数は、例えば、２７ＭＨｚ〜１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。
第２の高周波電源６４は、被加工物Ｗにイオンを引き込むための第２の高周波を発生する電源である。第２の高周波の周波数は、第１の高周波の周波数よりも低い。第２の高周波の周波数は、例えば４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）の入力インピーダンスを整合させるための回路を有している。
プラズマ処理装置１０は、直流電源部７０を更に備え得る。直流電源部７０は、上部電極３０に接続されている。直流電源部７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。
プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり得る。制御部Ｃｎｔは、プラズマ処理装置１０の各部を制御する。制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができる。また、制御部Ｃｎｔでは、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラム、及び、レシピデータが格納されている。制御部Ｃｎｔのプロセッサが制御プログラムを実行して、レシピデータに従ってプラズマ処理装置１０の各部を制御することにより、方法ＭＴがプラズマ処理装置１０で実行される。
再び図１を参照し、プラズマ処理装置１０が用いられる場合を例として、方法ＭＴについて説明する。しかしながら、方法ＭＴの実行において用いられるプラズマ処理装置は、プラズマ処理装置１０に限定されるものではない。以下の説明では、図１に加えて図４〜図７を参照する。図４は、図１に示すエッチング方法の工程ＳＴ１のタイミングチャートである。図４において、横軸は、時間を示している。また、図４において、縦軸は、キャリアガスの流量、前駆体ガスの流量、水素ガスの流量、及び、高周波の状態を示している。図４において、高周波がＯＮであることは、プラズマの生成のために少なくとも第１の高周波が供給されていることを表しており、高周波がＯＦＦであることは、第１の高周波及び第２の高周波の供給が停止されていることを示している。図５は、図１に示すエッチング方法の実行中にその上にタングステン膜が形成された状態の被加工物の一部拡大断面図である。図６は、図１に示すエッチング方法の実行中にシリコン含有膜が部分的にエッチングされた状態の被加工物の一部拡大断面図である。図７は、図１に示すエッチング方法が適用された後の状態の被加工物の一部拡大断面図である。
方法ＭＴでは、工程ＳＴ１が実行される。工程ＳＴ１では、被加工物Ｗ上にタングステン膜ＷＦが形成される。工程ＳＴ１では、タングステン膜ＷＦを形成するために、サイクルＣＹが一回以上実行される。各サイクルＣＹは、工程ＳＴ１１及び工程ＳＴ１３を含んでいる。工程ＳＴ１において、サイクルＣＹが複数回実行される場合には、工程ＳＴ１１と工程ＳＴ１３は交互に実行される。一実施形態では、各サイクルＣＹは、工程ＳＴ１１と工程ＳＴ１３との間で実行される工程ＳＴ１２を含んでいる。また、各サイクルＣＹは、工程ＳＴ１３の後に実行される工程ＳＴ１４を含んでいる。
工程ＳＴ１１では、被加工物Ｗ上にタングステンを含有する前駆体を堆積させるために、被加工物Ｗに前駆体ガスが供給される。即ち、チャンバ本体１２の内部空間１２ｓに前駆体ガスが供給される。前駆体ガスは、タングステンを含有する。前駆体ガスは、ハロゲン化タングステンガスであり得る。一例の前駆体ガスは、六フッ化タングステン（ＷＦ６）ガスである。前駆体ガスは、六塩化タングステンガスといった他のハロゲン化タングステンガス、又は、別のタングステン含有ガスであってもよい。工程ＳＴ１１では、プラズマは生成されない。即ち、工程ＳＴ１１では、第１の高周波及び第２の高周波の供給が停止される。
工程ＳＴ１１では、前駆体ガスと共にキャリアガスが内部空間１２ｓに供給されてもよい。キャリアガスは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｘｅガス、Ｋｒガスといった希ガスであり得る。一実施形態では、キャリアガスは、図４に示すように、工程ＳＴ１の実行期間にわたって内部空間１２ｓに供給されてもよい。工程ＳＴ１１では、前駆体ガスの流量は、１００ｓｃｃｍ以上、３００ｓｃｃｍ以下の流量に設定され得る。工程ＳＴ１１では、キャリアガスの流量は、０ｓｃｃｍ以上、３０００ｓｃｃｍ以下の流量に設定され得る。また、工程ＳＴ１１では、内部空間１２ｓの圧力は、０．０２Ｔｏｒｒ（２．６Ｐａ）以上、３Ｔｏｒｒ（４００Ｐａ）以下の圧力に設定され得る。
続く工程ＳＴ１２では、内部空間１２ｓのパージが実行される。具体的に、工程ＳＴ１２では、内部空間１２ｓの排気が実行される。工程ＳＴ１２では、パージガスとしてキャリアガスが内部空間１２ｓに供給されてもよい。工程ＳＴ１２の実行により、内部空間１２ｓの中の前駆体ガスが排出され、被加工物Ｗ上に過剰に堆積していた前駆体が除去される。
続く工程ＳＴ１３では、被加工物Ｗ上の前駆体に水素の活性種を供給するために、水素ガス（Ｈ２ガス）のプラズマが内部空間１２ｓの中で生成される。工程ＳＴ１３において水素ガスのプラズマを生成するために、図４に示すように、工程ＳＴ１２の実行後、且つ、工程ＳＴ１３の実行前に、内部空間１２ｓへの水素ガスの供給が開始される。水素ガスの供給が開始されてから所定時間が経過した後に、工程ＳＴ１３の実行が開始される。水素ガスの供給は、工程ＳＴ１３の終了時まで継続する。水素ガスが内部空間１２ｓに供給されているときには、キャリアガスも内部空間１２ｓに供給され得る。
工程ＳＴ１３では、内部空間１２ｓに水素ガスが供給されている状態で、第１の高周波が下部電極１８（又は上部電極３０）に供給される。これにより、内部空間１２ｓの中で水素ガスのプラズマが生成される。工程ＳＴ１３では、第２の高周波が下部電極１８に供給されてもよい。工程ＳＴ１３では、プラズマからの水素の活性種、即ち、水素のイオン及び／又はラジカルにより、前駆体中の不純物が除去される。前駆体ガスがハロゲン化タングステンガスである場合には、前駆体中のハロゲン元素と水素との反応により、前駆体からハロゲン元素が除去される。
工程ＳＴ１３では、水素ガスの流量は、１００ｓｃｃｍ以上、３０００ｓｃｃｍ以下の流量に設定され得る。工程ＳＴ１３では、キャリアガスの流量は、０ｓｃｃｍ以上、３０００ｓｃｃｍ以下の流量に設定され得る。工程ＳＴ１３では、内部空間１２ｓの圧力は、０．０２Ｔｏｒｒ（２．６Ｐａ）以上、３Ｔｏｒｒ（４００Ｐａ）以下の圧力に設定され得る。工程ＳＴ１３では、第１の高周波の電力は、２０Ｗ以上、３０００Ｗ以下の電力に設定され得る。また、工程ＳＴ１３では、第２の高周波の電力は、０Ｗ以上、２００Ｗ以下の電力に設定され得る。
続く工程ＳＴ１４では、内部空間１２ｓのパージが実行される。具体的に、工程ＳＴ１４では、内部空間１２ｓの排気が実行される。工程ＳＴ１４では、パージガスとして、キャリアガスが内部空間１２ｓに供給されてもよい。工程ＳＴ１４の実行により、内部空間１２ｓの中の水素ガスが排出される。
続く工程ＳＴ２では、停止条件が満たされるか否かが判定される。停止条件はサイクルＣＹの実行回数が所定回数に達している場合に満たされるものと判定される。所定回数は、１回以上の回数である。工程ＳＴ２において停止条件が満たされていないと判定されると、再びサイクルＣＹが実行される。一方、工程ＳＴ２において停止条件が満たされていると判定されると、工程ＳＴ１の実行が停止する。工程ＳＴ１の実行により、被加工物Ｗの表面上、特にマスクＭＫの表面上にタングステン膜ＷＦが形成される（図５参照）。
一実施形態において、工程ＳＴ１の実行中の被加工物Ｗの温度は０℃以下の温度に設定される。更なる実施形態において、工程ＳＴ１の実行中の被加工物Ｗの温度は、−２０℃以下の温度に設定される。被加工物Ｗの温度は、流路１８ｆに供給される冷媒の温度の調整により制御される。
工程ＳＴ１の実行が停止すると、処理は工程ＳＴ３に移る。工程ＳＴ３では、シリコン含有膜ＳＦをエッチングするために、チャンバ本体１２内で処理ガスのプラズマが生成される。処理ガスは、フッ素、水素、及び、炭素を含む。処理ガスは、水素を含有するガスとして、Ｈ２ガス、ＣｘＨｙガス（炭化水素ガス）、及び、ＣｘＨｙＦｚガス（ハイドロフルオロカーボンガス）のうち一種以上のガスを含む。また、処理ガスは、フッ素含有ガスを含む。フッ素含有ガスは、ＨＦガス、ＮＦ３ガス、ＳＦ６ガス、ＷＦ６ガス、ＣｘＦＹガス（フルオロカーボンガス）、及び、ＣｘＨｙＦｚガス、のうち一種以上のガスを含む。処理ガスは、炭素を含有するガスとして、ＣｘＨｙガス（炭化水素ガス）、及び、ＣｘＨｙＦｚガス（ハイドロフルオロカーボンガス）のうち一種以上のガスを含む。ここで、ｘ、ｙ、ｚは、自然数である。なお、処理ガスは、ＨＢｒガスといったハロゲン含有ガスを更に含んでいてもよい。また、処理ガスは、Ｏ２ガス、ＣＯガス、ＣＯ２ガスといった酸素含有ガスを含んでいてもよい。一実施形態では、処理ガスは、水素ガス、ハイドフルオロカーボンガス、及び、フッ素含有ガスを含む混合ガスである。
工程ＳＴ３では、内部空間１２ｓに処理ガスが供給されている状態で、第１の高周波が下部電極１８（又は上部電極３０）に供給される。これにより、内部空間１２ｓの中で処理ガスのプラズマが生成される。工程ＳＴ３では、第２の高周波が下部電極１８に供給される。工程ＳＴ３では、プラズマからのフッ素の活性種により、シリコン含有膜ＳＦがマスクＭＫから露出されている箇所でエッチングされる。その結果、シリコン含有膜ＳＦに開口ＯＰが形成される（図６参照）。
工程ＳＴ３では、内部空間１２ｓの圧力は、０．００５Ｔｏｒｒ（０．７Ｐａ）以上、０．１Ｔｏｒｒ（１３．３Ｐａ）以下の圧力に設定され得る。工程ＳＴ３では、第１の高周波の電力は、５００Ｗ以上、６０００Ｗ以下の電力に設定され得る。また、工程ＳＴ３では、第２の高周波の電力は、０Ｗ以上、１５０００Ｗ以下の電力に設定され得る。
一実施形態の工程ＳＴ３では、被加工物Ｗの温度は、工程ＳＴ１の実行中の被加工物Ｗの温度と略同一の温度に設定される。一実施形態では、工程ＳＴ３の実行中の被加工物Ｗの温度は、０℃以下の温度に設定される。更なる実施形態において、工程ＳＴ３の実行中の被加工物Ｗの温度は、−２０℃以下の温度に設定される。被加工物Ｗの温度は、流路１８ｆに供給される冷媒の温度の調整により制御される。
続く工程ＳＴ４では、方法ＭＴの実行を終了するか否かが判定される。工程ＳＴ４では、工程ＳＴ１と工程ＳＴ３を含むサイクルの実行回数が所定回数に達している場合に方法ＭＴを終了するべきと判定される。所定回数は１回以上の回数である。工程ＳＴ４において方法ＭＴの実行を終了しないと判定される場合には、再び工程ＳＴ１及び工程ＳＴ３を含むサイクルが実行される。一方、方法ＭＴの実行が終了すると、被加工物Ｗは、例えば図７に示す状態になる。図７に示す状態では、下地層ＵＬの表面まで延びる開口ＯＰがシリコン含有膜ＳＦに形成されている。なお、図７においては、タングステン膜ＷＦが省略されている。
方法ＭＴでは、上述したように、タングステン膜ＷＦがマスクＭＫ上に形成される。したがって、工程ＳＴ３におけるエッチング中に、マスクＭＫは、炭素含有物質よりもエッチング耐性に優れた材料で保護される。ところで、プラズマを用いない原子層堆積法によるタングステン膜の形成では、前駆体中の不純物の除去のための反応を生じさせるために、被加工物の温度は、通常、２５０℃以上の温度に設定される。一方、方法ＭＴでは、水素ガスのプラズマからの水素の活性種によって前駆体中の不純物が除去されてタングステン膜ＷＦが形成されるので、工程ＳＴ１の実行中の被加工物Ｗの温度が低い温度に設定され得る。ここで、シリコン含有膜ＳＦのエッチングレートは、被加工物Ｗの温度が低いほど、高くなる。したがって、方法ＭＴでは、工程ＳＴ１の実行中の被加工物の温度と工程ＳＴ３の実行中の被加工物の温度とを比較的低い温度に設定することにより、工程ＳＴ１の実行中の被加工物の温度と工程ＳＴ３の実行中の被加工物の温度との差を少なくすることができる。故に、工程ＳＴ１と工程ＳＴ３との間で、被加工物Ｗの温度を変更する必要がないか、被加工物Ｗの温度を変更する時間を短くすることができる。その結果、タングステン膜ＷＦの形成とシリコン含有膜ＳＦのエッチングを含むプロセスのスループットが高められ得る。
一実施形態では、工程ＳＴ１と工程ＳＴ３を含むサイクルが複数回実行される。即ち、工程ＳＴ１と工程ＳＴ３が交互に実行される。この実施形態によれば、タングステンをマスクＭＫ上に補充しつつ、シリコン含有膜ＳＦのエッチングを進行させることができる。また、シリコン含有膜ＳＦのエッチングの進行につれてマスクＭＫの膜厚が減少すると、マスクＭＫの直下におけるシリコン含有膜ＳＦの側壁面上にもタングステン膜ＷＦが形成され得る。その結果、マスクＭＫの直下におけるシリコン含有膜ＳＦの横方向のエッチングが抑制される。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴは、誘導結合型のプラズマ処理装置、マイクロ波といった表面波によりプラズマを生成するプラズマ処理装置といった任意のプラズマ処理装置を用いて実行することも可能である。また、シリコン含有膜ＳＦは、単一のシリコン酸化膜のみから構成されていてもよい。
以下、方法ＭＴの評価のために行った実験について説明する。なお、本開示の内容は、以下に説明する実験に限定されるものではない。
（第１の実験）
第１の実験では、複数のサンプルのシリコン酸化膜をエッチングした。第１の実験では、複数のサンプルのシリコン酸化膜のエッチング時の温度を互いに異なる温度に設定した。各サンプルは、下地層、及び、当該下地の平坦な表面上に一様な膜厚で形成されたシリコン酸化膜を有していた。シリコン酸化膜のエッチングには、プラズマ処理装置１０を用いた。第１の実験におけるエッチングの条件を以下に示す。
＜第１の実験におけるエッチングの条件＞
内部空間１２ｓの圧力：２５ｍＴｏｒｒ（３，３３３Ｐａ）
第１の高周波：１００ＭＨｚ、２．３ｋＷ
第２の高周波：３ＭＨｚ、１ｋＷ
処理ガス：Ｈ２ガス、ＣＦ４ガス、ＣＨ２Ｆ２ガス、及び、ＮＦ３ガスの混合ガス
第１の実験では、各サンプルについて、エッチング時間とシリコン酸化膜の膜厚の減少量からシリコン酸化膜のエッチングレートを求めた。そして、シリコン酸化膜のエッチング時の温度とシリコン酸化膜のエッチングレートとの関係を求めた。図８に第１の実験の結果を示す。図８において横軸はサンプルの温度を示しており、縦軸はエッチングレートを示している。図８に示すように、シリコン酸化膜のエッチングレートは、サンプルの温度が０℃以下の温度である場合に、相当に大きくなっていた。また、サンプルの温度が低いほど、シリコン酸化膜のエッチングレートは高くなっていた。かかる第１の実験により、被加工物の温度が０℃以下の温度に設定されることにより、シリコン含有膜の高いエッチングレートを得ることができることが確認された。また、被加工物の温度が低いほど、シリコン含有膜のエッチングレートが高くなることが確認された。
（第２の実験）
第２の実験では、工程ＳＴ１を実行することにより、複数のサンプル上にタングステン膜ＷＦを形成した。第２の実験では、工程ＳＴ１の実行時の複数のサンプルの温度を互いに異なる温度に設定した。各サンプルは、下地層、及び、当該下地層上に設けられたマスクＥＭＫを有していた。マスクＥＭＫは、アモルファスカーボン製のマスクであり、ラインアンドスペースパターンを有していた。工程ＳＴ１の実行には、プラズマ処理装置１０を用いた。第２の実験における工程ＳＴ１の条件を以下に示す。
＜第２の実験における工程ＳＴ１の条件＞
工程ＳＴ１１
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
ＷＦ６ガスの流量：１７０ｓｃｃｍ
キャリアガス（Ａｒガス）の流量：６００ｓｃｃｍ
処理時間：１０秒
工程ＳＴ１２
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
キャリアガス（Ａｒガス）の流量：８００ｓｃｃｍ
処理時間：３０秒
工程ＳＴ１３
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
Ｈ２ガスの流量：５００ｓｃｃｍ
キャリアガス（Ａｒガス）の流量：６００ｓｃｃｍ
第１の高周波：１００ＭＨｚ、５００Ｗ
第２の高周波：０Ｗ
処理時間：３秒
工程ＳＴ１４
内部空間１２ｓの圧力：８００ｍＴｏｒｒ（１０７Ｐａ）
キャリアガス（Ａｒガス）の流量：８００ｓｃｃｍ
処理時間：３０秒
サイクルＣＹの実行回数：３０回
図９は、第２の実験において測定した寸法を示す図である。第２の実験では、各サンプル上に形成されたタングステン膜ＷＦの膜厚ＦＴａ、ＦＴｂ、ＦＴｃ、ＦＴｄをそれぞれ求めた。膜厚ＦＴａは、マスクＥＭＫの上面の上でのタングステン膜ＷＦの膜厚である。膜厚ＦＴｂは、マスクＥＭＫの上面を含む横断面上でのタングステン膜ＷＦの横方向の膜厚である。膜厚ＦＴｃは、マスクＥＭＫ及びタングステン膜ＷＦによって提供されているスペースＭＳの幅が最小である横断面上でのタングステン膜ＷＦの横方向の膜厚である。膜厚ＦＴｄは、マスクＥＭＫの上面から下方に１５０ｎｍの距離を有する横断面上でのタングステン膜ＷＦの膜厚である。図１０に第２の実験の結果を示す。図１０において、横軸は、工程ＳＴ１の実行時のサンプルの温度を示しており、縦軸はタングステン膜の膜厚を示している。図１０に示すように、工程ＳＴ１によれば、サンプルの温度が２０℃以下の温度である場合に、タングステン膜をマスクＥＭＫ上に形成することが可能であることが確認された。即ち、工程ＳＴ１によれば、プラズマを利用しない原子層堆積法によってタングステン膜を形成する場合の被加工物の温度（通常２５０℃以上）よりも相当に低い温度に被加工物の温度が設定された状態で、当該被加工物上にタングステン膜を形成することが可能であることが確認された。また、被加工物の温度が−２０℃以下の温度に設定された状態では、大きい膜厚を有するタングステン膜を形成可能であることが確認された。以上説明した第１の実験及び第２の実験の結果、方法ＭＴの工程ＳＴ１及び工程ＳＴ３の実行時の被加工物Ｗの温度は、０℃以下であることが望ましく、−２０℃以下であることがより望ましいことが確認された。
１０…プラズマ処理装置、１２…チャンバ本体、１２ｓ…内部空間、１４…ステージ、１８…下部電極、２０…静電チャック、２６…チラーユニット、３０…上部電極、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｗ…被加工物、ＳＦ…シリコン含有膜、Ｆ１…第１の膜、Ｆ２…第２の膜、ＭＫ…マスク、ＯＭ…開口、ＷＦ…タングステン膜。

Claims (7)

  1. 単一のシリコン酸化膜、又は、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を有するシリコン含有膜のエッチング方法であって、
    該エッチング方法は、前記シリコン含有膜を有する被加工物がプラズマ処理装置のチャンバ本体内に配置された状態で実行され、
    前記被加工物は、前記シリコン含有膜上に設けられたマスクを更に有し、該マスクは炭素を含有し、該マスクには開口が形成されており、
    該エッチング方法は、
    前記被加工物上にタングステン膜を形成する工程であり、前記マスクの上面を含み、且つ、前記マスクの前記開口から部分的に露出した前記シリコン含有膜の表面以外の領域に、該タングステン膜を形成する、該工程と、
    前記シリコン含有膜をエッチングする工程と、
    を含み、
    タングステン膜を形成する前記工程は、
    前記被加工物上にタングステンを含有する前駆体を堆積させるために、前記被加工物に、タングステンを含有する前駆体ガスを供給する工程と、
    前記被加工物上の前記前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、
    を含み、
    前記シリコン含有膜をエッチングする前記工程では、前記シリコン含有膜をエッチングするために前記チャンバ本体内でフッ素、水素、及び、炭素を含む処理ガスのプラズマが生成される、
    エッチング方法。
  2. 単一のシリコン酸化膜、又は、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を有するシリコン含有膜のエッチング方法であって、
    該エッチング方法は、前記シリコン含有膜を有する被加工物がプラズマ処理装置のチャンバ本体内に配置された状態で実行され、
    前記被加工物は、前記シリコン含有膜上に設けられたマスクを更に有し、該マスクは炭素を含有し、該マスクには開口が形成されており、
    該エッチング方法は、
    前記被加工物上にタングステン膜を形成する工程と、
    前記シリコン含有膜をエッチングする工程と、
    を含み、
    タングステン膜を形成する前記工程は、
    前記被加工物上にタングステンを含有する前駆体を堆積させるために、前記被加工物に、タングステンを含有する前駆体ガスを供給する工程と、
    前記被加工物上の前記前駆体に水素の活性種を供給するために、水素ガスのプラズマを生成する工程と、
    を含み、
    前記シリコン含有膜をエッチングする前記工程では、前記シリコン含有膜をエッチングするために前記チャンバ本体内でフッ素、水素、及び、炭素を含む処理ガスのプラズマが生成され、
    タングステン膜を形成する前記工程、及び、前記シリコン含有膜をエッチングする前記工程において、前記被加工物の温度が０℃以下の温度に設定される、
    エッチング方法。
  3. タングステン膜を形成する前記工程と前記シリコン含有膜をエッチングする前記工程とが交互に繰り返される、請求項１又は２に記載のエッチング方法。
  4. タングステン膜を形成する前記工程において、前駆体ガスを供給する前記工程と水素ガスのプラズマを生成する前記工程とが交互に繰り返される、請求項１〜３の何れか一項に記載のエッチング方法。
  5. タングステン膜を形成する前記工程、及び、前記シリコン含有膜をエッチングする前記工程において、前記被加工物の温度が−２０℃以下の温度に設定される、請求項１〜４の何れか一項に記載のエッチング方法。
  6. 前記前駆体ガスは、ハロゲン化タングステンガスである、請求項１〜５の何れか一項に記載のエッチング方法。
  7. 前記前駆体ガスは、六フッ化タングステンガスである、請求項１〜５の何れか一項に記載のエッチング方法。
JP2017169464A 2017-09-04 2017-09-04 エッチング方法 Active JP6883495B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017169464A JP6883495B2 (ja) 2017-09-04 2017-09-04 エッチング方法
KR1020180102762A KR102626802B1 (ko) 2017-09-04 2018-08-30 에칭 방법
TW107130215A TWI760555B (zh) 2017-09-04 2018-08-30 蝕刻方法
US16/118,982 US10566209B2 (en) 2017-09-04 2018-08-31 Etching method and workpiece processing method
CN201811019388.4A CN109427576B (zh) 2017-09-04 2018-09-03 蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017169464A JP6883495B2 (ja) 2017-09-04 2017-09-04 エッチング方法

Publications (2)

Publication Number Publication Date
JP2019046994A JP2019046994A (ja) 2019-03-22
JP6883495B2 true JP6883495B2 (ja) 2021-06-09

Family

ID=65514812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017169464A Active JP6883495B2 (ja) 2017-09-04 2017-09-04 エッチング方法

Country Status (5)

Country Link
US (1) US10566209B2 (ja)
JP (1) JP6883495B2 (ja)
KR (1) KR102626802B1 (ja)
CN (1) CN109427576B (ja)
TW (1) TWI760555B (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法
DE102017216937A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10515821B1 (en) 2018-06-26 2019-12-24 Lam Research Corporation Method of achieving high selectivity for high aspect ratio dielectric etch
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US10741407B2 (en) * 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
KR20210072826A (ko) * 2018-11-05 2021-06-17 램 리써치 코포레이션 에칭 챔버의 방향성 증착
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN112119485B (zh) * 2019-04-22 2024-01-02 株式会社日立高新技术 等离子处理方法
EP4050641A4 (en) * 2019-11-08 2023-12-13 Tokyo Electron Limited ENGRAVING PROCESS
KR20220099116A (ko) * 2019-11-12 2022-07-12 어플라이드 머티어리얼스, 인코포레이티드 감소된 수소 증착 프로세스들
WO2021118862A2 (en) * 2019-12-13 2021-06-17 Lam Research Corporation Multi-state pulsing for achieving a balance between bow control and mask selectivity
CN111154490A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 刻蚀气体、刻蚀方法及3d存储器件制造方法
CN115244663A (zh) * 2020-02-28 2022-10-25 朗姆研究公司 高深宽比3d nand蚀刻的侧壁凹陷的减少
TW202232567A (zh) * 2020-10-30 2022-08-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
KR20240003432A (ko) * 2021-05-07 2024-01-09 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP7099675B1 (ja) 2021-07-27 2022-07-12 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
KR20240033271A (ko) * 2021-07-27 2024-03-12 도쿄엘렉트론가부시키가이샤 에칭 방법, 반도체 장치의 제조 방법, 에칭 프로그램 및 플라즈마 처리 장치
JP7257088B1 (ja) * 2022-03-24 2023-04-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595608A (en) * 1984-11-09 1986-06-17 Harris Corporation Method for selective deposition of tungsten on silicon
US7125809B1 (en) * 2000-08-31 2006-10-24 Micron Technology, Inc. Method and material for removing etch residue from high aspect ratio contact surfaces
US6878402B2 (en) * 2000-12-06 2005-04-12 Novellus Systems, Inc. Method and apparatus for improved temperature control in atomic layer deposition
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
US6630201B2 (en) * 2001-04-05 2003-10-07 Angstron Systems, Inc. Adsorption process for atomic layer deposition
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US8357267B2 (en) * 2005-10-26 2013-01-22 Sharp Kabushiki Kaisha Film producing method using atmospheric pressure hydrogen plasma, and method and apparatus for producing refined film
CN100422394C (zh) * 2006-03-20 2008-10-01 中国科学院物理研究所 一种在Si(111)衬底上制备高质量ZnO单晶薄膜的方法
KR100808056B1 (ko) * 2006-12-27 2008-02-28 주식회사 하이닉스반도체 하드마스크를 이용한 패턴 형성 방법
JP2010059488A (ja) * 2008-09-03 2010-03-18 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2012077983A (ja) 2010-09-30 2012-04-19 Daikin Industries Ltd 冷凍回路
US8598040B2 (en) 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
CN103258824B (zh) * 2012-02-20 2016-02-17 中芯国际集成电路制造(上海)有限公司 闪存的存储单元及形成方法
JP2014086500A (ja) * 2012-10-22 2014-05-12 Tokyo Electron Ltd 銅層をエッチングする方法、及びマスク
JP6329839B2 (ja) * 2014-07-29 2018-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
JP6514138B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体装置の製造方法
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US10347498B2 (en) * 2016-12-31 2019-07-09 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Methods of minimizing plasma-induced sidewall damage during low K etch processes
US20170110336A1 (en) * 2016-12-31 2017-04-20 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges CLuadeq Methods for minimizing sidewall damage during low k etch processes
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
CN109427576B (zh) 2023-03-10
JP2019046994A (ja) 2019-03-22
US20190074191A1 (en) 2019-03-07
US10566209B2 (en) 2020-02-18
CN109427576A (zh) 2019-03-05
TWI760555B (zh) 2022-04-11
TW201921488A (zh) 2019-06-01
KR20190026589A (ko) 2019-03-13
KR102626802B1 (ko) 2024-01-18

Similar Documents

Publication Publication Date Title
JP6883495B2 (ja) エッチング方法
CN106206286B (zh) 蚀刻方法
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
JP6366454B2 (ja) 被処理体を処理する方法
TWI781309B (zh) 被加工物之處理方法
TWI697046B (zh) 蝕刻方法
JP6559430B2 (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
JP6339961B2 (ja) エッチング方法
CN108878285B (zh) 蚀刻方法
JP2016076621A (ja) 被処理体を処理する方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
KR102496968B1 (ko) 에칭 방법
JP2016157793A (ja) エッチング方法
TW201818465A (zh) 被處理體之處理方法
JP2021090039A (ja) 基板処理方法及びプラズマ処理装置
JP6811202B2 (ja) エッチングする方法及びプラズマ処理装置
CN109923648B (zh) 处理被处理体的方法
KR20190079565A (ko) 에칭 방법
CN109494153B (zh) 处理被加工物的方法
JP6948181B2 (ja) 多層膜をエッチングする方法
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20190378730A1 (en) Processing method and plasma processing apparatus
CN112838002A (zh) 基板处理方法及等离子体处理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6883495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250