CN109494153B - 处理被加工物的方法 - Google Patents

处理被加工物的方法 Download PDF

Info

Publication number
CN109494153B
CN109494153B CN201811060888.2A CN201811060888A CN109494153B CN 109494153 B CN109494153 B CN 109494153B CN 201811060888 A CN201811060888 A CN 201811060888A CN 109494153 B CN109494153 B CN 109494153B
Authority
CN
China
Prior art keywords
film
workpiece
mask
tungsten
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811060888.2A
Other languages
English (en)
Other versions
CN109494153A (zh
Inventor
长友优
木原嘉英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109494153A publication Critical patent/CN109494153A/zh
Application granted granted Critical
Publication of CN109494153B publication Critical patent/CN109494153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供在调整掩模的开口宽度的基础上，对于等离子体蚀刻提供更牢固的掩模的方法。在一个实施方式的方法中，在被加工物上形成钨膜。被加工物包括基底膜和设置在该基底膜上的掩模。钨膜包括沿着划分出开口的掩模的侧壁面延伸的第1区域和在基底膜上延伸的第2区域。接着，以保留第1区域的方式执行钨膜的等离子体蚀刻。在钨膜的形成中，对被加工物提供含有钨的前体气体。并且，为了对被加工物上的前体供给氢的活性种，而生成氢气的等离子体。

Description

处理被加工物的方法
技术领域
本发明的实施方式涉及对被加工物进行处理的方法。
背景技术
在电子器件的制造中，为了将掩模的图案转印到基底膜而进行等离子体蚀刻。作为掩模通常使用抗蚀剂掩模。抗蚀剂掩模通过光刻技术形成。所以，形成在被蚀刻层的图案的边界尺寸，依赖于通过光刻技术形成的抗蚀剂掩模的分辨极限。
伴随着近年来的电子器件的高集成化，要求形成比抗蚀剂掩模的分辨极限小的尺寸的图案。因此，提案有通过在抗蚀剂掩模上沉积氧化硅膜，调整由该抗蚀剂掩模划分出的开口宽度的技术。该技术记载在专利文献1中。
关于记载在专利文献1中的技术，利用原子层沉积法(ALD法)在抗蚀剂掩模上形成硅氧化膜。具体而言，对具有抗蚀剂掩模的被加工物交替地供给氨基硅烷气体与活性化了的活性氧。
现有技术文献
专利文献
专利文献1：日本特开2011-82560号公报
发明内容
发明想要解决的技术问题
在一个实施方式中，提供处理被加工物的方法。被加工物具有基底膜和掩模。掩模设置在基底膜上。掩模提供开口。该方法包括：(i)在被加工物上形成钨膜的步骤，其中，钨膜包括沿着划分出开口的掩模的侧壁面延伸的第1区域和在基底膜上延伸的第2区域；(ii)以保留第1区域除去第2区域的方式执行钨膜的等离子体蚀刻的步骤。形成钨膜的步骤包括：(iii)为了在被加工物上沉积含有钨的前体，而向被加工物供给含有钨的前体气体的步骤；(iv)为了对被加工物上的前体供给氢的活性种，而生成氢气的等离子体的步骤。
在一个实施方式中，通过执行前体的沉积和基于氢的活性种进行的前体中的杂质的除去，在掩模和基底膜的表面上形成钨膜。然后，以保留第1区域的方式蚀刻钨膜。由此，调整掩模的开口宽度。并且，由于钨制的第1区域沿着掩模的侧壁面设置，对于基底膜的等离子体蚀刻能够提供更牢固的掩模。但是，基于不使用等离子体的原子层沉积法的钨膜的形成中，为了发生用于前体中的杂质的除去的反应，被加工物的温度通常被设定为250℃以上的温度。另一方面，在一个实施方式的方法中，利用来自氢气的等离子体的氢的活性种除去前体中的杂质而形成钨膜，因此，形成钨膜的步骤的执行中的被加工物的温度被设定为较低的温度。
在一个实施方式的形成钨膜的步骤中执行多次循环，该多次循环中的每个循环包括供给前体气体的步骤和生成氢气的等离子体的步骤。
在一个实施方式中，前体气体可以为卤化钨气体。在一个实施方式中，前体气体可以为六氟化钨气体。
在一个实施方式中，方法还包括：取得被加工物的多个区域的各自的掩模的开口宽度的测定值的步骤；计算出多个区域的各自的开口宽度的测定值与基准值之间的正的差值的步骤；在形成钨膜的步骤中，调整被加工物的多个区域的各自的温度的步骤，从而在被加工物的多个区域的各自中形成具有与差值对应的膜厚的钨膜。形成钨膜的步骤是在调整了被加工物的多个区域各自的温度的状态下执行的。
在一个实施方式中，被加工物包括：含硅膜；设置在该含硅膜上的有机膜；设置在该有机膜上的含硅的防反射膜；和设置在该防反射膜上的抗蚀剂掩模。含硅膜包括由硅形成的第1膜和设置在该第1膜上的第2膜，该第2膜由氧化硅形成。
在一个实施方式中，基底膜为防反射膜，设置在基底膜上的掩模是抗蚀剂掩模。在该实施方式中，方法还包括：在执行了钨膜的等离子体蚀刻的步骤之后，执行防反射膜的等离子体蚀刻的步骤；执行有机膜的等离子体蚀刻的步骤，该步骤由有机膜形成有机掩模；执行第2膜的等离子体蚀刻的步骤；除去有机掩模的步骤；和执行第1膜的等离子体蚀刻的步骤。
在一个实施方式中，基底膜为第1膜，掩模是由第2膜形成的掩模。在该实施方式中，方法还包括：执行防反射膜的等离子体蚀刻的步骤；执行有机膜的等离子体蚀刻的步骤，该步骤由有机膜形成有机掩模；执行第2膜的等离子体蚀刻的步骤；除去有机掩模的步骤；执行第1膜的等离子体蚀刻的步骤。形成钨膜的步骤和执行钨膜的等离子体蚀刻的步骤，在除去有机掩模的步骤与执行第1膜的等离子体蚀刻的步骤之间执行。
发明效果
如以上所说明，能够调整掩模的开口宽度并且能够提供相对于等离子体蚀刻更牢固的掩模
附图说明
图1是表示一个实施方式的处理被加工物的方法的流程图。
图2是能够适用图1所示的方法的一个例子的被加工物的一部分放大截面图。
图3是概略地表示在图1所示的方法的执行中能够使用的等离子体处理装置的图。
图4的(a)、图4的(b)、图4的(c)和图4的(d)是表示方法MT的执行中能够得到的被加工物的一部分放大截面图，图4的(e)是方法M T的执行之后的状态的被加工物的一部分放大截面图。
图5是表示图1所示的步骤STR的一个实施方式的流程图。
图6是关于钨膜的形成处理的时序图。
图7的(a)是表示钨膜的形成之后的状态的被加工物的一部分放大截面图，图7的(b)是表示钨膜的蚀刻之后的状态的被加工物的一部分放大截面图。
图8是表示图5所示的步骤ST11中能够执行的另一处理的流程图。
图9是表示图8所示的处理中包含的步骤ST35的流程图。
图10是概略地表示图1所示的方法中执行图8所示的处理的情况下能够利用的处理***的图。
图11是例示被加工物的多个区域的一部分的图。
图12是表示实验的结果的图表。
附图标记说明
1…处理***；OC…光学观察装置；10…等离子体处理装置；12…腔室主体；12s…内部空间；14…工作台；18…下部电极；20…静电吸盘；HT…温度调整部；30…上部电极；50…排气装置；62…第1高频电源；64…第2高频电源；Cnt…控制部；W…被加工物；SF…含硅膜；F1…第1膜；F2…第2膜；OF…有机膜；OFM…有机掩模；BF…防反射膜；RM…抗蚀剂掩模；WF…钨膜；R1…第1区域；R2…第2区域；MK、MK1、MK2、MK3、MK4…掩模；UF…基底膜。
具体实施方式
以下，参照附图对各种实施方式进行详细的说明。此外，在该附图中，对于相同或者相应的部分标注相同的附图标记。
图1是表示一个实施方式的对被加工物进行处理的方法的流程图。图1所示的方法MT包括对掩模的开口宽度进行调整的步骤STR。步骤STR是为了调整步骤ST2、步骤ST3、步骤ST4和步骤ST6中的至少一个步骤的用于等离子体蚀刻的掩模的开口宽度而执行的。
图2是表示能够适用图1所示的方法的一个例子的被加工物的局部放大截面图。图2所示的被加工物W能够具有大致圆盘形状。在一个实施方式中，被加工物W具有含硅膜SF、有机膜OF、防反射膜BF和抗蚀剂掩模RM。含硅膜SF设置在基底层BL上。含硅膜SF在一个实施方式中包括第1膜F1和第2膜F2。第1膜F1设置在基底层BL上，第2膜F2设置在第1膜F1上。第1膜F1和第2膜F2含有硅，并且彼此由不同的材料形成。第1膜F1例如由硅形成。第1膜F1可以为多晶硅膜或者非晶硅膜。第2膜F2例如由氧化硅形成。
有机膜OF设置在含硅膜SF上。防反射膜BF设置在有机膜OF上。防反射膜BF含有硅。抗蚀剂掩模RM设置在防反射膜BF上。抗蚀剂掩模RM具有要通过等离子体蚀刻转印到防反射膜BF的图案。即，抗蚀剂掩模RM提供开口ORM。开口ORM是槽或者孔，使防反射膜BF的表面局部地露出。抗蚀剂掩模RM能够通过基于光刻技术的抗蚀剂膜的图案化而形成。
如图1所示，方法MT包括步骤ST1～步骤ST6和步骤STR。在步骤ST1～步骤ST6和步骤STR的执行中，使用了一个以上的等离子体处理装置。即，步骤ST1～步骤ST6和步骤STR也可以使用单一的等离子体处理装置来执行。或者，关于步骤ST1～步骤ST6和步骤STR的各自，也可以使用与这些步骤中的其它步骤中所使用的等离子体处理装置不同的等离子体处理装置来执行。或者，步骤ST1～步骤ST6和步骤STR中的几个步骤使用一个等离子体处理装置来执行，这些步骤中的一个以上的其它步骤使用一个以上的其它等离子体处理装置来执行。
图3是概略地表示图1所示的方法的执行中能够使用的等离子体处理装置的图。图3所示的等离子体处理装置10为电容耦合型的等离子体处理装置。等离子体处理装置10包括腔室主体12。腔室主体12具有大致圆筒形状，提供内部空间12s。腔室主体12例如由铝形成。在腔室主体12的内壁面被执行阳极氧化处理。腔室主体12被接地。
在腔室主体12的底部上设置有大致圆筒状的支承部13。支承部13例如由绝缘材料构成。构成支承部13的绝缘材料例如是石英。支承部13在腔室主体12内从腔室主体12的底部在铅垂方向上延伸。在腔室主体12的内部空间中设置有工作台14。工作台14由支承部13支承。
工作台14以支承被载置在其上的被加工物W的方式构成。工作台14包括电极板16、下部电极18和静电吸盘20。电极板16和下部电极18为导体，能够由铝之类的金属形成。电极板16和下部电极18具有大致圆盘形状。下部电极18设置在电极板16上，与电极板16电连接。
静电吸盘20设置在下部电极18上。静电吸盘20在一对绝缘层之间或者一对绝缘片之间配置有导电膜即电极的构造。静电吸盘20的电极经由开关23电连接有直流电源22。在静电吸盘20上载置有被加工物W的状态下，来自直流电源22的电压被施加到静电吸盘20时，在被加工物W与静电吸盘20之间产生静电引力。被加工物W通过所产生的静电引力被保持在静电吸盘20。
在工作台14的周缘部上以包围被加工物W的边缘和静电吸盘20的方式配置有聚焦环FR。聚焦环FR是为了提高等离子体处理的均匀性而设置的。聚焦环FR由例如含硅材料形成。
在下部电极18的内部设置有流路18p。流路18p能够在工作台14的中心轴线周围螺旋状地延伸。在流路18p中，从设置在腔室主体12的外部的冷却单元经由配管26a供给致冷剂。被供给到流路18p的致冷剂经由配管26b返回冷却单元。即，致冷剂在流路18p与冷却单元之间循环。通过控制该致冷剂的温度，能够控制搭载在静电吸盘20上的被加工物W的温度。
在等离子体处理装置10中设置有气体供给管路28。气体供给管路28将来自导热气体供给机构的导热气体、例如He气体供给到静电吸盘20的上表面与被加工物W的背面之间。
在等离子体处理装置10设置有调节被加工物W的温度的的温度调整部HT。温度调整部HT设置在静电吸盘20内。在温度调整部HT连接有加热器控制器HC。通过从加热器控制器HC对温度调整部HT供给电力，能够调整静电吸盘20的温度，从而调整静电吸盘20上所载置的被加工物W的温度。此外，温度调整部HT也可以设置在下部电极18内。
在一个实施方式中，温度调整部HT具有多个加热器(多个发热电阻元件)和多个温度传感器。多个温度传感器分别检测多个加热器各自的周围的温度。多个加热器分别设置在工作台14的多个区域内。工作台14的该多个区域在被加工物W被载置在静电吸盘20上的状态下位于被加工物W的多个区域ER(后述)的各自的正下方位置。在等离子体处理装置10中，根据由多个温度传感器测定的被加工物W的多个区域ER的温度，能够进行基于多个加热器进行的多个区域ER各自的温度调整。
等离子体处理装置10具有上部电极30。上部电极30设置在工作台14的上方。上部电极30经由部材32被支承在腔室主体12的上部。部材32由绝缘材料形成。上部电极30包括顶板34和支承体36。顶板34面对内部空间12s。在顶板34设置有多个气体吐出孔34a。顶板34在一个实施方式中含有硅。在另一个实施方式，顶板34可以含有氧化硅。
支承体36构成为将顶板34能够自由装卸地支承。支承体36为导体，由铝之类的金属形成。支承体36能够具有水冷构造。在支承体36的内部设置有气体扩散室36a。多个气体通流孔36b从气体扩散室36a向下方延伸。多个气体通流孔36b分别与多个气体吐出孔34a连通。在支承体36形成有将处理气体向气体扩散室36a导通的气体导入口36c。气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42和流量控制器组44与气体源组40连接。气体源组40具有多个气体源。多个气体源是在方法MT中使用的多个气体源。阀组42包括多个阀、流量控制器组44包括质量流量控制器这样的多个流量控制器。气体源组40的多个气体源分别经由阀组42的对应的阀和流量控制器组44的对应的流量控制器与气体供给管38连接。
在等离子体处理装置10中，防护件46沿着腔室主体12的内壁能自由装卸地设置。防护件46设置在支承部13的外周。防护件46是防止等离子体处理的副产物(例如蚀刻副产物)附着在腔室主体12的部件。防护件46能够通过例如用Y2O3等的陶瓷覆盖铝制的母材的表面而构成。
在腔室主体12的底部侧且在支承部13与腔室主体12的侧壁之间设置有挡板48。挡板48能够通过例如用Y2O3等的陶瓷覆盖铝制的母材的表面而构成。在挡板48的下方且在腔室主体12中设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50构成为能够将腔室主体12内的空间减压至所希望的真空度。在一个例子中，排气装置50具有自动压力控制阀和真空泵。真空泵例如包括涡轮分子泵。在腔室主体12的侧壁形成有通路12p。被加工物W在内部空间12s与腔室主体12的外部之间被运送时在通路12p通过。通路12p能够通过闸阀12g开闭。闸阀12g沿着腔室主体12的侧壁设置。
等离子体处理装置10还包括第1高频电源62和第2高频电源64。第1高频电源62产生第1高频。第1高频主要是为了等离子体生成而使用的高频。第1高频具有27～100[MHz]的范围内的频率。第1高频的频率为例如60[MHz]。第1高频电源62经由匹配器66与上部电极30连接。匹配器66具有用于使第1高频电源62的输出阻抗与负载侧(上部电极30侧)的阻抗匹配的电路。此外，第1高频电源62也可以经由匹配器66与下部电极18连接。
第2高频电源64是产生第2高频的电源。第2高频具有适于将离子引入被加工物W的频率。第2高频具有400[kHz]～40.68[MHz]的范围内的频率。第2高频的频率为例如13.56[MHz]。第2高频电源64经由匹配器68与下部电极18连接。匹配器68具有用于将第2高频电源64的输出阻抗与负载侧(下部电极18侧)的阻抗匹配的电路。
等离子体处理装置10还具有电源70。电源70与上部电极30连接。电源70将电压施加到上部电极30。在一个例子中，电源70是产生负的直流电压的直流电源。当来自电源70的电压施加到上部电极30时，存在于内部空间12s中的正离子与顶板34发生碰撞。其结果是，从顶板34放出二次电子和/或硅。
等离子体处理装置10还具有控制部Cnt。控制部Cnt可以是计算机装置。控制部Cnt例如包括处理器、存储器之类的存储装置、键盘、鼠标和/或者触摸面板之类的输入装置以及显示装置等。控制部Cnt的处理器执行存储在存储装置中的控制程序，按照存储在存储装置中的方案数据，控制等离子体处理装置10的各部。控制部Cnt在方法MT的执行中控制等离子体处理装置10的各部。
再参照图1来说明方法MT。以下，使用等离子体处理装置10以方法MT适于图2所示的被加工物W的情况为例来说明方法MT。但是，方法MT能够使用等离子体处理装置10以外的一个以上的等离子体处理装置来执行。另外，方法MT适用的被加工物并不限定于图2所示的被加工物W。以下将图1和图4一起参照。图4的(a)、图4的(b)、图4的(c)和图4的(d)是在方法MT的执行中能够得到的被加工物的一部分放大截面图，图4的(e)是方法MT的执行之后的状态的被加工物的一部分放大截面图。
如图1所示，在方法MT中执行步骤ST1。在步骤ST1中，抗蚀剂掩模RM被改性。具体而言，在步骤ST1中，在将图2所示的被加工物W载置在工作台14上的状态下，将处理气体向内部空间12s供给。在步骤ST1中使用的处理气体例如可以是氢气和稀有气体的混合气体。另外，在步骤ST1中，通过排气装置50将内部空间12s的压力设定为所指定的压力。另外，在步骤ST1中，来自第1高频电源62的第1高频被供给到上部电极30。并且，在步骤ST1中，来自电源70的电压被施加到上部电极30。此外，在步骤ST1中，来自第2高频电源64的第2高频可以被供给到下部电极18，也可以不供给。通过步骤ST1的执行，在内部空间12s中能够生成处理气体的等离子体。在等离子体中的正离子与上部电极30的顶板34碰撞。其结果是，从自顶板34放出二次电子。由于所放出的二次电子，抗蚀剂掩模RM被改性。
在方法MT中，在执行步骤ST1之后，执行步骤ST2。在步骤ST2中，为了将掩模MK1的图案转印到防反射膜BF，执行等离子体蚀刻。掩模MK1使通过在步骤STR中调整抗蚀剂掩模RM或者抗蚀剂掩模RM的开口宽度能够得到的掩模。
在步骤ST2中，在具有掩模MK1的被加工物W载置在工作台14的状态下，将处理气体向内部空间12s供给。在步骤ST2中使用的处理气体可以包含例如碳氟化合物气体。另外，在步骤ST2中，通过排气装置50将内部空间12s的压力设定为所指定的压力。另外，在步骤ST2中，来自第1高频电源62的第1高频向上部电极30供给。另外，在步骤ST2中，来自第2高频电源64的第2高频向下部电极18供给。通过步骤ST2的执行，在内部空间12s中能够生成处理气体的等离子体。并且，由等离子体中的离子和/或自由基之类的活性种来蚀刻防反射膜BF。其结果是，如图4的(a)所示，掩模MK1的图案被转印到防反射膜BF。在步骤ST2的执行之后，可以除去掩模MK1。
在方法MT中，在执行步骤ST2之后，执行步骤ST3。在步骤ST3中，为了将掩模MK2的图案转印到有机膜OF，执行等离子体蚀刻。掩模MK2可以是通过步骤ST2的等离子体蚀刻从防反射膜BF所得到的掩模、或者通过在步骤STR中调整从防反射膜BF所得到的该掩模的开口宽度而得到的掩模。
在步骤ST3中，在具有掩模MK2的被加工物W载置在工作台14上的状态下，将处理气体向内部空间12s供给。在步骤ST3中所使用的处理气体包含含氧气体(例如氧气)。或者，在步骤ST3中能够使用的处理气体包含氢气和氮气。另外，在步骤ST3中，通过排气装置50将内部空间12s的压力设定为所指定的压力。另外，在步骤ST3中，将来自第1高频电源62的第1高频向上部电极30供给。另外，在步骤ST3中，将来自第2高频电源64的第2高频向下部电极18供给。通过步骤ST3的执行，在内部空间12s中能够生成处理气体的等离子体。然后，通过等离子体中的离子和/或自由基之类的活性种来蚀刻有机膜OF。其结果是，如图4的(b)所示，掩模MK2的图案被转印到有机膜OF，能够从有机膜OF得到有机掩模OFM。在步骤ST3的执行之后，可以除去掩模MK2。
在方法MT中，在执行步骤ST3之后，执行步骤ST4。在步骤ST4中，为了将掩模MK3的图案转印到第2膜F2，执行等离子体蚀刻。掩模MK3是通过在步骤STR中调整有机掩模OFM或者有机掩模OFM的开口宽度能够得到的掩模。
在步骤ST4中，在将具有掩模MK3的被加工物W载置在工作台14上的状态下，将处理气体向内部空间12s供给。在步骤ST4中能够使用的处理气体可以含有碳氟化合物气体。另外，在步骤ST4中，通过排气装置50能够将内部空间12s的压力设定为所指定的压力。另外，在步骤ST4中，将来自第1高频电源62的第1高频向上部电极30供给。另外，在步骤ST4中，将来自第2高频电源64的第2高频向下部电极18供给。通过步骤ST4的执行，在内部空间12s中能够生成处理气体的等离子体。然后，通过等离子体中的离子和/或自由基之类的活性种来蚀刻第2膜F2。其结果是，如图4的(c)所示，将掩模MK3的图案转印到第2膜F2。
在方法MT中，接着执行步骤ST5。在步骤ST5中除去掩模MK3。在步骤ST3中，在将图4的(c)所示的被加工物W载置在工作台14上的状态下，将处理气体向内部空间12s供给。在步骤ST5中能够使用的处理气体包含含氧气体(例如氧气)。或者，在步骤ST3中能够使用的处理气体含有氢气和氮气。另外，在步骤ST5中，通过排气装置50将内部空间12s的压力设定为所指定的压力。另外，在步骤ST5中，将来自第1高频电源62的第1高频向上部电极30供给。此外，在步骤ST5中，将来自第2高频电源64的第2高频向下部电极18供给，也可以不供给。通过步骤ST5的执行，在内部空间12s中生成处理气体的等离子体。然后，通过等离子体中的离子和/或自由基之类的的活性种，除去掩模MK3、即有机掩模OFM自身或者含有该有机掩模OFM的掩模。其结果是，能够得到图4的(d)所示的被加工物W。
在方法MT中，在执行步骤ST5之后，执行步骤ST6。在步骤ST6中，为了将掩模MK4的图案转印到第1膜F1，执行等离子体蚀刻。掩模MK4可以是通过步骤ST4的等离子体蚀刻由第2膜F2得到的掩模、或者是在步骤STR中通过调整由第2膜F2所得到的该掩模的开口宽度所得到的掩模。
在步骤ST6中，在将具有掩模MK4的被加工物W载置在工作台14上的状态下，将处理气体向内部空间12s供给。在步骤ST6中能够使用的处理气体能够含有卤素类的气体。在步骤ST6中能够使用的处理气体例如能够含有氯气和溴化氢气体中的一个以上的气体。另外，在步骤ST6中，通过排气装置50能够将内部空间12s的压力设定为所指定的压力。另外，在步骤ST6中，将来自第1高频电源62的第1高频向上部电极30供给。另外，在步骤ST6中，将来自第2高频电源64的第2高频向下部电极18供给。通过步骤ST6的执行，在内部空间12s中能够生成处理气体的等离子体。然后，通过等离子体中的离子和/或自由基之类的活性种来蚀刻第1膜F1。其结果是，如图4的(e)所示，将掩模MK4的图案转印到第1膜F1。此外，在步骤ST6的执行前，为了将第1膜F1的表面上所形成的氧化膜除去，可以执行等离子体蚀刻。在用于除去氧化膜的等离子体蚀刻中，能够使用碳氟化合物气体。
以下，一边参照图5、图6、图7的(a)和图7的(b)一边说明步骤STR。图5是表示图1所示的步骤STR的一个实施方式的流程图。图6是关于钨膜的形成处理的时序图。在图6中，横轴表示时间。另外，在图6中，纵轴表示载气的流量、前体气体的流量、氢气的流量和高频的状态。在图6中表示，当高频为接通时，为了等离子体的生成至少供给第1高频的情况，高频为断开表示停止了第1高频和第2高频的供给。图7的(a)是钨膜的形成之后的状态的被加工物的一部分放大截面图，图7的(b)是钨膜的蚀刻后的状态的被加工物的一部分放大截面图。
如上所述，步骤STR是为了调整用于步骤ST2、步骤ST3、步骤ST4和步骤ST6中的至少一个步骤中的等离子体蚀刻的掩模的开口宽度而执行的。即，步骤STR是在步骤ST1的执行期间与步骤ST2的执行期间之间的期间、步骤ST2的执行期间与步骤ST3的执行期间之间的期间、步骤ST3的执行期间与步骤ST4的执行期间之间的期间、和步骤ST5的执行期间与步骤ST6的执行期间之间的期间中的至少任意一个期间执行的。
在步骤STR中执行步骤ST11。在步骤ST11的一个实施方式中，为了在被加工物W上形成钨膜而执行成膜处理DPA。通过步骤ST11的执行，如图7的(c)所示，在被加工物W的表面、即掩模MK的表面和基底膜UF的表面上形成钨膜WF。掩模MK是抗蚀剂掩模RM、通过步骤ST2的执行由防反射膜BF所形成的掩模、有机掩模OFM、或者通过步骤ST4的执行由第2膜F2所形成的掩模。基底膜UF在掩模MK为抗蚀剂掩模RM的情况下是防反射膜BF，在掩模MK为通过步骤ST2的执行由防反射膜BF所形成的掩模的情况下是有机膜OF，在掩模MK为有机掩模OFM的情况下是第2膜F2，在掩模MK为通过步骤ST4的执行由第2膜F2所形成的掩模的情况下是第1膜F1。
在成膜处理DPA中，为了形成钨膜WF，将循环CY执行一次以上。各循环CY包括步骤ST21和步骤ST23。在成膜处理DPA中，在循环CY被执行多次的情况下，步骤ST21与步骤ST23被交替地执行。在一个实施方式中，各循环CY包括在步骤ST21与步骤ST23之间执行的步骤ST22。另外，各循环CY包括在步骤ST23之后执行的步骤ST24。
在步骤ST21中，为了在被加工物W上沉积含有钨的前体，向被加工物W供给前体气体。即，向腔室主体12的内部空间12s供给前体气体。前体气体含有钨。前体气体可以是卤化钨气体。一个例子的前体气体是六氟化钨(WF6)气体。前体气体也可以是六氯化钨气体之类的其它卤化钨气体、或者其它的含钨气体。在步骤ST21中，不生成等离子体。即，在步骤ST21中，停止供给第1高频和第2高频。
在步骤ST21中，可以与前体气体一起向内部空间12s供给载气。载气可以是He气体、Ne气体、Ar气体、Xe气体、Kr气体这样的稀有气体。在一个实施方式中，载气如图6所示，在成膜处理DPA的执行期间中也可以被供给到内部空间12s。在步骤ST21中，前体气体的流量可以设定为100sccm以上、300sccm以下的流量。在步骤ST21中，载气的流量可以设定为0sccm以上、3000sccm以下的流量。另外，在步骤ST21中，内部空间12s的压力可以设定为0.02Torr(2.6Pa)以上、3Torr(400Pa)以下的压力。
在接下来的步骤ST22中，执行内部空间12s的清扫。具体而言，在步骤ST22中，执行内部空间12s的排气。在步骤ST22中，作为清扫气体可以向内部空间22s供给载气。通过步骤ST22的执行，排除内部空间12s中的前体气体，除去被加工物W上过剩地沉积的前体。
在接着的步骤ST23中，为了对被加工物W上的前体供给氢的活性种，在内部空间12s中生成氢气(H2气体)的等离子体。在步骤ST23中为了生成氢气的等离子体，如图6所示，在执行步骤ST22之后且在执行步骤ST23之前，开始向内部空间12s供给氢气。从氢气的供给开始起经过规定时间之后，开始步骤ST23的执行。继续至氢气的供给步骤ST23结束时为止。当氢气向内部空间12s供给时，也可以将载气向内部空间12s供给。
在步骤ST23中，在向内部空间12s供给氢气的状态下，将第1高频向下部电极18(或者上部电极30)供给。由此，在内部空间12s中生成氢气的等离子体。在步骤ST23中，将第2高频向下部电极18供给。在步骤ST23中通过来自等离子体的氢的活性种、即氢的离子和/或自由基除去前体中的杂质。当前体气体为卤化钨气体的情况下，通过前体中的卤元素与氢发生反应，从前体除去卤元素。
在步骤ST23中，氢气的流量可以设定为100sccm以上、3000sccm以下。在步骤ST23中，载气的流量可以设定为0sccm以上、3000sccm以下。在步骤ST23中，内部空间12s的压力可以设定为0.02Torr(2.6Pa)以上、3Torr(400Pa)以下的压力。在步骤ST23中，第1高频的电力可以设定为20W以上、3000W以下的电力。另外，在步骤ST23中，第2高频的电力可以设定更为0W以上、200W以下的电力。
在接着的步骤ST24中，执行内部空间12s的清扫。具体而言，在步骤ST24中，执行内部空间12s的排气。在步骤ST24中，作为清扫气体，可以将载气向内部空间12s供给。通过步骤ST24的执行，能够排除内部空间12s中的氢气。
在接着的步骤ST25中，判断是否满足停止条件。停止条件是判断为满足循环CY的执行次数达到了规定次数的情况。规定次数是1次以上的次数。在步骤ST25中判断为停止条件没有满足时，再次执行循环CY。另一方面，在步骤ST25中判断为满足了停止条件时，停止成膜处理DPA的执行。通过成膜处理DPA的执行，如图7的(a)所示，在被加工物W的表面上形成钨膜WF。钨膜WF包括第1区域R1和第2区域R2。第1区域R1沿着划分出开口OMK的掩模MK的侧壁面SW延伸。第2区域R2在基底膜UF上延伸。
在一个实施方式中，步骤ST11的成膜处理DPA的执行中的被加工物W的温度，在该被加工物W的整个区域中大致均匀，例如被设定为0℃以下的温度。进而在实施方式中，步骤ST11的成膜处理DPA的执行中的被加工物W的温度被设定为-20℃以下的温度。
如图5所示，在步骤STR在，接着执行步骤ST12。在步骤ST12中以保留第1区域R1而除去第2区域R2的方式进行钨膜WF的等离子体蚀刻。在步骤ST12中，在图7的(a)所示的状态的被加工物W载置在工作台14上的状态下，将处理气体向内部空间12s供给。在步骤ST12中使用的处理气体能够含有氟碳化合物气体。另外，在步骤ST12中，通过排气装置50能够将内部空间12s的压力设定为所指定的压力。另外，在步骤ST12中，将来自第1高频电源62的第1高频向上部电极30供给。在步骤ST12中，为了相对于第1区域R1有选择地除去第2区域R2，进行各向异性的等离子体蚀刻。因此，在步骤ST12中，将来自第2高频电源64的第2高频向下部电极18供给。通过步骤ST12的执行，能够在内部空间12s中生成处理气体的等离子体。然后，等离子体中的离子被引入被加工物W，来蚀刻第2区域R2。其结果是，如图7的(b)所示，钨膜WF的第1区域R1被保留而将第2区域R2蚀刻。此外，在掩模MK的上表面上延伸的钨膜WF被除去，或者其膜厚变小。
在上述的一个实施方式的方法MT中，通过执行前体的沉积(步骤ST21)和基于氢的活性种进行的前体中的杂质的除去(步骤ST23)，在掩模MK和基底膜UF的表面上形成钨膜WF。并且，在步骤ST12中，以保留第1区域R1的方式蚀刻钨膜WF。由此，调整掩模MK的开口OMK的宽度。另外，钨制的第1区域R1沿着掩模MK的侧壁面SW设置，因此相对于基底膜UF的等离子体蚀刻能够提供更牢固的掩模MKi(i为1～4的任意整数)。并且，通过钨制的第1区域R1，能够改善掩模MK的侧壁面的粗糙度。然而，不使用等离子体的基于原子层沉积法进行的钨膜的形成中，为了使用于前体中的杂质的除去的反应发生，被加工物的温度通常被设定为250℃以上的温度。另一方面，在方法MT中，通过来自氢气的等离子体的氢的活性种除去前体中的杂质而形成钨膜WF，因此能够将步骤ST11的成膜处理DPA的执行中的被加工物W的温度设定为较低的温度。
以下，关于在步骤ST11中能够执行的另一处理进行说明。图8是表示如图5所示的步骤ST11中能够执行的另一处理的流程图。图9是表示包含在图8所示的处理中的步骤ST35的流程图。图10是概略地表示图1所示的方法中执行图8所示的处理的情况下能够利用的处理***的图。在步骤ST11执行图8所示的处理PRC的情况下，在方法MT能够使用图10所示的处理***1。
处理***1包括台122a、台122b、台122c、台122d、容器124a、容器124b、容器124c、容器124d、装载组件LM、装载锁定组件LL1、装载锁定组件LL2、转运组件121和上述等离子体处理装置10。
台122a～122d沿着装载组件LM的一边缘排列。在台122a～122d的各自上分别设置有容器124a～124d。容器124a～124d的各自中能够收纳被加工物W。各个容器124a～124d例如称为FOUP(Front-Opening Unified Pod：前开式晶圆传送盒)的容器。
装载组件LM提供腔室。在装载组件LM的腔室中设置有运送机械臂Rb1。运送机械臂Rb1构成为能够在容器124a～124d中的任意的容器与装载锁定组件LL1和装载锁定组件LL2中的任意的装载锁定组件的预备减压室之间、任意的装载锁定组件的预备减压室与光学观察装置OC之间、光学观察装置OC与容器124a～124d的任意的容器之间运送被加工物W。
装载锁定组件LL1和装载锁定组件LL2沿着装载组件LM的另一边缘设置，与装载组件LM连接。装载锁定组件LL1和装载锁定组件LL2的各自提供预备减压室。装载锁定组件LL1和装载锁定组件LL2分别与转运组件121连接。
转运组件121提供能够减压的腔室。在转运组件121的腔室中，设置有运送机械臂Rb2。在转运组件121连接有等离子体处理装置10。运送机械臂Rb2构成为能够在装载锁定组件LL1和装载锁定组件LL2中的任意的装载锁定组件的预备减压室与内部空间12s之间运送被加工物W。
处理***1还包括光学观察装置OC。被加工物W通过运送机械臂Rb1和运送机械臂Rb2能够在光学观察装置OC与等离子体处理装置10之间移动。通过运送机械臂Rb1将被加工物W收纳在光学观察装置OC中，在光学观察装置OC中进行了被加工物W的对位之后，光学观察装置OC测定被加工物W的掩模的开口宽度。具体而言，光学观察装置OC测定被加工物W的多个区域ER各自的掩模的开口宽度，并将掩模的开口宽度的测定值发送到控制部Cnt。控制部Cnt不仅控制等离子体处理装置10的各部还控制处理***1的各部。在控制部Cnt的存储装置中，以能够自由读取的方式保存有后述的对应数据DT。
再次参照图8和图9。处理PRC包括步骤ST31～ST35。步骤ST35根据步骤ST33和步骤ST34的判定结果被执行多次。在步骤SB31中，通过处理***1的光学观察装置OC能够取得被加工物W的多个区域ER的各自的掩模MK的开口宽度的测定值。图11是例示被加工物的多个区域的一部分的图。多个区域ER区划被加工物W的主面WMS。主面WMS包括掩模MK的表面和从掩模MK露出的基底膜UF的上表面。多个区域ER彼此不重叠。多个区域ER包括相对于被加工物W的中心轴线同心的多个区块各自中的一个以上的区域。或者，多个区域ER可以是将被加工物W的主面按格子状划分的多个区域。多个区域ER的布局没有特别的限定。
在接着步骤ST31的步骤ST32中，计算出在步骤ST31所取得的多个区域各自的测定值与基准值之间的正的差值。在接着的步骤ST33中，判定是否已经进行了掩模MK的开口宽度的调整。具体而言，在处理PRC内已经执行了步骤ST35的情况下，判定为已经进行了一次掩模MK的开口宽度的调整。在步骤ST33中，在判断为还未进行掩模MK的开口宽度的调整的情况下，移动到步骤ST35的处理。在步骤ST33中，判断为已经进行了掩模MK的开口宽度的调整的情况下，处理移动到步骤ST34。
在步骤ST34中，基于在步骤ST32中计算出的差值，判断是否需要掩模MK的开口宽度的再调整。在步骤ST34中，当各差值比规定值大的情况下，判断为需要掩模MK的开口宽度的再调整。在步骤ST34中，当判断为需要掩模MK的开口宽度的调整的情况下，处理移动到步骤ST35。在步骤ST34中，当判断为不需要掩模MK的开口宽度的再调整的情况下，处理PRC结束。
在步骤ST35中，调整掩模MK的开口宽度。具体而言，在步骤ST35中，被加工物W通过运送机械臂Rb1和运送机械臂Rb2被从光学观察装置OC送入等离子体处理装置10的内部空间12s中。然后，在多个区域ER的各自的表面上形成钨膜WF，使得多个区域ER各自的掩模MK的开口宽度与上述基准值一致或者接近。关于在步骤ST35中的钨膜的形成在后文说明。接着，通过运送机械臂Rb1和运送机械臂Rb2将被加工物W从内部空间12s向光学观察装置OC内移动。然后再次执行从步骤ST31起的处理。
如图9所示，关于步骤ST35的钨膜的形成，执行步骤ST351。在步骤ST351中，执行上述的成膜处理DPA。通过成膜处理DPA，能够比较保形地形成钨膜。此外，也可以不执行步骤ST351。
在接着的步骤ST352中，使用温度调整部HT(上述的多个加热器)，按多个区域ER的每一个调整被加工物W的温度。在步骤ST352中，利用对应数据DT。对应数据DT是确定被加工物W的温度与该被加工物W上沉积的钨膜的膜厚的关系的数据，是能够预先取得的数据。在步骤ST352中，通过参照对应数据DT，关于多个区域ER的各个区域，能够确定与对应于上述差值的膜厚相关联的温度。在步骤ST35中，不执行成膜处理DPA的情况下，在步骤ST352中通过参照对应数据DT关于多个区域ER的各个区域，确定与上述差值的一半的膜厚相关联的温度。在步骤ST35中执行成膜处理DPA的情况下，在步骤ST352中，通过参照对应数据DT，关于多个区域ER的各自确定温度，该温度是从上述差值的一般的膜厚减去在步骤ST35的成膜处理DPA形成的钨膜的膜厚而得到的膜厚相关联的温度。各区域ER的温度被调整为所特定的温度。
在步骤ST35中，接着执行成膜处理DPB。在成膜处理DPB中，包括步骤ST41～步骤ST44的循环被执行一次以上。步骤ST41～步骤ST44分别是与步骤ST21～步骤ST24相同的步骤。但是，在步骤ST21(即，成膜处理DPA)，被加工物的多个区域RE的温度是彼此大致相同的温度，步骤ST41(即、成膜处理DPB)中的多个区域RE的温度是能够通过步骤ST352独立地调整的温度。各区域RE的温度越低，通过成膜处理DPB在其上形成的钨膜的膜厚越厚。另外，步骤ST41的处理时间长处于在步骤ST41中在被加工物W上形成的前体的膜的厚度成为根据被加工物W的温度而增减的状态的时间长的范围内。这样的处理时间长是比包含在原子层沉积法的自限性(self-limited)区域中的时间长短的时间。此外，在包含在自限性区域中的处理时间长，形成的膜的膜厚不依赖于被加工物W的温度。
在成膜处理DPB中，接着步骤ST44执行步骤ST45。在步骤ST45中，判定是否满足停止条件。在步骤ST45中，当包括步骤ST41～步骤ST44的循环的执行次数达到规定次数的情况下，判断为满足停止条件。当不能满足停止条件的情况下，再次执行包括步骤ST41～步骤ST44的循环。另一方面，当满足停止条件的情况下，处理移动到步骤ST354。在步骤ST354中，执行上述的成膜处理DPA。也可以不执行步骤ST354的成膜处理DPA。
依据这样的处理PRC，即使多个区域ER的掩模MK的开口宽度彼此不同，也能够调整掩模MK的开口宽度来减少或者消除多个区域ER的掩模MK的开口宽度的差。
以上对各种实施方式进行了说明，但并不限定于上述的实施方式而能够构成各种变形方式。例如，在方法MT的执行中使用的等离子体处理装置可以是感应耦合型的等离子体处理装置、为了生成等离子体利用微波之类的表面波的等离子体处理装置等任意的等离子体处理装置。另外，处理***1在等离子体处理装置10以外还可以具有一个以上的等离子体处理装置。即，处理***1可以具有与转运组件121连接的多个等离子体处理装置。步骤ST1～步骤ST6和步骤STR的各步骤，也可以利用与这些步骤中的其它步骤所使用的处理***1的等离子体处理装置不同的处理***1的等离子体处理装置来执行。或者，可以是步骤ST1～步骤ST6和步骤STR中的几个步骤使用处理***1的一个等离子体处理装置来执行，这些步骤中的一个以上的其它步骤使用处理***1的一个以上的其它等离子体处理装置来执行。
以下，关于为了方法MT的成膜处理的评价所进行的实验进行说明。在实验中，使用等离子体处理装置10执行成膜处理DPA，由此在多个试样的基底膜上形成钨膜。在实验中，将步骤ST21的处理时间和成膜处理DPA的循环的执行次数作为可变的参数使其不同。以下表示出实验的条件。
<实验的条件>
步骤ST21
内部空间12s的压力：800mTorr(107Pa)
WF6气体流量：170sccm
载气(Ar气体)的流量：600sccm
处理时间：10秒或者30秒
步骤ST22
内部空间12s压力：800mTorr(107Pa)
载气(Ar气体)的流量：800sccm
处理时间：30秒
步骤ST23
内部空间12s压力：800mTorr(107Pa)
H2气体流量：500sccm
载气(Ar气体)的流量：600sccm
第1高频：100MHz、500W
第2高频：0W
处理时间：3秒
步骤ST24
内部空间12s压力：800mTorr(107Pa)
载气(Ar气体)的流量：800sccm
处理时间：30秒
在实验中，测定了在多个试样各自的基底膜上所形成的钨膜的膜厚。在图12中表示其结果。在图12的图表中，横轴表示循环CY的执行次数，纵轴表示钨膜的膜厚。如图12所示，根据循环的执行次数，钨膜的膜厚增加。根据这一结果确认了，能够根据包括含钨的前体气体的供给与氢的活性种的交替供给的循环的执行次数，控制钨膜的膜厚。故而，确认了依据方法MT能够任意地调整掩模MK的开口宽度。

Claims (6)

1.一种处理被加工物的方法，其特征在于：
所述被加工物包括基底膜和设置在该基底膜上的掩模，该掩模提供开口，
所述方法包括：
在所述被加工物上形成钨膜的步骤，该钨膜包括沿着划分出所述开口的所述掩模的侧壁面延伸的第1区域和在所述基底膜上延伸的第2区域；
以保留所述第1区域除去所述第2区域的方式执行所述钨膜的等离子体蚀刻的步骤；和
使用所述掩模和所述第1区域上保留的所述钨膜执行所述基底膜的蚀刻的步骤，
所述形成钨膜的步骤包括：
为了在所述被加工物上沉积含钨的前体，而向所述被加工物供给含钨的前体气体的步骤；和
为了向所述被加工物上的所述前体供给氢的活性种，而生成氢气的等离子体的步骤。
2.如权利要求1所述的方法，其特征在于：
在所述形成钨膜的步骤中执行多次循环，该多次循环中的每一个循环包括所述供给前体气体的步骤和所述生成氢气的等离子体的步骤。
3.如权利要求1或2所述的方法，其特征在于：
所述前体气体为卤化钨气体。
4.如权利要求3所述的方法，其特征在于：
所述前体气体为六氟化钨气体。
5.一种处理被加工物的方法，其特征在于：
所述被加工物包括基底膜和设置在该基底膜上的掩模，该掩模提供开口，
所述方法包括：
在所述被加工物上形成钨膜的步骤，该钨膜包括沿着划分出所述开口的所述掩模的侧壁面延伸的第1区域和在所述基底膜上延伸的第2区域；和
以保留所述第1区域除去所述第2区域的方式执行所述钨膜的等离子体蚀刻的步骤，
所述形成钨膜的步骤包括：
为了在所述被加工物上沉积含钨的前体，而向所述被加工物供给含钨的前体气体的步骤；和
为了向所述被加工物上的所述前体供给氢的活性种，而生成氢气的等离子体的步骤，
所述被加工物包括含硅膜、设置在该含硅膜上的有机膜、设置在该有机膜上的含硅的防反射膜、和设置在该防反射膜上的抗蚀剂掩模，
所述含硅膜包括由硅形成的第1膜和设置在该第1膜上的第2膜，该第2膜由氧化硅形成，
所述基底膜为所述防反射膜，设置在所述基底膜上的所述掩模为所述抗蚀剂掩模，
所述方法还包括：
在执行了所述钨膜的等离子体蚀刻的所述步骤之后，执行所述防反射膜的等离子体蚀刻的步骤；
执行所述有机膜的等离子体蚀刻，由所述有机膜形成有机掩模的步骤；
执行所述第2膜的等离子体蚀刻的步骤；
除去所述有机掩模的步骤；和
执行所述第1膜的等离子体蚀刻的步骤。
6.如权利要求5所述的方法，其特征在于：
所述形成钨膜的步骤和所述执行所述钨膜的等离子体蚀刻的步骤，在所述除去所述有机掩模的步骤与所述执行所述第1膜的等离子体蚀刻的步骤之间执行。
CN201811060888.2A 2017-09-12 2018-09-12 处理被加工物的方法 Active CN109494153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017174957A JP6895352B2 (ja) 2017-09-12 2017-09-12 被加工物を処理する方法
JP2017-174957 2017-09-12

Publications (2)

Publication Number Publication Date
CN109494153A CN109494153A (zh) 2019-03-19
CN109494153B true CN109494153B (zh) 2023-03-21

Family

ID=65632318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811060888.2A Active CN109494153B (zh) 2017-09-12 2018-09-12 处理被加工物的方法

Country Status (5)

Country Link
US (1) US10685848B2 (zh)
JP (1) JP6895352B2 (zh)
KR (1) KR102637440B1 (zh)
CN (1) CN109494153B (zh)
TW (1) TWI774836B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7493400B2 (ja) 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092791A (ja) * 1996-09-10 1998-04-10 Oki Electric Ind Co Ltd パターン形成方法
JP2003536272A (ja) * 2000-06-08 2003-12-02 ジニテック インク． 薄膜形成方法
CN105489485A (zh) * 2014-10-07 2016-04-13 东京毅力科创株式会社 处理被处理体的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432228A (ja) * 1990-05-29 1992-02-04 Toshiba Corp ドライエッチング方法およびこれを用いた半導体装置の製造方法
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US7989354B2 (en) 2007-06-08 2011-08-02 Tokyo Electron Limited Patterning method
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
KR101674972B1 (ko) * 2013-12-26 2016-11-10 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6346115B2 (ja) * 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
US9721766B2 (en) * 2015-10-06 2017-08-01 Tokyo Electron Limited Method for processing target object

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092791A (ja) * 1996-09-10 1998-04-10 Oki Electric Ind Co Ltd パターン形成方法
JP2003536272A (ja) * 2000-06-08 2003-12-02 ジニテック インク． 薄膜形成方法
CN105489485A (zh) * 2014-10-07 2016-04-13 东京毅力科创株式会社 处理被处理体的方法

Also Published As

Publication number Publication date
US10685848B2 (en) 2020-06-16
CN109494153A (zh) 2019-03-19
KR102637440B1 (ko) 2024-02-15
JP6895352B2 (ja) 2021-06-30
KR20190029475A (ko) 2019-03-20
US20190080929A1 (en) 2019-03-14
TWI774836B (zh) 2022-08-21
TW201921458A (zh) 2019-06-01
JP2019050342A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
TWI657499B (zh) 蝕刻方法
TWI668530B (zh) 被處理體之處理方法
TW201705310A (zh) 被處理體之處理方法
TW201626434A (zh) 被處理體之處理方法
TW201639034A (zh) 被處理體之處理方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
CN109494153B (zh) 处理被加工物的方法
KR20190079565A (ko) 에칭 방법
KR102361775B1 (ko) 플라즈마 처리 방법
TW202230511A (zh) 基板處理方法及基板處理裝置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
CN112420507A (zh) 处理基板的方法、器件制造方法及等离子体处理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
CN114762091B (zh) 蚀刻方法、等离子体处理装置、基板处理***以及存储介质
US11404282B2 (en) Method of etching film and plasma processing apparatus
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant