TWI781309B - 被加工物之處理方法 - Google Patents

被加工物之處理方法 Download PDF

Info

Publication number
TWI781309B
TWI781309B TW108111465A TW108111465A TWI781309B TW I781309 B TWI781309 B TW I781309B TW 108111465 A TW108111465 A TW 108111465A TW 108111465 A TW108111465 A TW 108111465A TW I781309 B TWI781309 B TW I781309B
Authority
TW
Taiwan
Prior art keywords
film
ruthenium
etching
gas
cycles
Prior art date
Application number
TW108111465A
Other languages
English (en)
Other versions
TW202004896A (zh
Inventor
長友優
加藤隆彥
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202004896A publication Critical patent/TW202004896A/zh
Application granted granted Critical
Publication of TWI781309B publication Critical patent/TWI781309B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

本發明提供一種處理方法，其可抑制釕膜中之蝕刻率的面內的變異和面內方向中之釕膜的形狀的變異。本發明之處理方法，其具備：藉由電漿處理而蝕刻釕膜的步驟；藉由原子層沉積法於被加工物形成保護膜的步驟，其中，該保護膜包含沿著遮罩的側壁面延伸之第1區域和於釕膜上延伸之第2區域；及以留下第1區域且同時去除第2區域的方式蝕刻保護膜的步驟；蝕刻釕膜的步驟包含：藉由使用含氧氣體的電漿處理而蝕刻釕膜之第1步驟；及藉由使用含氯氣體的電漿處理而蝕刻釕膜之第2步驟；第1步驟和第2步驟係交互地執行。

Description

被加工物之處理方法
本發明係關於一種被加工物之處理方法。
於電子元件之製造中，有時會對由釕(Ru)所形成的釕膜進行蝕刻處理。專利文獻1係揭示一種對被加工物進行蝕刻之方法，該被加工物具有：釕膜；及由形成於釕膜上之氧化矽(SiO2 )所成的遮罩。此方法係使用包含氧(O2 )和氯(Cl2 )之混合氣體的電漿，對釕膜進行蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平8-78396號公報
[發明欲解決之問題]
於專利文獻1所載之方法中，因使用混合氣體的電漿，使得釕膜的蝕刻率，有時會有依存於反應種及離子的流量或能量而於面內增減的情形。又，有隨著蝕刻的進行，而遮罩形狀產生變化的疑慮。本發明旨在提供一種技術，其可抑制釕膜中之蝕刻率的面內的變異和面內方向中之釕膜的形狀的變異。 [解決問題之方法]
於一形態中，提供一種被加工物之處理方法。被加工物具有：釕膜和設於釕膜上的遮罩。處理方法具備：藉由電漿處理而蝕刻釕膜的步驟；藉由原子層沉積法於被加工物形成保護膜的步驟；及蝕刻保護膜的步驟。保護膜包含：沿著遮罩的側壁面而延伸之第1區域和於釕膜上延伸之第2區域。於蝕刻保護膜的步驟中，以留下第1區域且同時去除第2區域的方式，蝕刻保護膜。蝕刻釕膜的步驟包含：第1步驟和第2步驟。於第1步驟中，藉由使用含氧氣體之電漿處理，蝕刻釕膜。於第2步驟中，藉由使用含氯氣體之電漿處理，蝕刻釕膜。第1步驟和第2步驟係交互地執行。
依據此處理方法，因交互分別使用含氧氣體和含氯氣體來蝕刻釕膜，故可避免蝕刻率依存於混合氣體的電漿分布。因此，此處理方法可抑制蝕刻率的面內的變異。再者，依據此處理方法，藉由原子層沉積法，於遮罩及釕膜的表面上，形成保護膜。接著，以留下第1區域的方式蝕刻保護膜。藉此，可藉由保護膜修補伴隨著蝕刻所致之遮罩的形狀變化。再者，因保護膜的第1區域係沿著遮罩的側壁面而設置，故對於釕膜的電漿蝕刻可提供更堅固的遮罩。因此，此處理方法可抑制面內方向中之釕膜的形狀的變異。
於一實施形態中，保護膜可為從由金屬膜、氧化膜、氮化膜及有機膜構成的群組中所選擇的膜。此情形時，保護膜可藉由原子層沉積法而形成。
於一實施形態中，形成保護膜的步驟，亦可執行複數次各自包含供給前驅物氣體的步驟和產生電漿的步驟之循環。於供給前驅物氣體的步驟中，為了使含有保護膜的原料之前驅物沉積於被加工物上，而將含有原料的前驅物氣體供給至被加工物。於產生電漿的步驟中，為了對被加工物上的前驅物供給活性物種，而產生電漿。此情形時，藉由重複執行前驅物的沉積、與前驅物和活性物種的反應，而於遮罩及釕膜的表面上形成保護膜。
於一實施形態中，處理方法亦可包含：取得遮罩的尺寸之面內分布資料的步驟；及決定在被加工物的各位置之目標溫度的步驟。於決定目標溫度的步驟中，根據事先所取得之保護膜的沉積量和被加工物的溫度之關係、與遮罩的尺寸之面內分布資料，決定在被加工物的各位置之目標溫度，俾使遮罩的尺寸成為設計值。於形成保護膜的步驟中，控制被加工物的溫度分布，俾使成為所決定之在被加工物的各位置之目標溫度。
藉由前驅物的沉積、與前驅物和活性物種的反應而達成之保護膜的沉積量，會隨著被加工物的溫度的增減而變化。亦即，可以被加工物的溫度作為參數而於每個面內位置改變保護膜的沉積率。因此，依據此處理方法，不僅可抑制因伴隨著蝕刻而致之遮罩的形狀變化所造成之釕膜的形狀的變異，亦可抑制因遮罩的初期形狀所造成之釕膜的形狀的變異。
於一實施形態中，處理方法亦可包含：取得釕膜的厚度之面內分布資料的步驟；及決定在被加工物的各位置之目標溫度的步驟。於決定步驟中，根據事先所取得之將第1步驟和第2步驟設為1組所成的每1循環的蝕刻量、被加工物的溫度及各步驟的處理時間之關係、釕膜的厚度之面內分布資料、及各步驟的目標處理時間，決定在被加工物的各位置之目標溫度，俾使釕膜的厚度成為平坦。第1步驟的目標處理時間為釕與氧的反應達於飽和的處理時間以下，及/或第2步驟的目標處理時間為釕與氯的反應達於飽和的處理時間以下。於第1步驟及第2步驟中，控制被加工物的溫度分布，俾使成為所決定之在被加工物的各位置之目標溫度。
於將第1步驟的目標處理時間設為釕與氧的反應達於飽和的處理時間以下、及/或將第2步驟的目標處理時間設為釕與氯的反應達於飽和的處理時間以下的情形時，每1循環的蝕刻量會隨著被加工物的溫度及各步驟的處理時間的增減而變化。亦即，藉由將各步驟的目標處理時間決定於上述範圍內，可以被加工物的溫度作為參數而於每個面內位置改變釕膜的蝕刻率。因此，依據此處理方法，不僅可良好地保持蝕刻率的面內均勻性，亦可抑制因釕膜的初期膜厚的不均勻所造成之蝕刻後的殘膜厚度的面內均勻性的下降。 [發明效果]
如上所述，可提供一種被加工物之處理方法，其可抑制釕膜中之蝕刻率的面內的變異及面內方向中之釕膜的形狀的變異。
以下，參考圖式，詳細說明各種實施形態。各圖式中，對於相同或相當的部分賦予相同符號。
(處理方法的概要) 圖1係一實施形態之處理方法之流程圖。圖1所示之處理方法(以下，稱「方法MT」)，係執行用以蝕刻釕膜。所謂「釕膜」，意指由釕所形成的膜。圖2係可應用方法MT之一例的被加工物的剖面圖。圖2所示之被加工物(以下，稱「晶圓W」)具有釕膜L2。釕膜L2係蝕刻對象的膜。釕膜L2例如形成於基底層L1上。
晶圓W更具有遮罩MK。遮罩MK設於釕膜L2上。遮罩MK由例如含碳材料所形成。遮罩MK只要是選擇比大於釕膜L2者即可，並無特別限定。遮罩MK使釕膜L2的表面露出部分。於方法MT中，遮罩MK的圖案藉由以電漿所進行的蝕刻，而轉印於釕膜L2。
為了執行方法MT而使用電漿處理裝置。圖3係可用於執行方法MT之一例的電漿處理裝置之概略圖。如圖3所示，電漿處理裝置10係具備平行平板電極之電漿蝕刻裝置，且具備處理容器12。處理容器12為大致圓筒狀，且區隔有處理空間Sp。處理容器12由例如鋁所構成，並對其內壁面施以陽極氧化處理。使處理容器12安全接地。
於處理容器12的底部上，設有大致圓筒狀的支撐部14。支撐部14由例如絕緣材料所構成。構成支撐部14的絕緣材料，可如石英般含有氧。支撐部14於處理容器12內從處理容器12的底部往鉛直方向延伸。於處理容器12內設有載放台PD。載放台PD由支撐部14所支撐。
載放台PD於載放台PD的頂面保持晶圓W。晶圓W的主面FW，位於與載放台PD頂面接觸之晶圓W背面的相反側。晶圓W的主面FW朝向上部電極30。載放台PD具有下部電極LE及靜電吸盤ESC。下部電極LE包含第1板18a及第2板18b。第1板18a及第2板18b由例如鋁等金屬所構成，並成為大致圓盤狀。第2板18b設於第1板18a上，且與第1板18a電性連接。
於第2板18b上，設有靜電吸盤ESC。靜電吸盤ESC具有將作為導電膜的電極配置於一對絕緣層之間或一對絕緣片之間而成的構造。直流電源22經由開關23而電性連接於靜電吸盤ESC的電極。晶圓W於載放於載放台PD時，接觸至靜電吸盤ESC。晶圓W的背面(主面FW的相反側之面)，接觸至靜電吸盤ESC。靜電吸盤ESC藉由利用來自直流電源22的直流電壓所產生之庫侖力等靜電力而吸附晶圓W。藉此，靜電吸盤ESC可保持晶圓W。
於第2板18b的周緣部上，以包圍晶圓W的邊緣及靜電吸盤ESC的方式，配置對焦環FR。對焦環FR係設置用以提升蝕刻的均勻性。對焦環FR由依蝕刻對象的膜的材料適當選擇的材料所構成，可由例如石英所構成。
於第2板18b的內部，設有冷媒流道24。冷媒流道24構成調溫機構。將冷媒從設於處理容器12外部的急冷器單元(省略圖示)經由配管26a供給至冷媒流道24。供給至冷媒流道24的冷媒，經由配管26b返回至急冷器單元。如此，將冷媒以循環的方式供給至冷媒流道24。藉由控制此冷媒的溫度，可控制由靜電吸盤ESC所支撐之晶圓W的溫度。
於電漿處理裝置10，設有氣體供給管線28。氣體供給管線28將來自熱傳氣體供給機構的熱傳氣體例如He氣體，供給至靜電吸盤ESC的頂面與晶圓W的背面之間。
於電漿處理裝置10，設有用以調節晶圓W溫度的溫度調節部HT。溫度調節部HT係內建於靜電吸盤ESC。於溫度調節部HT，連接著加熱器電源HP。藉由將電力從加熱器電源HP供給至溫度調節部HT，而調整靜電吸盤ESC的溫度，並調整載放於靜電吸盤ESC上的晶圓W的溫度。溫度調節部HT亦可埋入至第2板18b內。
溫度調節部HT具備：發熱之複數加熱元件；及複數溫度感測器，分別檢測該複數加熱元件之各自周圍的溫度。於將晶圓W對齊並載放於靜電吸盤ESC上時，複數加熱元件各自分別設置於晶圓W的主面FW的複數區域。於將晶圓W對齊並載放於靜電吸盤ESC上時，控制部Cnt使晶圓W的主面FW的複數區域各自所對應之加熱元件和溫度感測器與區域建立關聯而加以認識。控制部Cnt於每個複數區域，可將區域與對應於此區域之加熱元件和溫度感測器，藉由例如數字或文字等之號碼等加以辨識。控制部Cnt藉由設於與一區域相對應處之溫度感測器，檢測該一區域的溫度，並藉由設於與一區域相對應處的加熱元件，進行對該一區域的溫度調節。又，於晶圓W載放於靜電吸盤ESC上時藉由一溫度感測器所檢測的溫度，其與晶圓W中之該溫度感測器上的區域的溫度相同。
電漿處理裝置10具備上部電極30。上部電極30於載放台PD的上方，與載放台PD對向配置。下部電極LE與上部電極30，設置成彼此大致平行，而構成平行平板電極。於上部電極30與下部電極LE之間，提供用以對晶圓W進行電漿處理之處理空間Sp。
上部電極30透過絕緣性遮蔽構件32而支撐於處理容器12的上部。絕緣性遮蔽構件32由絕緣材料所構成，例如，可如石英般含有氧。上部電極30可包含電極板34及電極支撐體36。電極板34面向處理空間Sp，於電極板34，設有複數氣體噴出孔34a。於一實施形態中，電極板34含有矽。於另一實施形態中，電極板34可含有氧化矽。
電極支撐體36可自由裝卸地支撐電極板34，可由例如鋁等之導電性材料所構成。電極支撐體36可具有水冷構造。於電極支撐體36的內部，設有氣體擴散室36a。與氣體噴出孔34a連通的複數氣體流通孔36b，從氣體擴散室36a往下方延伸。於電極支撐體36，形成將處理氣體導引至氣體擴散室36a的氣體導入口36c，於氣體導入口36c，連接著氣體供給管38。
氣源組40經由閥組42及流量控制器組44而連接於氣體供給管38。氣源組40具有複數氣體源。複數氣體源於後說明。
閥組42包含複數閥。流量控制器組44包含如質量流量控制器等之複數流量控制器。氣源組40的複數氣體源分別經由閥組42所對應之閥和流量控制器組44所對應之流量控制器，而連接至氣體供給管38。因此，電漿處理裝置10可將來自從氣源組40的複數氣體源中所選擇之一個以上的氣體源之氣體，以個別調整之流量，供給至處理容器12內。
於電漿處理裝置10中，沿著處理容器12的內壁可自由裝卸地設有防沉積遮蔽構件46。防沉積遮蔽構件46亦設於支撐部14的外周。防沉積遮蔽構件46防止蝕刻副產物(沉積物)附著於處理容器12。防沉積遮蔽構件46可藉由將氧化釔(Y2 O3 )等陶瓷覆蓋於鋁材而構成。除了Y2 O3 外，防沉積遮蔽構件亦可由如石英般含有氧的材料所構成。
於處理容器12的底部側且於支撐部14與處理容器12的側壁之間，設有排氣板48。排氣板48例如可藉由將氧化釔(Y2 O3 )等陶瓷覆蓋於鋁材而構成。於排氣板48的下方且於處理容器12，設有排氣口12e。排氣裝置50經由排氣管52而連接於排氣口12e。排氣裝置50具有渦輪分子泵等之真空泵。排氣裝置50將處理容器12內的空間減壓至期望的真空度。於處理容器12的側壁，設有晶圓W的搬出入口12g。搬出入口12g構成為可藉由閘閥54而進行開閉。
電漿處理裝置10更具備第1射頻電源62及第2射頻電源64。第1射頻電源62係產生電漿產生用的第1射頻電力之電源，產生27～100[MHz]的頻率，於一例中為60[MHz]的射頻電力。又，第1射頻電源62具備脈衝規格，可以頻率5～10[kHz]、工作循環(Duty)50～100%進行控制。第1射頻電源62經由匹配器66而連接於上部電極30。匹配器66係用以使第1射頻電源62的輸出阻抗與負載側(下部電極LE側)的輸入阻抗匹配之電路。第1射頻電源62亦可經由匹配器66而連接至下部電極LE。
第2射頻電源64係用以產生將離子導入至晶圓W的第2射頻電力亦即射頻偏壓電力之電源。第2射頻電源64產生例如400[kHz]～40.68[MHz]範圍內的頻率之射頻偏壓電力。第2射頻電源64產生於一例中為13.56[MHz]頻率之射頻偏壓電力。又，第2射頻電源64具備脈衝規格，可以頻率5～40[kHz]、工作循環(Duty)20～100%進行控制。第2射頻電源64經由匹配器68而連接至下部電極LE。匹配器68係用以使第2射頻電源64的輸出阻抗與負載側(下部電極LE側)的輸入阻抗匹配之電路。
電漿處理裝置10更具備電源70。電源70連接於上部電極30。電源70將用以把存在於處理空間Sp內的正離子導入至電極板34之電壓，施加於上部電極30。於一例中，電源70係產生負的直流電壓之直流電源。當將如此之電壓從電源70施加於上部電極30，則存在於處理空間Sp的正離子，衝撞於電極板34。藉此，從電極板34釋出二次電子及/或矽。
電漿處理裝置10可更具備控制部Cnt。控制部Cnt可為如可程式化之電腦裝置之控制器。控制部Cnt可依據基於配方之程式而控制電漿處理裝置10之各部。例如，控制部Cnt藉由控制信號，控制從氣源組40所供給的氣體之選擇及流量。控制部Cnt藉由控制信號，控制排氣裝置50之排氣。控制部Cnt藉由控制信號，控制來自第1射頻電源62及第2射頻電源64之電力供給。控制部Cnt藉由控制信號，控制來自電源70之電壓施加。控制部Cnt藉由控制信號，控制加熱器電源HP之電力供給。控制部Cnt藉由控制信號，控制來自急冷器單元之冷媒流量及冷媒溫度。方法MT之各步驟，可藉由以利用控制部Cnt的控制使電漿處理裝置10的各部動作而執行。用以執行方法MT的電腦程式、和方法MT的執行所使用的各種資料DT，可自由讀取地儲存於控制部Cnt的記憶部。
以下，詳細說明複數氣體源。複數氣體源包含釕膜L2的蝕刻氣體的來源。作為一例，複數氣體源可包含：含氧氣體的來源及含氯氣體的來源。所謂「含氧氣體」，意指含有氧原子的氣體。含氧氣體之一例為氧氣。所謂「含氯氣體」，意指含有氯原子的氣體。含氯氣體之一例為氯氣。
複數氣體源包含：用以形成保護膜的氣體的來源；及用以去除形成於釕膜L2上的保護膜的蝕刻氣體的來源。保護膜係從金屬膜、氧化膜、氮化膜及有機膜構成的群組所選擇的膜。
氧化膜之一例，為由氧化矽所形成的膜。用以形成矽氧化膜的氣體包含：前驅物用的氣體；及對前驅物供給活性物種的氣體。前驅物用的氣體之一例，為胺基矽烷系氣體(例如單胺矽烷、三矽烷)或鹵化矽氣體(例如四氯化矽(SiCl4 )氣體、四臭化矽(SiBr4 )氣體、四氟化矽(SiF4 )氣體或SiH2 Cl4 氣體)。對前驅物供給活性物種的氣體之一例，為含氧氣體。複數氣體源作為載體氣體或沖淨氣體的來源，可包含如氦(He)氣、氖(Ne)氣、氬(Ar)氣、氙(Xe)氣、氪(Kr)氣等惰性氣體或氮(N2 )氣。用以蝕刻矽氧化膜的氣體之一例，為四氟化碳(CF4 )氣體和氧氣。
金屬膜之一例，為由鎢所形成的膜。用以形成鎢膜的氣體包含：前驅物用的氣體；及對前驅物供給活性物種的氣體。前驅物用的氣體之一例，為鹵化鎢氣體、六氟化鎢(WF6 )氣體或六氯化鎢(WCl6 )氣體。對前驅物供給活性物種的氣體之一例，為含氫氣體。複數氣體源作為載體氣體或沖淨氣體的來源，可包含惰性氣體或氮氣。用以蝕刻鎢膜的氣體之一例，為四氟化碳氣體和氧氣。
氮化膜之一例，為由氮化矽(SiN)所形成的膜。用以形成矽氮化膜的氣體包含：前驅物用的氣體；及對前驅物供給活性物種的氣體。前驅物用的氣體之一例，為胺基矽烷系氣體或鹵化矽氣體。對前驅物供給活性物種的氣體之一例，為氨(NH3 )氣。複數氣體源作為載體氣體或沖淨氣體的來源，可包含惰性氣體或氮氣。用以蝕刻矽氮化膜的氣體之一例，為四氟化碳氣體和氧氣、或氟龍(CHF3 )氣體和氧氣。
用以形成有機膜的氣體包含：含有電子供給性取代基的第1氣體；及含有電子吸引性取代基的第2氣體。複數氣體源作為載體氣體或沖淨氣體的來源，可包含惰性氣體或氮氣。用以蝕刻有機膜的氣體之一例，為氧氣、氧氣和氬氣、或氫氣和氮氣。
(處理方法之詳細) 以使用電漿處理裝置10將方法MT應用於圖2所示之晶圓W的情形時為例，說明方法MT之詳細。方法MT係於將晶圓W配置於電漿處理裝置10的處理容器12內亦即處理空間Sp中的狀態下執行。於處理空間Sp中，將晶圓W載放於靜電吸盤ESC上，並藉由靜電吸盤ESC而保持。
如圖1所示，方法MT可包含：第1遮罩調整步驟ST1、蝕刻步驟ST2、及第2遮罩調整步驟ST3。
第1遮罩調整步驟ST1係形成保護層的步驟。第1遮罩調整步驟ST1，係用以調整初期階段的遮罩MK的形狀而執行。因此，於初期階段的遮罩MK十分接近設計值的情形時，可不再執行第1遮罩調整步驟ST1。
第1遮罩調整步驟ST1包含：步驟S10和步驟S12。於步驟S10中，控制部Cnt藉由原子層沉積法(ALD：Atomic Layer Deposition)於被加工物形成保護膜。
於步驟S10中，控制部Cnt一邊調整晶圓W的面內溫度分布一邊成膜。首先，控制部Cnt取得遮罩MK的尺寸之面內分布資料。面內分布資料係顯示遮罩MK的尺寸的分布之資料。更具體而言，面內分布資料係使遮罩的位置與該尺寸(形狀)建立關聯之資料。
圖4(a)係初期狀態的被加工物之一例。如圖4(a)所示，遮罩MK1之面內方向的長度為DT1。遮罩MK2之面內方向的長度為DT2。將遮罩MK1之面內方向的長度的設計值，設為較DT1為長的DT3。將遮罩MK2之面內方向的長度的設計值，設為較DT2為長的DT4。於如此情形時，有必要調整遮罩MK的形狀。
控制部Cnt，根據事先所取得之保護膜的沉積量和晶圓W的溫度之關係、及遮罩MK的尺寸之面內分布資料，決定在晶圓W的各位置之目標溫度，俾使遮罩MK的尺寸成為設計值。利用原子層沉積法所形成的保護膜的沉積量，依存於晶圓W的溫度。例如，於保護膜為氧化膜的情形時，如後述之圖15所示，晶圓W的溫度越高，沉積量越增加。例如，於保護膜為金屬膜的情形時，如後述之圖17所示，晶圓W的溫度越高，沉積量越減少。於氮化膜及有機膜中，沉積量同樣具有溫度依存性。如此的依存關係，可於電漿處理裝置10或其他裝置中事先取得，而記錄於控制部Cnt的記憶部。控制部Cnt根據事先所取得之保護膜的沉積量和晶圓W的溫度之關係，決定晶圓W的溫度，俾使沉積相當於設計值的差異量之沉積量。
圖4(b)係被加工物上的保護膜的說明圖。如圖4(b)所示，控制部Cnt決定與遮罩MK1對應之晶圓W的區域RT1的溫度。控制部Cnt根據事先所所取得之保護膜的沉積量和晶圓W的溫度之關係，決定相當於長度DT3和長度DT1的差異量的沉積量沉積之第1溫度。第1溫度係區域RT1的目標溫度。控制部Cnt決定與遮罩MK2對應之晶圓W的區域RT2的溫度。控制部Cnt根據事先所取得之保護膜的沉積量和晶圓W的溫度之關係，決定相當於長度DT4和長度DT2的差異量的沉積量沉積之第2溫度。第2溫度係區域RT2的目標溫度。控制部Cnt控制晶圓W的溫度分布，俾使成為所決定之在晶圓W的各位置之目標溫度。具體而言，控制部Cnt藉由控制加熱器電源HP及溫度調節部HT，而控制晶圓W的溫度分布。
控制部Cnt一邊控制溫度分布，一邊沉積保護膜。於保護膜為氧化膜、氮化膜或金屬膜的情形時，控制部Cnt執行複數次各自包含將前驅物氣體供給至晶圓W的步驟和產生電漿的步驟之循環。將前驅物氣體供給至晶圓W的步驟，係為了使含有保護膜原料的前驅物沉積於晶圓W上而執行。產生電漿的步驟，係為了對晶圓W上的前驅物供給活性物種而執行。
控制部Cnt控制流量控制器組44，對處理空間Sp內供給前驅物用的第1氣體。藉此，第1氣體的分子藉由基於化學鍵結之化學吸附而附著於晶圓W的表面。接著，控制部Cnt進行處理空間Sp的沖淨。具體而言，控制部Cnt控制排氣裝置50而排出第1氣體。控制部Cnt亦可控制流量控制器組44，將如氮氣或惰性氣體等惰性氣體作為沖淨氣體而供給至處理空間Sp。亦即，沖淨可藉由抽真空而實現，亦可藉由將惰性氣體供給至處理空間Sp而實現。隨著處理空間Sp的沖淨，將過多附著於晶圓W表面上的分子去除，而形成極薄的前驅物的分子層。
接著，控制部Cnt為了對前驅物供給活性物種，而產生第2氣體的電漿。控制部Cnt控制流量控制器組44，將第2氣體供給至處理空間Sp。接著，控制部Cnt控制第1射頻電源62和2射頻電源64，而供給射頻電力。再者，控制部Cnt藉由使排氣裝置50動作，而將處理空間Sp的壓力設定成事先設定的壓力。如此，而於處理空間Sp內產生第2氣體的電漿。當產生第2氣體的電漿，則產生活性物種例如自由基。自由基與吸附於晶圓W表面的前驅物結合，而形成極薄的分子層。
於保護膜為氧化膜的情形時，第1氣體之一例為胺基矽烷系氣體或鹵化矽氣體，而第2氣體之一例為含氧氣體。於保護膜為金屬膜的情形時，第1氣體之一例為鹵化鎢氣體、六氟化鎢氣體或六氯化鎢氣體，而第2氣體之一例為含氫氣體。於保護膜為氮化膜的情形時，第1氣體之一例為胺基矽烷系氣體或鹵化矽氣體，而第2氣體之一例為氨氣。
於保護膜為有機膜的情形時，不產生電漿而形成膜。於保護膜為有機膜的情形時，執行複數次各自包含供給含有電子供給性取代基的氣體的步驟和供給含有電子吸引性取代基的氣體的步驟之循環。含有電子供給性取代基的氣體材料和含有電子吸引性取代基的氣體材料，藉由聚合反應，而形成極薄分子層的保護膜。
如圖4(b)所示，於晶圓W上所形成的保護膜L3，為對應晶圓W的溫度的厚度。藉由形成保護膜L3，使遮罩MK1的面內方向的長度，從DT1變成DT3。遮罩MK2的面內方向的長度，從DT2變成DT4。所形成的保護膜L3包含：沿著遮罩的側壁面延伸的第1區域R31；及於釕膜L2上延伸的第2區域R32。
接著，於步驟S12，控制部Cnt去除保護膜的一部分。圖4(c)係去除保護膜的說明圖。如圖4(c)所示，控制部Cnt以留下第1區域R31且同時去除第2區域R32的方式，蝕刻保護膜L3。控制部Cnt控制流量控制器組44，將蝕刻氣體供給至處理空間Sp。接著，控制部Cnt控制第1射頻電源62及第2射頻電源64，而供給射頻電力。再者，控制部Cnt藉由使排氣裝置50動作，而將處理空間Sp的壓力設定成事先設定的壓力。如此，於處理空間Sp內產生蝕刻氣體的電漿，藉由蝕刻而去除第2區域R32。
於保護膜為氧化膜或金屬膜的情形時，蝕刻氣體之一例為四氟化碳(CF4 )氣體和氧氣。於保護膜為氮化膜的情形時，蝕刻氣體之一例為四氟化碳氣體和氧氣、或氟龍氣體和氧氣。於保護膜為有機膜的情形時，蝕刻氣體之一例為氧氣、氧氣和氬氣、或氫氣和氮氣。
藉由執行第1遮罩調整步驟ST1，可任意控制遮罩MK的形狀。亦即，亦可使遮罩MK1與遮罩MK2的面內方向的長度為均一。因此，可抑制因遮罩MK的初期形狀所導致之釕膜的面內方向的形狀的變異。
接著，如圖1所示，控制部Cnt執行釕膜的蝕刻步驟ST2。蝕刻步驟ST2包含：步驟S14(第1步驟之一例)和步驟S16(第2步驟之一例)。
於步驟S14中，控制部Cnt藉由使用含氧氣體的電漿處理，來蝕刻釕膜L2。所謂「使用含氧氣體的電漿處理」，意指使用由含氧氣體所產生的電漿，來處理晶圓W。控制部Cnt以既定蝕刻條件執行電漿處理。蝕刻條件包含目標溫度和目標處理時間。目標溫度，係事先所設定之晶圓W之成為目標的溫度。目標處理時間，係事先所設定之電漿處理之成為目標的時間。目標溫度可為100°C以下。針對目標溫度和目標處理時間的決定方法，於後說明。於步驟S14中，控制部Cnt控制加熱器電源HP和溫度調節部HT，俾使晶圓W的溫度成為目標溫度。於步驟S14中，控制部Cnt於處理容器12內亦即處理空間Sp中，產生氧氣的電漿。控制部Cnt亦可施加用以導入離子的射頻偏壓。控制部Cnt於目標處理時間之期間，對晶圓W進行電漿蝕刻。
於步驟S16中，控制部Cnt藉由使用含氯氣體的電漿處理，來蝕刻釕膜L2。所謂「使用含氯氣體的電漿處理」，意指使用由含氯氣體所產生的電漿，來處理晶圓W。控制部Cnt以既定蝕刻條件執行電漿處理。蝕刻條件包含目標溫度和目標處理時間。目標溫度可為100°C以下。針對目標溫度和目標處理時間的決定方法，於後說明。於步驟S16中，控制部Cnt控制加熱器電源HP及溫度調節部HT，俾使晶圓W的溫度成為目標溫度。於步驟S16中，控制部Cnt於處理容器12內亦即處理空間Sp中，產生氯氣的電漿。控制部Cnt亦可施加用以導入離子的射頻偏壓。控制部Cnt於目標處理時間之期間，對晶圓W進行電漿蝕刻。
圖5(a)係備以用於蝕刻之被加工物之一例。圖5(b)係被蝕刻的被加工物之一例。藉由執行蝕刻步驟ST2，如圖5(a)及圖5(b)所示，使用遮罩MK來蝕刻晶圓W的釕膜L2。如後所述，重複執行蝕刻步驟ST2的步驟S14和步驟S16，直至成為目標循環數。
接著，作為步驟S18，控制部Cnt判定執行循環數。執行循環數可將步驟S14與步驟S16設為1組來計數。例如，於將步驟S14與步驟S16交互地執行1次的情形時，執行循環數為「1」。例如，於將步驟S14與步驟S16交互地執行2次的情形時，執行循環數為「2」。
作為步驟S18，控制部Cnt判定執行循環數與指定循環數是否相等。指定循環數，係為了判定形成保護膜的時機而事先訂定的閾值。指定循環數依存於遮罩MK的橫方向的形狀變化而事先決定。遮罩MK的橫方向的形狀變化，可於事前依實施條件而測量。遮罩MK的橫方向的形狀變化，亦可利用模擬而決定。例如，執行循環數為X次的情形時，於事前取得遮罩MK的橫方向的形狀變化為Y。控制部Cnt於執行循環數與指定循環數相等的情形時(步驟S18：YES)，判定為形成保護膜的時機。此情形時，作為第2遮罩調整步驟ST3，控制部Cnt形成保護膜。
於第2遮罩調整步驟ST3中，與第1遮罩調整步驟ST1相同，控制部Cnt形成保護膜L3，並藉由蝕刻將保護膜L3的第2區域R32去除。亦即，第2遮罩調整步驟ST3，具有與步驟S10及步驟S12相對的步驟S20及步驟S22。
於步驟S20中，控制部Cnt以修補因指定循環數的蝕刻所導致的遮罩MK的橫方向的形狀變化的方式，形成保護膜L3。形成手法與步驟S10相同，一邊調整晶圓W的溫度，一邊藉由原子層沉積法而形成保護膜L3。例如，控制部Cnt根據成為目標的沉積量(相當於遮罩MK的橫方向的形狀變化)、及事先所取得之保護膜的沉積量和晶圓W的溫度之關係，決定在晶圓W的各位置之目標溫度，俾使遮罩MK的尺寸成為設計值。
成為目標的沉積量，可為根據因指定循環數的蝕刻所導致的遮罩MK的橫方向的形狀變化而預測的量，亦可為蝕刻後實際所測量的量。又，因指定循環數的蝕刻所導致的遮罩MK的橫方向的形狀變化，亦可提供作為遮罩MK的尺寸之面內分布資料。
圖5(c)係形成保護膜後之被加工物之一例。如圖5(c)所示，藉由執行步驟S20，於晶圓W上，形成保護膜L3。
於後續的步驟S22中，控制部Cnt將保護膜的一部分去除。去除手法與步驟S12相同，係藉由蝕刻而進行。圖5(d)係去除保護膜的說明圖。如圖5(d)所示，控制部Cnt以留下第1區域R31且同時去除第2區域R32的方式，蝕刻保護膜L3。
於步驟S22結束時、或執行循環數與指定循環數不相等時(步驟S18：NO)，於步驟S24中，控制部Cnt判定執行循環數與事先所設定的目標循環數是否相等。
控制部Cnt於判定執行循環數與事先所設定的目標循環數不相等的情形時，從步驟S14起，再度執行處理。控制部Cnt於判定執行循環數與事先所設定的目標循環數相等的情形時，結束圖1所示的流程圖。如此，依據方法MT，於步驟S10和步驟S12中，可調整初期階段的晶圓W的遮罩的形狀。接著，交互地執行步驟S14和步驟S16直至成為目標循環數，以蝕刻釕膜L2。接著，於步驟S14和步驟S16已執行完所指定的循環數的情形時，執行步驟S20及步驟S22，以調整遮罩MK的形狀。
(釕膜的蝕刻原理) 首先，說明步驟S14的蝕刻原理。圖6係使用含氧氣體的電漿蝕刻中之處理時間和Ru蝕刻量的關係圖。圖6的橫軸為處理時間，縱軸為Ru蝕刻量。如圖6所示，於釕膜的表面，藉由含氧氣體的電漿所致之化學反應，產生揮發性的釕氧化物。揮發性氧化物之一例為RuO3 (g)或RuO4 (g)。藉由產生揮發性氧化物，而蝕刻釕膜的表面。
再者，於釕膜的表面，藉由含氧氣體的電漿所致的化學反應，產生非揮發性的釕氧化物。非揮發性氧化物之一例為RuO2 (s)。RuO2 (s)等非揮發性氧化物，隨著處理時間經過而覆蓋釕膜表面。於在釕膜表面產生非揮發性氧化物的情形時，釕膜表面中形成揮發性氧化物的區域(反應區)減少。隨著反應區的減少，揮發性氧化物的產生量減少。例如於非揮發性氧化物的表面覆蓋率成為70%的處理時間超過後之處理時間中，Ru蝕刻量變得不會大幅增加。所謂「表面覆蓋率」，意指被占有之反應區的比率。於表面覆蓋率成為100%的處理時間中，電漿所致之化學反應變得無明顯進展。於電漿所致之化學反應成為飽和狀態時，發生蝕刻終止，即使加長處理時間Ru蝕刻量仍成為大致固定值。以下，將表面的反應區接近0%而反應無進展的現象稱為「自我侷限(Self-limiting)」。將已確認有自我侷限的處理時間帶稱為自我侷限區域。將於成為完全自我侷限前之反應進行速度下降之現象稱為「準自我侷限(Sub Self-limiting)」。將確認為準自我侷限的處理時間帶稱為準自我侷限區域。例如，準自我侷限區域係表面覆蓋率成為70%～100%的處理時間。
圖7(a)～圖7(c)係非揮發性氧化物的表面覆蓋率、揮發性氧化物的產生量及Ru蝕刻量的對比圖。圖7(a)係使用含氧氣體的電漿蝕刻中之處理時間與非揮發性氧化物的表面覆蓋率之關係圖。圖7(b)係使用含氧氣體的電漿蝕刻中之處理時間與揮發性氧化物的產生量之關係圖。圖7(c)係使用含氧氣體的電漿蝕刻中之處理時間和Ru蝕刻量之關係圖。圖7(a)～圖7(c)中，橫軸為處理時間。
藉由使用含氧氣體的電漿，以例如Ru＋2O＊ →RuO2 (s)之化學反應，於釕膜的表面產生非揮發性氧化物。與此同時，以例如Ru＋4O＊ →RuO4 (g)之化學反應，於釕膜的表面產生揮發性氧化物。如圖7(a)所示，隨著處理時間經過，RuO2 (s)的表面覆蓋率增加。如圖7(b)所示，對應於RuO2 (s)的表面覆蓋率的增加，RuO4 (g)的產生量減少。如圖7(c)所示，對應於RuO4 (g)的產生量的減少，Ru蝕刻量的增加量變小。如此，於使用含氧氣體的電漿蝕刻中，使於一次步驟中可蝕刻的量受到限制。
接著，說明步驟S16的蝕刻原理。圖8係使用含氯氣體的電漿蝕刻中之處理時間和Ru蝕刻量的關係圖。圖8的橫軸為處理時間，縱軸為Ru蝕刻量。於以下說明中，以於步驟S16前先執行步驟S14的情形為例。如圖8所示，於釕膜的表面，藉由含氯氣體的電漿所致之化學反應，從非揮發性氧化物產生揮發性的釕氯化物。揮發性氯化物之一例為RuOx Cly (g)。藉由產生RuOx Cly (g)等揮發性氯化物，而蝕刻釕膜的表面。
非揮發性氧化物因變成揮發性氯化物而蒸發，故伴隨著處理時間的經過而減少。因此，Ru蝕刻量隨著時間經過而減少。再者，於釕膜的表面，藉由含氯氣體的電漿所致之化學反應，而產生非揮發性的釕氯化物。非揮發性氯化物之一例為RuCl3 (s)。RuCl3 (s)等非揮發性氯化物，隨著處理時間的經過而覆蓋釕膜的表面。例如，於非揮發性氯化物的表面覆蓋率成為70%的處理時間超過後之處理時間中，Ru蝕刻量變得不會大幅增加。於表面覆蓋率成為100%的處理時間中，電漿所致之化學反應變得無明顯進展。於電漿所致之化學反應成為飽和狀態時，發生蝕刻終止，即使加長處理時間，Ru蝕刻量仍成為大致固定值。如此，於含氯氣體的電漿蝕刻中，亦存在自我侷限和準自我侷限的現象。
圖9(a)～圖9(c)係非揮發性氯化物的表面覆蓋率、揮發性氯化物的產生量及Ru蝕刻量的對比圖。圖9(a)係使用含氯氣體的電漿蝕刻中之處理時間與非揮發性氯化物的表面覆蓋率之關係圖。圖9(b)係使用含氯氣體的電漿蝕刻中之處理時間與揮發性氯化物的產生量之關係圖。圖9(c)係使用含氯氣體的電漿蝕刻中之處理時間和Ru蝕刻量之關係圖。圖9(a)～圖9(c)中，橫軸為處理時間。
藉由使用含氯氣體之電漿的化學反應，使存在於釕膜表面的非揮發性氧化物變化成揮發性氯化物。與此同時，藉由使用含氯氣體之電漿的化學反應，於釕膜的表面產生非揮發性氯化物。如圖9(a)所示，隨著處理時間經過，RuCl3 (s)的表面覆蓋率增加。如圖9(b)所示，對應於RuCl3 (s)的表面覆蓋率增加(RuO2 (s)的表面覆蓋率的減少)，RuOx Cly (g)的產生量減少。如圖9(c)所示，對應於RuOx Cly (g)的產生量的減少，Ru蝕刻量的增加量變小。如此，於使用含氯氣體的電漿蝕刻中，使於一次步驟中可蝕刻的量受到限制。
(交互實施所致之表面更新) 於方法MT中，交互地執行步驟S14及步驟S16。藉由交互地執行步驟S14及步驟S16，於步驟S14所產生的蝕刻阻礙因素，可於其次的步驟S16中去除。同樣地，於步驟S16所產生的蝕刻阻礙因素，可於其次的步驟S14中去除。
圖10係蝕刻方法的原理之說明概念圖。如圖10的狀態(A)所示，於進行步驟S14時，藉由氧自由基產生非揮發性氧化物(例如RuO2 )及揮發性氧化物(例如RuO4 )。藉由產生揮發性氧化物，而蝕刻釕膜。接著，如狀態(B)所示，非揮發性氧化物覆蓋釕膜的表面，使揮發性氧化物的產生量下降。藉由揮發性氧化物的產生量下降，使得Ru蝕刻量減少(自我侷限)。接著，於進行步驟S16時，如狀態(C)所示，藉由氯自由基，從非揮發性氧化物產生揮發性氯化物(例如RuOx Cly )。藉由產生揮發性氯化物，而蝕刻釕膜。接著，如狀態(D)所示，將非揮發性氧化物去除，並改以非揮發性氯化物(例如RuCl3 )覆蓋釕膜的表面，使得揮發性氯化物的產生量下降。藉由揮發性氯化物的產生量下降，使得Ru蝕刻量減少(自我侷限)。於再次執行步驟S14時，藉由氧自由基將非揮發性氯化物去除，而回到狀態(A)。如此，藉由交互地執行步驟S14及步驟S16，以將釕膜的表面更新。
(目標溫度及目標處理時間的決定) 步驟S14及步驟S16，因各自存在自我侷限，故將步驟S14與步驟S16設為1組所成的每1循環的Ru蝕刻量，於某一處理時間以上，成為固定值。又，每1循環的Ru蝕刻量達於飽和的處理時間，依存於釕膜的控制溫度。藉由事先取得每1循環的蝕刻量、釕膜的控制溫度及各步驟的處理時間之關係，控制部Cnt可決定達成成為目標之每1循環的Ru蝕刻量的目標溫度及目標處理時間。以下，將每1循環的蝕刻量稱為EPC(Etch per cycle)。
圖11係決定目標溫度及目標處理時間的方法之一例之流程圖。圖11的流程圖，例如由控制部Cnt所執行。
於步驟S30中，控制部Cnt取得EPC、釕膜的控制溫度及各步驟的處理時間之關係。如後述之圖14所示，控制部Cnt於每個控制溫度取得各步驟的處理時間及EPC之關係。此關係可藉由例如電漿處理裝置10事先取得，並記錄於控制部Cnt的記憶部。此關係亦可藉由例如其他電漿處理裝置事先取得，並記錄於控制部Cnt的記憶部。控制部Cnt藉由參考記憶部，以取得EPC、釕膜的控制溫度及各步驟的處理時間之關係。控制部Cnt亦可透過通訊，而取得EPC、釕膜的控制溫度及各步驟的處理時間之關係。
於步驟S32中，控制部Cnt根據所取得之關係，決定步驟S14和步驟S16之目標溫度和目標處理時間。控制部Cnt決定共用的目標溫度和目標處理時間，以作為步驟S14和步驟S16之目標溫度和目標處理時間。控制部Cnt將例如目標溫度，設定於與事先所取得的關係相對應之溫度範圍。控制部Cnt例如將目標溫度設為100°C以下。控制部Cnt例如亦可將目標溫度設定於25°C～80°C的範圍。控制部Cnt根據所設定的目標溫度與上述關係，決定EPC達於飽和的處理時間。之後，控制部Cnt將目標處理時間設定為EPC達於飽和的處理時間以上。亦即，控制部Cnt將目標處理時間設定為釕與氧的反應達於飽和之處理時間以上、且釕與氯的反應達於飽和之處理時間以上。控制部Cnt亦可分別獨立決定步驟S14和步驟S16之目標溫度和目標處理時間。此情形時，控制部Cnt將步驟S14的目標處理時間，設定為釕與氧的反應達於飽和之處理時間以上，將步驟S16的目標處理時間，設定為釕與氯的反應達於飽和之處理時間以上。當步驟S32結束時，結束圖11所示之流程圖。
藉由執行圖11所示之流程圖，於圖1所示之方法MT中，以EPC達於飽和的處理時間，蝕刻釕膜(在自我侷限區域之蝕刻)。目標溫度和目標處理時間的決定，不限於上述方法。例如，亦可根據EPC依存於溫度的處理時間帶(準自我侷限區域)，決定目標溫度和目標處理時間。
圖12係決定目標溫度和目標處理時間之方法之其他例之流程圖。圖12所示之流程圖，例如由控制部Cnt所執行。
於步驟S40中，控制部Cnt取得EPC、釕膜的控制溫度及各步驟的處理時間之關係。步驟S40與圖11的步驟S30相同。
於步驟S42中，控制部Cnt取得釕膜厚度的面內分布資料。所謂「面內分布資料」，意指釕膜的每個位置的厚度分布之資料。圖13(A)係釕膜的面內分布資料之說明圖。如圖13(A)所示，有時於釕膜的每個位置PO會有厚度DE不同的情形。控制部Cnt取得使位置PO與厚度DE建立關聯的資料，以作為面內分布資料。面內分布資料可事先取得，而記錄於控制部Cnt的記憶部。此情形時，控制部Cnt藉由參考記憶部，以取得面內分布資料。控制部Cnt亦可透過通訊而取得面內分布資料。
於步驟S44中，控制部Cnt根據厚度的面內分布資料與於步驟S40所取得之關係，決定步驟S14和步驟S16之目標溫度和目標處理時間，俾使釕膜的厚度成為平坦。作為一具體例，控制部Cnt根據厚度的面內分布資料，於釕膜的每個位置決定目標蝕刻率，俾使釕膜成為均勻厚度。圖13(B)係釕膜的每個位置的目標蝕刻率的說明圖。於圖13(B)中，目標蝕刻率的大小以箭頭的長度表現。如圖13(B)所示，例如，於邊緣附近較中央為厚的情形時，將邊緣附近的蝕刻率決定為較中央的蝕刻率為大。藉此，可將釕膜設為均勻厚度。其次，控制部Cnt決定目標處理時間。控制部Cnt設定為釕與氧的反應達於飽和的處理時間以下、且釕與氯的反應達於飽和的處理時間以下，以作為目標處理時間。此情形時，可於準自我侷限區域控制蝕刻量。其次，控制部Cnt根據目標處理時間與於步驟S40所取得之關係，決定用以達成每個位置的目標蝕刻率之每個位置的目標溫度。控制部Cnt亦可分別獨立決定步驟S14和步驟S16之目標溫度和目標處理時間。此情形時，控制部Cnt將步驟S14的目標處理時間設定為釕與氧的反應達於飽和的處理時間以下、及/或將步驟S16的目標處理時間設定為釕與氯的反應達於飽和的處理時間以下。藉此，於步驟S14和步驟S16中之至少一者，可於準自我侷限區域控制蝕刻量。於步驟S44結束時，結束圖12所示之流程圖。
藉由執行圖12所示之流程圖，於圖1所示之方法MT中，於EPC達於飽和的處理時間以下、且釕膜的面內溫度分布受到控制的狀態下，進行蝕刻(於準自我侷限區域的蝕刻)。藉此，如圖13(C)所示，可進行面內均勻性優異的蝕刻。
(實施形態的結論) 依據方法MT，因為交互分別使用含氧氣體和含氯氣體進行蝕刻，故可避免蝕刻率依存於混合氣體的電漿分布。因此，可抑制蝕刻率的變異。再者，依據方法MT，於遮罩MK及釕膜L2的表面上，藉由原子層沉積法形成保護膜L3。接著，以留下第1區域R31的方式，蝕刻保護膜L3。藉此，可藉由保護膜L3修補伴隨著蝕刻所致之遮罩MK的橫方向的形狀變化。再者，因保護膜L3的第1區域R31係沿著遮罩MK的側壁面而設置，故對於釕膜L2的電漿蝕刻可提供更堅固的遮罩。因此，方法MT可抑制面內方向中之釕膜L2的形狀的變異。亦即，依據方法MT，可任意控制釕膜L2的深度方向和橫方向的蝕刻。
藉由前驅物的沉積、與前驅物和活性物種的反應所達成的保護膜L3之沉積量，會隨著晶圓W的溫度的增減而變化。亦即，可以晶圓W的溫度作為參數而於每個面內位置改變保護膜L3的沉積率。因此，依據方法MT，不僅可抑制因伴隨著蝕刻而致之遮罩MK的形狀變化所造成之釕膜L2的形狀的變異，亦可抑制因遮罩MK的初期形狀所造成之釕膜L2的形狀的變異。
於處理時間滿足既定條件的情形時，每1循環的蝕刻量會隨著晶圓W的溫度及各步驟的處理時間的增減而變化。所謂「既定條件」，意指將步驟S14的目標處理時間設為釕與氧的反應達於飽和的處理時間以下、及/或將步驟S16的目標處理時間設為釕與氯的反應達於飽和的處理時間以下的情形。
於此情形時，藉由將各步驟的目標處理時間設定於上述範圍內，可以晶圓W的溫度作為參數而於每個面內位置改變釕膜L2的蝕刻率。因此，依據方法MT，不僅可良好地保持蝕刻率的面內均勻性，亦可抑制因釕膜L2的初期膜厚的不均勻所造成之蝕刻後的殘膜厚度的面內均勻性之下降。
依據方法MT，藉由於某一目標溫度中，將目標處理時間設為在自我侷限區域的處理時間，可使於步驟S14和步驟S16中發生蝕刻終止。藉此，依據方法MT，可將每1循環的蝕刻量控制為固定。
依據方法MT，藉由根據厚度的面內分布資料控制釕膜的面內溫度分布，可於釕膜的每個面內位置改變蝕刻率。因此，依據方法MT，不僅可良好地保持蝕刻率的面內均勻性，亦可抑制因釕膜的初期膜厚的不均勻所造成之蝕刻後的殘膜厚度的面內均勻性之下降。
以上，針對各種實施形態加以說明，但不限於上述實施形態，可構成各種的變形態樣。例如，方法MT亦可使用例如利用電感耦合型的電漿處理裝置微波等表面波以激發氣體的電漿處理裝置之任意類型的電漿處理裝置而執行。又，方法MT中，亦可先執行步驟S14和步驟S16中之任一者。
方法MT中，於步驟S14後和步驟S16後，亦可包含排氣步驟。於排氣步驟中，控制部Cnt待機至氣體從處理空間Sp排出為止。藉此，可抑制含氧氣體與含氯氣體的混合。
於方法MT中，第1遮罩調整步驟ST1、蝕刻步驟ST2及第2遮罩調整步驟ST3，亦可分別於不同裝置中執行。
於方法MT中，可事先取得遮罩MK尺寸的面內分布資料和釕膜L2的面內分布資料，亦可於方法MT的執行中取得。
以下，針對為了方法MT的評價所實施之各種實驗，進行說明。又，本發明不限於以下的實驗。
(釕膜蝕刻時的自我侷限的確認) 改變方法MT中的步驟S14和步驟S16的處理時間，而蝕刻釕膜。以下為電漿處理的條件。 >步驟S14> 第1射頻：100MHz、50W 處理空間Sp的壓力：1.33Pa(10mTorr) 處理氣體：O2 處理氣體的流量：200sccm 晶圓W的控制溫度：25°C、80°C 處理時間：15sec～180sec >步驟S16> 第1射頻：100MHz、50W 處理空間Sp的壓力：1.33Pa(10mTorr) 處理氣體：Cl2 處理氣體的流量：200sccm 晶圓W的控制溫度：25°C、80°C 處理時間：15sec～180sec >循環數> 5次
於步驟S14和步驟S16的各處理時間，測量每1循環的蝕刻量。將步驟S14和步驟S16之處理時間和控制溫度設為相同。結果示於圖14。圖14係各步驟的處理時間和每1循環的蝕刻量的關係之實驗結果。橫軸為各步驟的處理時間[sec]，縱軸為EPC[nm/cycle]。如圖14所示，於控制溫度25°C中，於處理時間為120sec以上時，每1循環的蝕刻量成為大致固定，確認有自我侷限。於控制溫度80°C中，於處理時間成為30sec以上時，每1循環的蝕刻量成為大致固定，確認有自我侷限。如此，於控制溫度25°C、80°C中，確認存有釕膜的蝕刻量成為固定之自我侷限。再者，確定於至成為自我侷限為止之處理時間，亦即準自我侷限區域中，釕膜的蝕刻量依存於溫度。如此，確認藉由於準自我侷限區域中改變處理時間及控制溫度，可於自我侷限以下的範圍改變蝕刻量。
(保護膜的膜厚與晶圓的溫度之關係的確認) (氧化膜) 將晶圓W的處理溫度設定為10°C～80°C，藉由原子層沉積法形成保護膜L3，並測量膜厚(沉積量)。將保護膜L3的材料設為氧化矽。結果示於圖15。圖15係晶圓的溫度和氧化膜的膜厚之關係之實驗結果。橫軸為晶圓W的溫度，縱軸為矽氧化膜的膜厚。如圖15所示，確認隨著晶圓W的溫度增加，矽氧化膜的膜厚變厚。亦即，依據方法MT，確認藉由一邊調整晶圓W的面內溫度一邊形成氧化膜的保護膜，可調整遮罩MK的面內方向的尺寸。 (金屬膜) 將晶圓W的處理溫度設定為-60°C～20°C，藉由原子層沉積法形成保護膜L3，並測量膜厚(沉積量)。將保護膜L3的材料設為鎢。圖16係鎢膜的膜厚測量處之示意圖。分別測量圖16所示之鎢膜WF的膜厚FTa、FTb、FTc、FTd。膜厚FTa係於遮罩EMK頂面上之鎢膜WF的膜厚。膜厚FTb係在包含遮罩EMK頂面的橫剖面上之鎢膜WF的橫方向的膜厚。膜厚FTc係在由遮罩EMK及鎢膜WF所提供的空間MS的寛度為最小的橫剖面上之鎢膜WF的橫方向的膜厚。膜厚FTd係在從遮罩EMK的頂面往下方具有150nm的距離的橫剖面上之鎢膜WF的膜厚。圖17係鎢膜的膜厚測量結果之直條圖。圖17中，橫軸為膜形成時的晶圓W的溫度，縱軸為鎢膜的膜厚。如圖17所示，確認隨著晶圓W的溫度變高，鎢膜的膜厚變小。亦即，依據方法MT，確認藉由一邊調整晶圓W的面內溫度一邊形成金屬膜的保護膜，可調整遮罩MK的面內方向的尺寸。
10‧‧‧電漿處理裝置 12‧‧‧處理容器 12e‧‧‧排氣口 12g‧‧‧搬出入口 14‧‧‧支撐部 18a‧‧‧第1板 18b‧‧‧第2板 22‧‧‧直流電源 23‧‧‧開關 24‧‧‧冷媒流道 26a、26b‧‧‧配管 28‧‧‧氣體供給管線 30‧‧‧上部電極 32‧‧‧絕緣性遮蔽構件 34‧‧‧電極板 34a‧‧‧氣體噴出孔 36‧‧‧電極支撐體 36a‧‧‧氣體擴散室 36b‧‧‧氣體流通孔 36c‧‧‧氣體導入口 38‧‧‧氣體供給管 40‧‧‧氣源組 42‧‧‧閥組 44‧‧‧流量控制器組 46‧‧‧防沉積遮蔽構件 48‧‧‧排氣板 50‧‧‧排氣裝置 52‧‧‧排氣管 54‧‧‧閘閥 62‧‧‧第1射頻電源 64‧‧‧第2射頻電源 66、68‧‧‧匹配器 70‧‧‧電源 Cnt‧‧‧控制部 DE‧‧‧厚度 DT‧‧‧資料 DT1～DT4‧‧‧長度 EMK‧‧‧遮罩 ESC‧‧‧靜電吸盤 FR‧‧‧對焦環 FTa、FTb、FTc、FTd‧‧‧膜厚 FW‧‧‧主面 He‧‧‧氦 HP‧‧‧加熱器電源 HT‧‧‧溫度調節部 L1‧‧‧基底層 L2‧‧‧釕膜 L3‧‧‧保護膜 LE‧‧‧下部電極 MK、MK1、MK2‧‧‧遮罩 MS‧‧‧空間 MT‧‧‧方法 PD‧‧‧載放台 PO‧‧‧位置 R31‧‧‧第1區域 R32‧‧‧第2區域 RT1、RT2‧‧‧區域 Ru‧‧‧釕 S10、S12、S14、S16、S18、S20、S22、S24、S30、S32、S40、S42、S44‧‧‧步驟 Sp‧‧‧處理空間 ST1‧‧‧第1遮罩調整步驟 ST2‧‧‧蝕刻步驟 ST3‧‧‧第2遮罩調整步驟 W‧‧‧晶圓
【圖1】圖1係一實施形態之處理方法之流程圖。 【圖2】圖2係可應用圖1所示處理方法之一例的被加工物的剖面圖。 【圖3】圖3係可用於執行圖1之處理方法之電漿處理裝置之例示圖。 【圖4】圖4(a)係初期狀態的被加工物之一例。圖4(b)係被加工物上的保護膜之說明圖。圖4(c)係去除保護膜的說明圖。 【圖5】圖5(a)係備以用於蝕刻之被加工物之一例。圖5(b)係被蝕刻的被加工物之一例。圖5(c)係已形成保護膜之被加工物之一例。圖5(d)係保護膜的一部分被蝕刻的被加工物之一例。 【圖6】圖6係使用含氧氣體的電漿蝕刻中之處理時間和Ru蝕刻量之關係圖。 【圖7】圖7(a)係使用含氧氣體的電漿蝕刻中之處理時間和非揮發性氧化物的表面覆蓋率之關係圖。圖7(b)係使用含氧氣體的電漿蝕刻中之處理時間和揮發性氧化物的產生量之關係圖。圖7(c)係使用含氧氣體的電漿蝕刻中之處理時間和Ru蝕刻量之關係圖。 【圖8】圖8係使用含氯氣體的電漿蝕刻中之處理時間和Ru蝕刻量之關係圖。 【圖9】圖9(a)係使用含氯氣體的電漿蝕刻中之處理時間與非揮發性氯化物的表面覆蓋率之關係圖。圖9(b)係使用含氯氣體的電漿蝕刻中之處理時間與揮發性氯化物的產生量之關係圖。圖9(c)係使用含氯氣體的電漿蝕刻中之處理時間和Ru蝕刻量之關係圖。 【圖10】圖10(A)～(E)係說明蝕刻原理之概念圖。 【圖11】圖11係決定目標溫度及目標處理時間之方法之一例之流程圖。 【圖12】圖12係決定目標溫度及目標處理時間之方法之其他例之流程圖。 【圖13】圖13(A)係釕膜的面內分布資料之說明圖。圖13(B)係釕膜的每個位置的目標蝕刻率之說明圖。圖13(C)係根據面內分布資料進行蝕刻後之釕膜。 【圖14】圖14係各步驟的處理時間和每1循環的蝕刻量的關係之實驗結果。 【圖15】圖15係晶圓的溫度與氧化膜的膜厚的關係之實驗結果。 【圖16】圖16係鎢膜的膜厚測量處之示意圖。 【圖17】圖17係鎢膜的膜厚測量結果之直條圖。
MT‧‧‧方法
S10、S12、S14、S16、S18、S20、S22、S24‧‧‧步驟
ST1‧‧‧第1遮罩調整步驟
ST2‧‧‧蝕刻步驟
ST3‧‧‧第2遮罩調整步驟

Claims (18)

  1. 一種被加工物之處理方法，該被加工物具有釕膜和該釕膜上的遮罩，該處理方法具備：第1步驟，藉由從含氧氣體所產生的電漿，在該釕膜之表面產生揮發性的釕氧化物，並在該釕膜之表面形成非揮發性的釕氧化物，且由於該揮發性的釕氧化物揮發，而從該釕膜之表面，去除該揮發性的釕氧化物；及第2步驟，藉由從含氯氣體所產生的電漿，在該釕膜之表面，從該非揮發性的釕氧化物產生揮發性的釕氯化物，並在該釕膜之表面形成非揮發性的釕氯化物，且由於該揮發性的釕氯化物揮發，而從該釕膜之表面，去除該揮發性的釕氯化物；在該第1步驟及該第2步驟中，對載放該被加工物之載放台供給射頻電力；該第1步驟和該第2步驟係交互地執行；該第2步驟後之該第1步驟包含下述步驟：藉由從該含氧氣體所產生的電漿，在該釕膜之表面，從該非揮發性的釕氯化物產生該揮發性的釕氯化物，且由於該揮發性的釕氯化物揮發，而從該釕膜之表面，去除該揮發性的釕氯化物。
  2. 如申請專利範圍第1項之被加工物之處理方法，其中，該第1步驟係持續執行到釕與氧的反應達於飽和為止；該第2步驟係持續執行到釕與氯的反應達於飽和為止。
  3. 如申請專利範圍第1或2項之被加工物之處理方法，更包含下述步驟： 藉由原子層沉積法形成保護膜，該保護膜具有沿著該遮罩之側壁面延伸的第1區域和在該釕膜上延伸的第2區域；及留下該保護膜之該第1區域，且同時去除該保護膜之該第2區域。
  4. 如申請專利範圍第3項之被加工物之處理方法，其中，該保護膜係從金屬膜、氧化膜、氮化膜及有機膜構成的群組中所選擇的膜。
  5. 如申請專利範圍第3項之被加工物之處理方法，其中，形成該保護膜之該步驟執行複數次之循環，該複數次之循環各自包含下述步驟：為了使含有該保護膜的原料之前驅物沉積於該被加工物上，而將含有該保護膜的該原料之前驅物氣體供給至該被加工物；及為了對該被加工物上的該前驅物供給活性物種，而產生電漿。
  6. 如申請專利範圍第3項之被加工物之處理方法，其中，該保護膜為有機膜；形成該保護膜之該步驟執行複數次之循環，該複數次之循環各自包含下述步驟：對該被加工物上，供給含有電子供給性取代基的氣體；及對該被加工物上，供給含有電子吸引性取代基的氣體。
  7. 如申請專利範圍第3項之被加工物之處理方法，更包含下述步驟： 取得該遮罩的尺寸之面內分布資料；及根據事先所取得之該保護膜的沉積量和該被加工物的溫度之關係、與該遮罩的尺寸之面內分布資料，決定在該被加工物的各位置之目標溫度，俾使該遮罩的尺寸成為設計值；於形成該保護膜之該步驟中，控制該被加工物的溫度分布，俾使成為該所決定之在該被加工物的各位置之目標溫度。
  8. 如申請專利範圍第1或2項之被加工物之處理方法，更包含下述步驟：取得該釕膜的厚度之面內分布資料；及根據事先所取得之將該第1步驟和該第2步驟設為1組而構成的每1循環的蝕刻量與該被加工物的溫度及各步驟的處理時間之關係、該釕膜的厚度之該面內分布資料、及該各步驟的目標處理時間，決定在該被加工物的各位置之目標溫度，俾使該釕膜的厚度成為平坦；該第1步驟的目標處理時間為釕與氧的反應達於飽和的處理時間以下，及/或該第2步驟的目標處理時間為釕與氯的反應達於飽和的處理時間以下，於該第1步驟及該第2步驟中，控制該被加工物的溫度分布，俾使成為該所決定之在該被加工物的各位置之目標溫度。
  9. 如申請專利範圍第1或2項之被加工物之處理方法，更包含下述步驟：取得將該第1步驟和該第2步驟設為1組而構成之每1循環的蝕刻量與該被加工物的溫度及各步驟的處理時間之關係；及 根據該關係、及設定在與該關係相對應之溫度範圍的目標溫度，決定該各步驟的目標處理時間；該第1步驟的目標處理時間設定在釕與氧的反應達於飽和的處理時間以上、及/或該第2步驟的目標處理時間設定在釕與氯的反應達於飽和的處理時間以上。
  10. 如申請專利範圍第1或2項之被加工物之處理方法，其中，於該第1步驟及/或該第2步驟後，包含排氣步驟。
  11. 如申請專利範圍第3項之被加工物之處理方法，更包含下述步驟：判定將該第1步驟和該第2步驟設為1組而構成之循環的執行循環數與為了判定形成該保護膜之時機而事先訂定的閾值亦即指定循環數是否相等。
  12. 如申請專利範圍第11項之被加工物之處理方法，其中，在判定該執行循環數與該指定循環數是否相等的步驟中，於判定該執行循環數與該指定循環數相等的情形時，執行形成該保護膜的步驟。
  13. 如申請專利範圍第11項之被加工物之處理方法，更包含下述步驟：在判定該執行循環數與該指定循環數是否相等的步驟中，於判定該執行循環數與該指定循環數不相等的情形時、或執行形成該保護膜的該步驟後，判定該執行循環數與事先所設定的目標循環數是否相等。
  14. 如申請專利範圍第13項之被加工物之處理方法，其中，在判定該執行循環數與該目標循環數是否相等的步驟中，於判定該執行循環數與該目標循環數相等的情形時，結束該處理方法；於判定該執行循環數與該目標循環數不相等的情形時，則再度執行：蝕刻該釕膜的步驟、及判定該執行循環數與該指定循環數是否相等的步驟。
  15. 如申請專利範圍第1或2項之被加工物之處理方法，更包含下述步驟：取得將該第1步驟和該第2步驟設為1組而構成之每1循環的蝕刻量與該被加工物的溫度及各步驟的處理時間之關係；及根據該關係，決定該各步驟的目標溫度及目標處理時間。
  16. 如申請專利範圍第1或2項之被加工物之處理方法，更包含下述步驟：取得將該第1步驟和該第2步驟設為1組而構成之每1循環的蝕刻量與該被加工物的溫度及各步驟的處理時間之關係；取得該釕膜的厚度之面內分布資料；及根據該關係及該面內分布資料，決定該各步驟的目標溫度及目標處理時間。
  17. 一種被加工物之處理方法，該被加工物具有釕膜和該釕膜上的遮罩，該處理方法包含：第1步驟，藉由從含氧氣體所產生的電漿，蝕刻該釕膜；及第2步驟，藉由從含氯氣體所產生的電漿，蝕刻該釕膜； 該第1步驟和該第2步驟係交互地執行，且在該第1步驟及該第2步驟中，對載放該被加工物之載放台供給射頻電力；該第1步驟係執行到釕與氧的反應達於飽和為止；該第2步驟係執行到釕與氯的反應達於飽和為止。
  18. 如申請專利範圍第17項之被加工物之處理方法，其中，在該第1步驟及該第2步驟中，分別控制在該被加工物之複數位置的溫度。
TW108111465A 2018-04-05 2019-04-01 被加工物之處理方法 TWI781309B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-073189 2018-04-05
JP2018073189A JP7077108B2 (ja) 2018-04-05 2018-04-05 被加工物の処理方法

Publications (2)

Publication Number Publication Date
TW202004896A TW202004896A (zh) 2020-01-16
TWI781309B true TWI781309B (zh) 2022-10-21

Family

ID=68096079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111465A TWI781309B (zh) 2018-04-05 2019-04-01 被加工物之處理方法

Country Status (4)

Country Link
US (1) US11049730B2 (zh)
JP (1) JP7077108B2 (zh)
KR (1) KR102481741B1 (zh)
TW (1) TWI781309B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169627A (ja) * 2018-03-23 2019-10-03 東京エレクトロン株式会社 エッチング方法
US11322364B2 (en) * 2020-04-01 2022-05-03 Tokyo Electron Limited Method of patterning a metal film with improved sidewall roughness
JP2023535388A (ja) * 2020-07-19 2023-08-17 アプライド マテリアルズ インコーポレイテッド ホウ素がドープされたシリコン材料を利用した集積プロセス
US20220254683A1 (en) * 2021-02-05 2022-08-11 Tokyo Electron Limited Removal of stray ruthenium metal nuclei for selective ruthenium metal layer formation
US11749532B2 (en) * 2021-05-04 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate
CN117529798A (zh) * 2021-06-03 2024-02-06 应用材料公司 金属特征的原子层蚀刻
JP7099675B1 (ja) * 2021-07-27 2022-07-12 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
US20230420267A1 (en) * 2022-05-27 2023-12-28 Tokyo Electron Limited Oxygen-free etching of non-volatile metals
JP7498370B2 (ja) 2022-06-15 2024-06-11 株式会社日立ハイテク プラズマ処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201637093A (zh) * 2015-04-02 2016-10-16 應用材料股份有限公司 用於圖案化的遮罩蝕刻

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275402A (ja) * 1992-03-27 1993-10-22 Hitachi Ltd 固体表面加工方法
JP2956485B2 (ja) 1994-09-07 1999-10-04 日本電気株式会社 半導体装置の製造方法
JPH11111683A (ja) * 1997-09-30 1999-04-23 Sony Corp 半導体装置の製造方法
JP3658269B2 (ja) 2000-03-29 2005-06-08 株式会社ルネサステクノロジ 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
US6528363B2 (en) * 2001-03-19 2003-03-04 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
JP3990881B2 (ja) 2001-07-23 2007-10-17 株式会社日立製作所 半導体製造装置及びそのクリーニング方法
US7250371B2 (en) 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
JP2008532324A (ja) 2005-03-03 2008-08-14 アプライド マテリアルズ インコーポレイテッド 制御された処理結果分布を有するエッチング方法
JP5130652B2 (ja) 2006-05-15 2013-01-30 富士通株式会社 金属膜のエッチング方法及び半導体装置の製造方法
US9293319B2 (en) * 2011-03-09 2016-03-22 Micron Technology, Inc. Removal of metal
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
JP6541618B2 (ja) 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
US10361282B2 (en) * 2017-05-08 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a low-K spacer
JP7277871B2 (ja) * 2017-10-04 2023-05-19 東京エレクトロン株式会社 相互接続のためのルテニウム金属機能フィリング

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201637093A (zh) * 2015-04-02 2016-10-16 應用材料股份有限公司 用於圖案化的遮罩蝕刻

Also Published As

Publication number Publication date
TW202004896A (zh) 2020-01-16
JP7077108B2 (ja) 2022-05-30
KR102481741B1 (ko) 2022-12-26
US20190311915A1 (en) 2019-10-10
KR20190116933A (ko) 2019-10-15
US11049730B2 (en) 2021-06-29
JP2019186322A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
TWI781309B (zh) 被加工物之處理方法
TWI760555B (zh) 蝕刻方法
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
KR102565058B1 (ko) 에칭 방법
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
KR102309936B1 (ko) 피처리체를 처리하는 방법
KR102364434B1 (ko) 에칭 방법
US9911607B2 (en) Method of processing target object
TW201705310A (zh) 被處理體之處理方法
US11462412B2 (en) Etching method
KR20210061937A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
JP7336873B2 (ja) 基板処理方法
US11955337B2 (en) Substrate processing method and substrate processing system
KR20200066156A (ko) 기판 처리 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent