JP6514138B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6514138B2 JP6514138B2 JP2016047262A JP2016047262A JP6514138B2 JP 6514138 B2 JP6514138 B2 JP 6514138B2 JP 2016047262 A JP2016047262 A JP 2016047262A JP 2016047262 A JP2016047262 A JP 2016047262A JP 6514138 B2 JP6514138 B2 JP 6514138B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- gas
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000007789 gas Substances 0.000 claims description 106
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 7
- 239000000460 chlorine Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 3
- WSWMGHRLUYADNA-UHFFFAOYSA-N 7-nitro-1,2,3,4-tetrahydroquinoline Chemical compound C1CCNC2=CC([N+](=O)[O-])=CC=C21 WSWMGHRLUYADNA-UHFFFAOYSA-N 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910015275 MoF 6 Inorganic materials 0.000 claims description 2
- 229910019595 ReF 6 Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 2
- JQAZQSHUPWSSPF-UHFFFAOYSA-H iridium hexafluoride Chemical compound F[Ir](F)(F)(F)(F)F JQAZQSHUPWSSPF-UHFFFAOYSA-H 0.000 claims description 2
- YUCDNKHFHNORTO-UHFFFAOYSA-H rhenium hexafluoride Chemical compound F[Re](F)(F)(F)(F)F YUCDNKHFHNORTO-UHFFFAOYSA-H 0.000 claims description 2
- JBXWMZTZQQGLAG-UHFFFAOYSA-H tetrafluoroplatinum(2+) difluoride Chemical compound F[Pt](F)(F)(F)(F)F JBXWMZTZQQGLAG-UHFFFAOYSA-H 0.000 claims description 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 138
- 238000001020 plasma etching Methods 0.000 description 25
- 238000005530 etching Methods 0.000 description 16
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- -1 Code I 2 is high Chemical class 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical group C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
- Plasma & Fusion (AREA)
Description
本発明の実施形態は、半導体装置の製造方法に関する。
３次元メモリを作製する際には、複数の犠牲層と複数の絶縁層とを交互に含む被加工層を形成し、被加工層にメモリホールを形成する。さらには、メモリホール内にメモリ素子を形成し、その後、犠牲層を複数の電極層に置き換える。しかしながら、メモリホールのアスペクト比が増加すると、被加工層を加工するためのマスク層のホールパターンのアスペクト比も一般に増加する。この場合、ホールパターンを形成する際に、ホールパターンの側面がエッチングにより大きくリセスされることが問題となる。側面のリセスが大きくなると、隣接するホールパターン同士がつながってしまう可能性がある。同様の問題は、種々の膜に開口部を設ける際にも起こり得る。
膜に開口部を設ける際に、開口部の側面のリセスを抑制することが可能な半導体装置の製造方法を提供する。
一の実施形態によれば、半導体装置の製造方法は、基板上に第１膜を形成することを含む。さらに、前記方法は、前記第１膜上に第２膜を形成することを含む。さらに、前記方法は、前記第２膜を加工する第１ガスと、金属元素を含む第２ガスとを同時に使用して、前記第２膜に第１開口部を形成し、かつ、前記金属元素を含む第３膜を前記第１開口部の側面に形成することを含む。さらに、前記方法は、前記第２膜をマスクとして使用して、前記第１開口部の下の前記第１膜に第２開口部を形成することを含む。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１および図２は、第１実施形態の半導体装置の製造方法を示す断面図である。
図１および図２は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、基板１上に、被加工層２、第１マスク層３、第２マスク層４、およびレジスト層５を順々に形成する（図１(ａ)）。被加工層２は、第１膜の例である。第１マスク層３は、第２膜の例である。
基板１の例は、シリコン基板などの半導体基板である。図１(ａ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
被加工層２の例は、種々の導電層、半導体層、絶縁層などである。被加工層２は、基板１上に直接形成されてもよいし、基板１上に他の層を介して形成されてもよい。本実施形態の被加工層２は、後述するように、複数の犠牲層（例えばシリコン窒化膜）と複数の絶縁層（例えばシリコン酸化膜）とを交互に含んでいる。
第１マスク層３の例は、カーボン膜などの有機膜である。本実施形態の第１マスク層３は、プラズマＣＶＤ（Chemical Vapor Deposition）により形成される。
第２マスク層４の例は、シリコン酸化膜などの無機膜である。本実施形態の第２マスク層４は、プラズマＣＶＤにより形成される。
レジスト層５は例えば、ＡｒＦ（フッ化アルゴン）光源用のレジスト材料で形成されている。本実施形態のレジスト層５は、スピン塗布により形成される。
次に、レジスト層５をリソグラフィによりパターニングする（図１(ｂ)）。その結果、レジスト層５に開口部（ホールパターン）５ａが形成される。
次に、レジスト層５をマスクとして使用して、第２マスク層４をＲＩＥ（Reactive Ion Etching）により加工する（図２(ａ)）。その結果、レジスト層５の開口部５ａが第２マスク層４に転写され、第２マスク層４に開口部（ホールパターン）４ａが形成される。このＲＩＥは例えば、フロロカーボンガスのプラズマを使用して行われる。
次に、第２マスク層４をマスクとして使用して、第１マスク層３をＲＩＥにより加工する（図２(ｂ)）。その結果、第２マスク層４の開口部４ａが第１マスク層３に転写され、第１マスク層３に開口部（ホールパターン）３ａが形成される。符号Ｓ１は、開口部３ａの底面を表す。符号Ｓ２は、開口部３ａの側面を表す。本実施形態の開口部３ａは、第１マスク層３を貫通するように形成される。また、符号Ｗは、開口部３ａの幅を表す。符号Ｔは、開口部３ａの深さ（第１マスク層３の厚さ）を表す。本実施形態の開口部３ａのアスペクト比Ｔ／Ｗは、２０以上（例えば２０〜３０）である。開口部３ａは、第１開口部の例である。
図２(ｂ)のＲＩＥは、第１マスク層３を加工する第１ガスと、金属元素を含む第２ガスとを同時に使用して行われる。具体的には、このＲＩＥは、第１ガスと第２ガスとを含む混合ガスのプラズマを使用してＲＩＥ装置内で行われる。第１ガスの例は、酸素（Ｏ２）ガスである。第２ガスの例は、六フッ化タングステン（ＷＦ６）ガスである。
図２(ｂ)では、Ｏ２ガスにより第１マスク層３がエッチングされて、開口部３ａが形成される。また、ＷＦ６ガスにより開口部３ａ、４ａの側面に金属膜６が形成される。本実施形態の金属膜６は、タングステン（Ｗ）膜であり、ＷＦ６ガスに由来するタングステン元素を含んでいる。
図２(ｂ)では、第１ガスによる第１マスク層３の加工と、第２ガスによる金属膜６の形成が、同時に進行する。よって、本実施形態によれば、開口部３ａを形成する際に、開口部３ａの側面Ｓ２がエッチングによりリセスされることを、金属膜６により抑制することができる。
なお、第１ガスは、Ｏ２ガス以外のガスでもよい。第１ガスの例は、水素（Ｈ２）ガス、窒素（Ｎ２）ガス、硫化カルボニル（ＣＯＳ）ガス、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガス、メタン（ＣＨ４）ガスや、これらの混合ガスなどである。例えば、Ｈ２ガスやＮ２ガスは、Ｏ２ガスと同様に、第１マスク層３をエッチングするために使用可能である。また、ＣＨ４ガスやＣＯＳガスは、第１マスク層３のエッチング中に側面Ｓ２に炭素を付着させるために使用可能である。これにより、側面Ｓ２のリセス速度を低減させ、金属膜６と共に側面Ｓ２のリセスを抑制することができる。
また、第２ガスは、ＷＦ６ガス以外のガスでもよい。第２ガスの例は、六フッ化モリブデン（ＭｏＦ６）ガス、六フッ化レニウム（ＲｅＦ６）ガス、六フッ化プラチナ（ＰｔＦ６）ガス、六フッ化イリジウム（ＩｒＦ６）ガス、四塩化チタン（ＴｉＣｌ４）ガス、四酸化ルテニウム（ＲｕＯ４）ガス、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）ガスや、これらの混合ガスなどである。この場合、金属膜６は、モリブデン（Ｍｏ）膜、レニウム（Ｒｅ）膜、プラチナ（Ｐｔ）膜、イリジウム（Ｉｒ）膜、チタン（Ｔｉ）膜、ルテニウム（Ｒｕ）膜、アルミニウム（Ａｌ）膜などになる。
第２ガスの流量は、大きすぎないことが望ましい。理由は、第２ガスの流量が大きすぎると、開口部３ａの底面Ｓ１に金属膜６が付着しやすくなるからである。開口部３ａの完成前に底面Ｓ１に厚い金属膜６が付着すると、第１マスク層３のエッチングがこの金属膜６により阻害され、エッチングが停止してしまう。よって、本実施形態では、第２ガスの流量を１０ｓｃｃｍ以下（例えば５ｓｃｃｍ）に設定する。
また、この金属膜６の問題は、第１および第２ガスの合計流量に対する第２ガスの流量の比率が大きいと起こりやすい。よって、本実施形態では、この比率を５％以下（例えば２．５％）に設定する。
図３は、第１実施形態の比較例の半導体装置の製造方法を示す断面図である。
図３は、図２(ｂ)のＲＩＥを第１ガスのみを使用して行った場合を示している。この場合には、開口部３ａを形成する際に、開口部３ａの側面Ｓ２がエッチングにより大きくリセスされる。符号Ｗは、開口部３ａの上端における幅を示す。符号Ｗ’は、開口部３ａの最も広い部分Ｐにおける幅を示す。本比較例では、幅Ｗと幅Ｗ’との差が大きくなってしまう。一方、本実施形態によれば、幅Ｗと幅Ｗ’との差を小さくすることができる。
図４は、第１実施形態の金属膜６について説明するための断面図である。
図４は、図２(ｂ)のＲＩＥを示している。符号Ｉ１は、ＲＩＥの際に金属膜６にほぼ垂直に入射するエッチングイオンを示す。符号Ｉ２は、ＲＩＥの際に金属膜６にほぼ平行に入射するエッチングイオンを示す。
本実施形態の金属膜６は、ＲＩＥに対する耐性が大きいことが望ましい。理由は、ＲＩＥに対する耐性が小さいと、図２(ｂ)のＲＩＥ中に金属膜６が破れる可能性が高く、側面Ｓ２を十分に保護できないからである。図２(ｂ)のＲＩＥの際には、金属膜６に符号Ｉ２のようなイオンが多く入射する。よって、この際の金属膜６の耐性は、符号Ｉ２のようなイオンによるエッチングレートに依存する。そのため、本実施形態の金属膜６は、金属膜６にほぼ平行に入射するエッチングイオンによるエッチングレートが低いことが望ましい。上述の第２ガスの例は、このエッチングレートが低くなる金属膜６を形成可能なガスを示している。
なお、金属膜６の代わりにシリコン酸化膜やシリコン窒化膜を、開口部３ａの側面Ｓ２に形成することが考えられる。しかしながら、シリコン酸化膜やシリコン窒化膜は、符号Ｉ２のようなイオンによるエッチングレートが高く、ＲＩＥ中に破れやすい。よって、本実施形態では、開口部３ａの側面Ｓ２に金属膜６が形成される。
図５および図６は、第１実施形態の半導体装置の製造方法の詳細を示す断面図である。
図５(ａ)は、図２(ｂ)のＲＩＥ後の工程を示している。図５(ａ)に示すように、被加工層２は、層間絶縁膜１１と、層間絶縁膜１１上に交互に形成された複数の犠牲層１２と複数の絶縁層１３とを含んでいる。層間絶縁膜１１は、例えばシリコン酸化膜である。犠牲層１２は、例えばシリコン窒化膜である。絶縁層１３は、例えばシリコン酸化膜である。被加工層２はさらに、犠牲層１２および絶縁層１３上に形成された層間絶縁膜を含んでいてもよい。犠牲膜１２は、第１層の例である。絶縁層１３は、第２層の例である。
図５(ａ)では、第１マスク層３をマスクとして使用して、被加工層２をＲＩＥにより加工する。その結果、第１マスク層３の開口部３ａが被加工層２に転写され、被加工層２に開口部（メモリホール）２ａが形成される。本実施形態の開口部２ａは、犠牲層１２と絶縁層１３とを貫通して層間絶縁膜１１に到達するように形成される。開口部２ａは、第２開口部の例である。
なお、本実施形態では、図５(ａ)の工程の前に金属膜６を除去しているが、金属膜６を除去せずに図５(ａ)の工程を行ってもよい。
次に、開口部２ａの側面および底面に、第１絶縁膜１４、電荷蓄積層１５、第２絶縁膜１６、および第１半導体層１７を順々に形成する（図５(ｂ)）。第１絶縁膜１４は、例えばシリコン酸窒化膜である。電荷蓄積層１５は、例えばシリコン窒化膜または多結晶シリコン層である。第２絶縁膜１６は、例えばシリコン酸化膜である。第１半導体層１７は、例えばアモルファスシリコン層である。
次に、リソグラフィおよびエッチングにより、開口部２ａの底面から第１絶縁膜１４、電荷蓄積層１５、第２絶縁膜１６、および第１半導体層１７を除去する（図６(ａ)）。その結果、開口部２ａの底面が再び露出する。さらには、層間絶縁膜１１もエッチングされることで、層間絶縁膜１１に開口部２ｂが形成される。
次に、開口部２ａ、２ｂ内に、第２半導体層１８および第３絶縁膜１９を順々に形成する（図６(ｂ)）。その結果、第２半導体層１８が、第１絶縁膜１４、電荷蓄積層１５、第２絶縁膜１６、および第１半導体層１７を介して、開口部２ａ、２ｂの側面および底面に形成される。第２半導体層１８は、例えばアモルファスシリコン層である。第３絶縁膜１９は、例えばシリコン酸化膜である。第１および第２半導体層１７、１８は、半導体層の例である。
次に、ＣＭＰ（Chemical Mechanical Polishing）により、開口部２ａ、２ｂ外の第１絶縁膜１４、電荷蓄積層１５、第２絶縁膜１６、第１半導体層１７、第２半導体層１８、および第３絶縁膜１９を除去する（図６(ｂ)）。次に、第１および第２半導体層１７、１８をアニールにより結晶化して、チャネル半導体層２１を形成する（図６(ｂ)）。チャネル半導体層２１は、例えば単結晶シリコン層である。
次に、犠牲層１２を複数の電極層２２に置き換える（図６(ｂ)）。この置き換えは、犠牲層１２および絶縁層１３を貫通する不図示の開口部を形成し、この開口部を利用して犠牲層１２をウェットエッチングにより除去し、犠牲層１２が除去された空洞に電極層２２を埋め込むことで実行可能である。各電極層２２は例えば、窒化チタン（ＴｉＮ）層などのバリアメタル層と、タングステン（Ｗ）層などの電極材層とを含んでいる。
このようにして、開口部２ａ内に３次元メモリのメモリ素子が形成される。その後、基板１上に種々の層間絶縁膜、配線層、プラグ層などが形成される。その結果、本実施形態の半導体装置が製造される。
以上のように、本実施形態では、第１マスク層３を加工する第１ガスと、金属元素を含む第２ガスとを使用して、第１マスク層３に開口部３ａを形成し、かつ、この金属元素を含む金属膜６を開口部３ａの側面Ｓ２に形成する。よって、本実施形態によれば、第１マスク層３に開口部３ａを形成する際に、開口部３ａの側面Ｓ２のリセスを抑制することが可能となる。
（第２実施形態）
図７〜図１０は、第２実施形態の半導体装置の製造方法を示す断面図である。
図７〜図１０は、第２実施形態の半導体装置の製造方法を示す断面図である。
まず、図１(ａ)〜図２(ａ)の工程を実行する。
次に、第２マスク層４をマスクとして使用して、第１マスク層３をＲＩＥにより加工する第１処理を行う（図７(ａ)）。その結果、第１マスク層３に深さＤ１の開口部３ａが形成される。深さＤ１は例えば、第１マスク層３の厚さＴの１／２〜１／４である。図７(ａ)での深さＤ１は、厚さＴの１／３である。本実施形態の深さＤ１は、開口部３ａの側面Ｓ２のリセス量が許容範囲内に収まるように設定される。
第１処理のＲＩＥは、第１マスク層３を加工する第１ガスを使用して行われる。第１ガスの例は、第１実施形態と同様である。本実施形態の第１ガスは、酸素（Ｏ２）ガスと硫化カルボニル（ＣＯＳ）ガスとを含む混合ガスである。本実施形態の第１処理は、この混合ガスのプラズマを使用して行われる。
次に、基板１の全面に金属膜６ａを等方的に形成する第２処理を行う（図７(ｂ)）。その結果、開口部３ａの側面Ｓ２および底面Ｓ１に金属膜６ａが形成される。
第２処理は、金属元素を含む第２ガスを使用してＲＩＥ装置内で行われる。第２ガスの例は、第２実施形態と同様である。本実施形態の第２ガスは、六フッ化タングステン（ＷＦ６）ガスである。その結果、金属膜６ａはタングステン膜となる。本実施形態の第２処理は、ＷＦ６ガスのプラズマを使用して行われる。
次に、金属膜６ａをＲＩＥにより異方的に加工する第３処理を行う（図８(ａ)）。その結果、開口部３ａの底面Ｓ１から金属膜６ａが除去される。
第３処理のＲＩＥは、金属膜６ａを加工する第３ガスを使用して行われる。本実施形態の第３ガスは、三フッ化窒素（ＮＦ３）ガスである。本実施形態の第３処理は、ＮＦ３ガスのプラズマを使用して行われる。
なお、第３ガスは、フッ素または塩素を含有するその他のガスでもよい。第３ガスの例は、六フッ化硫黄（ＳＦ６）ガス、塩素（Ｃｌ２）ガス、三塩化ホウ素（ＢＣｌ３）ガスや、これらの混合ガスなどである。
このようにして、第１〜第３処理が１サイクル行われる。本実施形態では、第１〜第３処理を複数サイクル繰り返し行うことで、第１マスク層３を貫通するように開口部３ａを加工することができる。この際、本実施形態では、複数サイクルの第１〜第３処理を同じＲＩＥチャンバ内で行う。本実施形態によれば、基板１をＲＩＥチャンバから搬出せずに第１〜第３処理を繰り返し行うことで、第１〜第３処理を短時間で行うことができる。以下、２サイクル目以降の第１〜第３処理について説明する。
次に、２サイクル目の第１処理を行う（図８(ｂ)）。その結果、開口部３ａが深さＤ２を有するように加工される。深さＤ１と深さＤ２との差Ｄ２−Ｄ１は例えば、第１マスク層３の厚さＴの１／２〜１／４である。図８(ｂ)での差Ｄ２−Ｄ１は、厚さＴの１／３である。本実施形態の深さＤ２は、開口部３ａの側面Ｓ２のリセス量が許容範囲内に収まるように設定される。
次に、２サイクル目の第２処理を行う（図９(ａ)）。その結果、開口部３ａの側面Ｓ２および底面Ｓ１に金属膜６ｂが形成される。本実施形態の金属膜６ｂは、金属膜６ａと同様に、タングステン膜である。
次に、２サイクル目の第３処理を行う（図９(ｂ)）。その結果、開口部３ａの底面Ｓ１から金属膜６ｂが除去される。
次に、３サイクル目の第１処理を行う（図１０）。その結果、開口部３ａが深さＤ３を有するように加工される。深さＤ２と深さＤ３との差Ｄ３−Ｄ２は例えば、第１マスク層３の厚さＴの１／２〜１／４である。図１０での差Ｄ３−Ｄ２は、厚さＴの１／３である。本実施形態の深さＤ３は、開口部３ａの側面Ｓ２のリセス量が許容範囲内に収まるように設定される。
このようにして、第１マスク層３を貫通する開口部３ａが形成される。この開口部３ａのアスペクト比の例は、２０以上（例えば２０〜３０）である。本実施形態では、第１〜第３処理を２サイクル繰り返し行っているが、第１〜第３処理を３サイクル以上繰り返し行ってもよい。
その後、本実施形態では、開口部３ａの下の被加工層２に開口部２ａを形成し、開口部２ａ内に３次元メモリのメモリ素子を形成する（図４(ａ)〜図５(ｂ)）。さらに、基板１上に種々の層間絶縁膜、配線層、プラグ層などを形成する。その結果、本実施形態の半導体装置が製造される。
第１実施形態にて説明したように、開口部３ａの底面Ｓ１に厚い金属膜が付着すると、第１マスク層３のエッチングがこの金属膜により阻害される。そこで、本実施形態では、第３処理により金属膜を開口部３ａの底面Ｓ１から除去する。これにより、開口部３ａが第１マスク層３を貫通するまで開口部３ａを加工し続けることができる。
なお、本実施形態では、第２ガスの流量を１０ｓｃｃｍ以下に設定しても１０ｓｃｃｍ以上に設定してもよい。第２ガスの流量を１０ｓｃｃｍ以上に設定する場合、第２処理を短時間で行うことができる。
図１１は、第２実施形態の比較例の半導体装置の製造方法を示す断面図である。
図１１は、第１処理のみを行って開口部３ａを形成した場合を示している。この場合には、開口部３ａを形成する際に、開口部３ａの側面Ｓ２がエッチングにより大きくリセスされる。符号Ｗは、開口部３ａの上端における幅を示す。符号Ｗ’は、開口部３ａの最も広い部分Ｐにおける幅を示す。符号Ｄは、最も広い部分Ｐの深さを示す。本比較例では、幅Ｗと幅Ｗ’との差が大きくなってしまう。一方、本実施形態によれば、幅Ｗと幅Ｗ’との差を小さくすることができる。
一般に、最も広い部分Ｐは、第１マスク層３ａの厚さＴの１／４程度の深さに形成されやすい。すなわち、深さＤは、厚さＴの１／４程度になりやすい。そのため、本実施形態では、各サイクルでの開口部３ａの深さの増加量を、厚さＴの１／２〜１／４に設定している。具体的には、Ｄ１、Ｄ２−Ｄ１、Ｄ３−Ｄ２の値を、厚さＴの１／２〜１／４に設定している。これにより、側面Ｓ２のリセスを効果的に抑制することが可能となる。
図１２は、第２実施形態の変形例の半導体装置の製造方法を示す断面図である。
図１２(ａ)は、図８(ｂ)の工程を示している。すなわち、図１２(ａ)は、２サイクル目の第１処理を示している。本変形例では、１サイクル目の第１〜第３処理を行った後に、２サイクル目の第１処理のみを行う。これにより、第１マスク層３を貫通する開口部３ａが形成される（図１２(ｂ)）。
上述のように、開口部３ａの最も広い部分Ｐは、第１マスク層３ａの厚さＴの１／４程度の深さに形成されやすい。本変形例によれば、金属膜６ａによりこの部分Ｐを保護しつつ、２サイクル目以降の第２および第３処理の省略により開口部３ａを短時間で形成することができる。よって、本変形例では、深さＤ１は厚さＴの１／２〜１／４に設定することが望ましい。
以上のように、本実施形態では、第１マスク層３を加工する第１処理と、金属膜６ａを等方的に形成する第２処理と、金属膜６ａを異方的に加工する第３処理により、第１マスク層３を貫通する開口部３ａを形成する。よって、本実施形態によれば、開口部３ａを形成する際に、開口部３ａの側面Ｓ２のリセスを抑制することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法は、その他の様々な形態で実施することができる。また、本明細書で説明した方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、２：被加工層、２ａ、２ｂ：開口部、
３：第１マスク層、３ａ：開口部、４：第２マスク層、４ａ：開口部、
５：レジスト層、５ａ：開口部、６、６ａ、６ｂ：金属膜、
１１：層間絶縁膜、１２：犠牲層、１３：絶縁層、
１４：第１絶縁膜、１５：電荷蓄積層、１６：第２絶縁膜、
１７：第１半導体層、１８：第２半導体層、１９：第３絶縁膜、
２１：チャネル半導体層、２２：電極層
３：第１マスク層、３ａ：開口部、４：第２マスク層、４ａ：開口部、
５：レジスト層、５ａ：開口部、６、６ａ、６ｂ：金属膜、
１１：層間絶縁膜、１２：犠牲層、１３：絶縁層、
１４：第１絶縁膜、１５：電荷蓄積層、１６：第２絶縁膜、
１７：第１半導体層、１８：第２半導体層、１９：第３絶縁膜、
２１：チャネル半導体層、２２：電極層
Claims (8)
- 基板上に第１膜を形成し、
前記第１膜上に、カーボン膜である第２膜を形成し、
前記第２膜を加工する第１ガスと、金属元素を含む第２ガスとを同時に使用して、前記第２膜に第１開口部を形成し、かつ、前記金属元素を含む第３膜を前記第１開口部の側面に形成し、
前記第２膜をマスクとして使用して、前記第１開口部の下の前記第１膜に第２開口部を形成する、
ことを含み、
前記第１ガスは、酸素（Ｏ ２ ）ガス、水素（Ｈ ２ ）ガス、および窒素（Ｎ ２ ）ガスの少なくともいずれかを含み、
前記第２ガスは、六フッ化タングステン（ＷＦ ６ ）ガス、六フッ化モリブデン（ＭｏＦ ６ ）ガス、六フッ化レニウム（ＲｅＦ ６ ）ガス、六フッ化プラチナ（ＰｔＦ ６ ）ガス、六フッ化イリジウム（ＩｒＦ ６ ）ガス、四塩化チタン（ＴｉＣｌ ４ ）ガス、四酸化ルテニウム（ＲｕＯ ４ ）ガス、およびトリメチルアルミニウム（（ＣＨ ３ ） ３ Ａｌ）ガスの少なくともいずれかを含み、
前記第１ガスと前記第２ガスの合計流量に対する前記第２ガスの流量の比率は、５％以下である、
半導体装置の製造方法。 - 前記第１膜は、交互に形成された複数の第１層と複数の第２層とを含み、
前記第２開口部は、前記複数の第１層および前記複数の第２層に形成される、
請求項１に記載の半導体装置の製造方法。 - さらに、前記第２開口部内に第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を形成することを含み、
前記第１層は、前記半導体層の形成後に複数の電極層に置き換えられ、
前記第２層は、絶縁層である、
請求項２に記載の半導体装置の製造方法。 - 基板上に第１膜を形成し、
前記第１膜上に第２膜を形成し、
前記第２膜を加工する第１ガスを使用して、前記第２膜に第１開口部を形成するまたは前記第１開口部を加工する第１処理を行い、
金属元素を含む第２ガスを使用して、前記金属元素を含む第３膜を前記第１開口部の側面および底面に形成する第２処理を行い、
前記第３膜を加工する第３ガスを使用して、前記第１開口部の底面から前記第３膜を除去する第３処理を行い、
前記第２膜をマスクとして使用して、前記第１開口部の下の前記第１膜に第２開口部を形成する、
ことを含み、
前記第１、第２、および第３処理を繰り返し行うことで、前記第２膜を貫通するように前記第１開口部を加工する、半導体装置の製造方法。 - 各々の前記第１処理では、前記第１開口部の深さが前記第２膜の厚さの１／４〜１／２になるように前記第１開口部を形成する、または、前記第１開口部の深さが前記第２膜の厚さの１／４〜１／２だけ増加するように前記第１開口部を加工する、請求項４に記載の半導体装置の製造方法。
- 基板上に第１膜を形成し、
前記第１膜上に第２膜を形成し、
前記第２膜を加工する第１ガスを使用して、前記第２膜に第１開口部を形成するまたは前記第１開口部を加工する第１処理を行い、
金属元素を含む第２ガスを使用して、前記金属元素を含む第３膜を前記第１開口部の側面および底面に形成する第２処理を行い、
前記第３膜を加工する第３ガスを使用して、前記第１開口部の底面から前記第３膜を除去する第３処理を行い、
前記第２膜をマスクとして使用して、前記第１開口部の下の前記第１膜に第２開口部を形成する、
ことを含み、
前記第１、第２、および第３処理を行い、その後、前記第１、第２、および第３処理のうちの前記第１処理のみを行うことで、前記第２膜を貫通するように前記第１開口部を加工する、半導体装置の製造方法。 - 最初の前記第１処理では、前記第１開口部の深さが前記第２膜の厚さの１／４〜１／２になるように前記第１開口部を形成する、請求項６に記載の半導体装置の製造方法。
- 前記第３ガスは、フッ素または塩素を含有するガスを含む、請求項４から７のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016047262A JP6514138B2 (ja) | 2016-03-10 | 2016-03-10 | 半導体装置の製造方法 |
| US15/253,816 US10490415B2 (en) | 2016-03-10 | 2016-08-31 | Method of manufacturing 3-dimensional memories including high aspect ratio memory hole patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016047262A JP6514138B2 (ja) | 2016-03-10 | 2016-03-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017163032A JP2017163032A (ja) | 2017-09-14 |
| JP6514138B2 true JP6514138B2 (ja) | 2019-05-15 |
Family
ID=59788128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016047262A Active JP6514138B2 (ja) | 2016-03-10 | 2016-03-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10490415B2 (ja) |
| JP (1) | JP6514138B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6883495B2 (ja) * | 2017-09-04 | 2021-06-09 | 東京エレクトロン株式会社 | エッチング方法 |
| US10886293B2 (en) * | 2017-09-07 | 2021-01-05 | Toshiba Memory Corporation | Semiconductor device and method of fabricating the same |
| US10734402B2 (en) * | 2017-09-07 | 2020-08-04 | Toshiba Memory Corporation | Semiconductor device and method of fabricating the same |
| DE102017216937A1 (de) * | 2017-09-25 | 2019-03-28 | Robert Bosch Gmbh | Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer |
| KR20200123481A (ko) * | 2018-03-16 | 2020-10-29 | 램 리써치 코포레이션 | 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들 |
| JP2021167849A (ja) * | 2018-07-19 | 2021-10-21 | コニカミノルタ株式会社 | 金属マスクの製造方法と金属マスク、及び高アスペクト回折格子の製造方法と高アスペクト回折格子 |
| JP7173799B2 (ja) * | 2018-09-11 | 2022-11-16 | キオクシア株式会社 | 半導体装置の製造方法およびエッチングガス |
| KR20210072826A (ko) * | 2018-11-05 | 2021-06-17 | 램 리써치 코포레이션 | 에칭 챔버의 방향성 증착 |
| WO2020096808A1 (en) * | 2018-11-05 | 2020-05-14 | Lam Research Corporation | Method for etching an etch layer |
| JP2021145031A (ja) * | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 半導体装置の製造方法 |
| JP2022046329A (ja) * | 2020-09-10 | 2022-03-23 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372087A (ja) * | 1989-08-10 | 1991-03-27 | Toshiba Corp | ドライエッチング方法 |
| JPH0494536A (ja) * | 1990-08-10 | 1992-03-26 | Fujitsu Ltd | レジストパターンの形成方法 |
| JPH0950984A (ja) * | 1995-08-07 | 1997-02-18 | Hitachi Ltd | 表面処理方法 |
| JP4749174B2 (ja) * | 2006-02-13 | 2011-08-17 | パナソニック株式会社 | ドライエッチング方法、微細構造形成方法、モールド及びその製造方法 |
| KR100898590B1 (ko) * | 2007-08-13 | 2009-05-20 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| JP5067068B2 (ja) * | 2007-08-17 | 2012-11-07 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び記憶媒体 |
| JP4629086B2 (ja) | 2007-12-05 | 2011-02-09 | 株式会社東芝 | 画像欠陥検査方法および画像欠陥検査装置 |
| US20090286402A1 (en) * | 2008-05-13 | 2009-11-19 | Applied Materials, Inc | Method for critical dimension shrink using conformal pecvd films |
| JP5604063B2 (ja) | 2008-12-26 | 2014-10-08 | 東京エレクトロン株式会社 | 基板処理方法及び記憶媒体 |
| JP5356516B2 (ja) * | 2009-05-20 | 2013-12-04 | 株式会社東芝 | 凹凸パターン形成方法 |
| KR20120097382A (ko) * | 2009-11-09 | 2012-09-03 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | 반도체의 이방성 식각 방법 |
| JP2012145334A (ja) | 2011-01-06 | 2012-08-02 | Nikon Corp | 表面検査方法および表面検査装置 |
| JP2012151187A (ja) * | 2011-01-17 | 2012-08-09 | Toshiba Corp | 半導体記憶装置の製造方法 |
| JP5868813B2 (ja) | 2012-08-31 | 2016-02-24 | 株式会社東芝 | 位置ずれ計測方法 |
| US9230980B2 (en) * | 2013-09-15 | 2016-01-05 | Sandisk Technologies Inc. | Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device |
| JP6373150B2 (ja) * | 2014-06-16 | 2018-08-15 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
| JP2018048180A (ja) | 2017-10-26 | 2018-03-29 | クミアイ化学工業株式会社 | 除草剤の製造方法 |
-
2016
- 2016-03-10 JP JP2016047262A patent/JP6514138B2/ja active Active
- 2016-08-31 US US15/253,816 patent/US10490415B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017163032A (ja) | 2017-09-14 |
| US20170263611A1 (en) | 2017-09-14 |
| US10490415B2 (en) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6514138B2 (ja) | 半導体装置の製造方法 | |
| US10096487B2 (en) | Atomic layer etching of tungsten and other metals | |
| US11417565B2 (en) | Methods of forming high aspect ratio openings and methods of forming high aspect ratio features | |
| TWI694489B (zh) | 半導體裝置的形成方法 | |
| US10475644B2 (en) | Dielectric-metal stack for 3D flash memory application | |
| JP2015177006A (ja) | 半導体装置及びその製造方法 | |
| KR20220025045A (ko) | 교번하는 에칭 및 패시베이션 프로세스 | |
| US10964587B2 (en) | Atomic layer deposition for low-K trench protection during etch | |
| JP2018182310A5 (ja) | ||
| JP2019110275A (ja) | 半導体装置の製造方法 | |
| JP2021090039A5 (ja) | ||
| TWI220552B (en) | A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ... | |
| JP6495854B2 (ja) | 半導体装置の製造方法 | |
| US9653303B2 (en) | Method of manufacturing semiconductor device | |
| JP2020150225A (ja) | 半導体装置の製造方法 | |
| JP6364368B2 (ja) | 半導体装置の製造方法 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US11984325B2 (en) | Selective removal of transition metal nitride materials | |
| US20230360925A1 (en) | Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers | |
| KR100844937B1 (ko) | 반도체 소자 제조 방법 | |
| KR20080041943A (ko) | 금속막 패터닝 방법 | |
| KR20240044993A (ko) | 반도체 소자의 전극의 제조 방법 및 구조 | |
| TW202141618A (zh) | 合金膜蝕刻 | |
| US20180294168A1 (en) | Method for anisotropic dry etching of titanium-containing films | |
| JP2021019049A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180131 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6514138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |