KR102496968B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102496968B1
KR102496968B1 KR1020187032891A KR20187032891A KR102496968B1 KR 102496968 B1 KR102496968 B1 KR 102496968B1 KR 1020187032891 A KR1020187032891 A KR 1020187032891A KR 20187032891 A KR20187032891 A KR 20187032891A KR 102496968 B1 KR102496968 B1 KR 102496968B1
Authority
KR
South Korea
Prior art keywords
gas
etching
region
containing gas
plasma
Prior art date
Application number
KR1020187032891A
Other languages
English (en)
Other versions
KR20190008227A (ko
Inventor
아키히로 츠지
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190008227A publication Critical patent/KR20190008227A/ko
Application granted granted Critical
Publication of KR102496968B1 publication Critical patent/KR102496968B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

처리 용기 내에서 생성된 처리 가스의 플라즈마에 의해 복수의 실리콘 함유 영역(R1, R2, R3) 중 어느 하나 이상의 표면에 에칭 보조층(ML)을 형성하는 제1 공정과, 에칭 보조층(ML)에 에너지를 부여하는 제2 공정을 포함하고, 에너지는, 에칭 보조층(ML)이 제거되는 에너지 이상이며, 에칭 보조층(ML)의 바로 아래에 위치하는 영역이 스퍼터링되는 에너지보다는 작고, 제1 공정 및 제2 공정을 포함하는 시퀀스가 반복하여 실행된다.

Description

에칭 방법
본 발명의 실시형태는 에칭 방법에 관한 것이며, 특히 복수의 피처리체에 대한 플라즈마 처리에 의해서 복수의 피처리체 중 어느 하나 이상을 선택적으로 에칭하는 방법에 관한 것이다.
전자 디바이스의 제조에 있어서는, 산화실리콘(SiO2)으로 구성된 영역에 대하여 홀 또는 트렌치와 같은 개구를 형성하는 처리가 행해지는 경우가 있다. 이러한 처리에서는, 특허문헌 1에 기재되어 있는 것과 같이, 일반적으로는 플루오로카본 가스의 플라즈마에 피처리체가 노출되어, 그 영역이 에칭된다.
또한, 산화실리콘으로 구성된 제1 영역을 질화실리콘으로 구성된 제2 영역에 대하여 선택적으로 에칭하는 기술이 알려져 있다. 이러한 기술의 일례로서는 SAC(Self-Aligned Contact) 기술이 알려져 있다. SAC 기술에 관해서는 특허문헌 2에 기재되어 있다.
SAC 기술의 처리 대상인 피처리체는 산화실리콘제의 제1 영역, 질화실리콘제의 제2 영역 및 마스크를 갖고 있다. 제2 영역은 오목부를 구획하도록 마련되어 있고, 제1 영역은 상기 오목부를 메우며 또한 제2 영역을 덮도록 마련되어 있고, 마스크는 제1 영역 상에 마련되어 있으며, 오목부 위에 개구를 제공한다.
종래의 SAC 기술에서는, 특허문헌 2에 기재되어 있는 것과 같이, 제1 영역의 에칭을 위해서 플루오로카본 가스, 산소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 이용된다. 이 처리 가스의 플라즈마에 피처리체를 노출시킴으로써, 마스크의 개구로부터 노출된 부분에 있어서 제1 영역이 에칭되어 상부 개구가 형성된다. 또한, 처리 가스의 플라즈마에 피처리체가 노출됨으로써, 제2 영역에 의해서 둘러싸인 부분, 즉 오목부 내의 제1 영역이 자기정합적으로 에칭된다.
이에 따라, 상부 개구에 연속되는 하부 개구가 자기정합적으로 형성된다. 또한, 개구 주위에, 플라즈마 가스 중에 포함되는 카본을 함유하는 플라즈마 가스 유래의 퇴적물을 형성하도록 하면 개구 단부면이 보호되기 때문에, 개구의 내측만을 선택적으로 에칭하는 것이 가능하다.
그 밖에, 관련 기술로서 CHF계 가스의 플라즈마를 이용한 SiO2의 에칭 방법(특허문헌 3), 플루오로하이드로 카본(CH3F, CH2F2), O2, 카본 가스(CO2)를 이용한 질화실리콘의 선택 에칭 방법(특허문헌 4, 특허문헌 5), 플루오로카본을 이용한 컨택트 홀의 형성 방법(특허문헌 6), CH2F2 또는 CH3F를 이용한 SiC의 에칭 방법 등이 알려져 있다(특허문헌 7).
미국 특허 제7708859호 명세서 일본 특허공개 2000-307001호 공보 일본 특허공표 2001-521283호 공보 일본 특허공개 평11-260798호 공보 일본 특허공개 평10-303187호 공보 일본 특허공개 2002-319574호 공보 일본 특허공개 2012-114463호 공보
그러나, 플라즈마 에칭에 의해 패턴을 형성하는 경우, 미세화의 스케일이 작아짐에 따라 패턴 오목부의 에칭을 할 수 없게 된다고 하는 문제가 생긴다. 즉, 오목부의 개구단을 보호하기 위해서 개구 단부면이나 오목부의 내벽 상에 플라즈마 가스 유래의 퇴적물을 형성하면, 플라즈마 가스 유래의 퇴적물의 두께에 의해 개구가 막혀 개구 내부를 에칭할 수 없게 된다고 하는 문제이다.
따라서, 더욱 미세화한 경우에도 에칭에 의해 오목부를 형성할 수 있는 선택 에칭 기술이 요구되고 있다.
일 양태에 따른 제1 에칭 방법은, 상호 다른 조성을 갖는 복수의 실리콘 함유 영역을 포함하는 피처리체를 처리 용기 내에 수용하여, 상기 복수의 실리콘 함유 영역 중 어느 하나 이상을 선택적으로 에칭하는 방법으로서, 상기 처리 용기 내에서 생성된 처리 가스의 플라즈마에 의해, 상기 복수의 실리콘 함유 영역 중 어느 하나 이상의 표면에 에칭 보조층을 형성하는 제1 공정과, 상기 에칭 보조층에 에너지를 부여하는 제2 공정을 포함하고, 상기 에너지는, 상기 에칭 보조층이 제거되는 에너지 이상이며, 상기 에칭 보조층의 바로 아래에 위치하는 영역이 스퍼터링되는 에너지보다는 작고, 상기 제1 공정 및 상기 제2 공정을 포함하는 시퀀스가 반복해서 실행된다.
이 에칭 방법에서는, 제1 공정에 있어서 에칭 보조층을 형성하고, 제2 공정에 있어서 에칭 보조층에 적절한 에너지를 부여하여 에칭 보조층을 제거하며, 이들 공정을 반복한다. 실리콘 함유 영역의 조성에 따라서 에칭 보조층의 두께나 제거되는 양이 다르기 때문에, 목적으로 하는 실리콘 함유 영역을 선택적으로 에칭할 수 있다. 이 방법은, 에칭에 의해 오목부를 형성하는 경우에는, 오목부의 개구 단부면 상에 플라즈마 가스 유래의 퇴적물을 적극적으로 형성하여, 개구를 보호하는 방법은 아니기 때문에, 요구되는 개구 폭이 작아지는 경우에도, 개구 내의 실리콘 함유 영역을 선택적으로 에칭할 수 있다.
제2 에칭 방법에서는, 상기 에칭 보조층은, 상기 실리콘 함유 영역의 표면을 개질한 개질층 또는 상기 실리콘 함유 영역의 표면 상에 매우 얇은 퇴적물을 퇴적시킨 퇴적층이다. 플라즈마화한 처리 가스가 실리콘 함유 영역에 접촉하면, 실리콘 함유 영역이 개질(변질)되거나 또는 매우 얇은 퇴적물이 형성된다. 또한, 매우 얇은 퇴적물이 형성되는 경우, 그 두께는 0.1 nm∼1 nm 정도로 제어한다.
제3 에칭 방법에서는, 개개의 상기 실리콘 함유 영역은 SiC, SiOC, SiOCN, SiON, Si3N4, SiCN, 및 SiO2로 이루어지는 군에서 선택되는 1종을 포함한다. 이들 실리콘 함유 영역은 전술한 공정에 따라 에칭되는 양이 분명히 다르기 때문에, 목적의 실리콘 함유 영역을 확실하게 선택 에칭할 수 있다.
제4 에칭 방법에서는, 상기 처리 가스는 상기 실리콘 함유 영역의 표면 원자와의 결합에 의해 상기 에칭 보조층을 형성할 수 있는 가스이며, 탄소 함유 가스, 산소 함유 가스, 질소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스로 이루어지는 군에서 선택되는 적어도 어느 1종의 가스를 포함한다.
즉, 다양한 가스가 실리콘 함유 영역의 표층 원자와 결합하여 에칭 보조층을 형성할 수 있다. 구체적으로는 탄소 함유 가스, 산소 함유 가스, 질소 함유 가스, 할로겐 함유 가스, 또는 수소 함유 가스는 실리콘 원자와 결합하는 것이 가능하다.
제5 에칭 방법에서는, 상기 탄소 함유 가스는 하이드로플루오로카본 가스 또는 플루오로카본 가스이고, 상기 산소 함유 가스는 O2, CO 또는 CO2이고, 상기 질소 함유 가스는 NH3 또는 NF3이고, 상기 할로겐 함유 가스는 NF3, CxHyFz, 또는 CxFy(x, y, z는 자연수)이고, 상기 수소 함유 가스는 CxHyFz(x, y, z는 자연수)이다.
이들 가스는 실리콘 원자와 결합할 수 있으며, 전술한 개질층 또는 퇴적층을 형성할 수 있다.
제6 에칭 방법에서는, 상기 처리 가스는 NF3 또는 CHF3을 포함한다. 이들 가스의 경우, 실리콘 함유 영역의 표층 원자와의 결합에 의해 에칭 보조층이 형성되고, 처리 가스가 NF3 또는 CHF3을 포함하는 경우에는 선택 에칭성의 효과가 크다는 것이 확인되었다.
이상 설명한 것과 같이, 본 발명의 에칭 방법에 의하면, 미세화가 진행된 경우에도 에칭에 의해 오목부를 형성할 수 있는 선택 에칭을 행할 수 있다.
도 1은 일 실시형태에 따른 에칭 방법을 도시하는 흐름도이다.
도 2는 일 실시형태에 따른 에칭 방법의 적용 대상인 피처리체를 예시하는 단면도이다.
도 3은 도 1에 도시하는 방법의 실시에 이용할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 도시하는 도면이다.
도 4는 공정 ST11이 실행된 피처리체의 단면도이다.
도 5는 실시예 1에 있어서의 각 피처리체의 에칭량을 도시하는 그래프이다.
도 6은 실시예 2에 있어서의 각 피처리체의 에칭량을 도시하는 그래프이다.
도 7은 실시예 3, 실시예 4에 있어서의 각 피처리체의 에칭량을 도시하는 그래프이다.
이하, 도면을 참조하여 다양한 실시형태에 관해서 상세히 설명한다. 또한, 각 도면에 있어서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 부여하기로 한다.
도 1은 일 실시형태에 따른 에칭 방법을 도시하는 흐름도이다. 도 1에 도시하는 방법(MT)은, 복수의 영역을 포함하는 피처리체에 대한 플라즈마 처리에 의해서, 복수의 영역 중 어느 하나 이상을 선택적으로 에칭하는 방법이다.
도 2는 일 실시형태에 따른 에칭 방법의 적용 대상인 피처리체를 예시하는 단면도이다. 도 2는 기판(SB) 상에 3개의 실리콘 함유 영역(제1 영역(R1), 제2 영역(R2), 제3 영역(R3))이 마련된 웨이퍼(W)를 도시하고 있다.
일례에서는, 제1 영역(R1)은 산화실리콘(SiO2)으로 구성되고, 제2 영역(R2)은 질화실리콘(Si3N4)으로 구성되고, 제3 영역(R3)은 탄화실리콘(SiC)으로 구성되어 있다.
방법(MT)에서는, 도 2에 도시하는 피처리체인 웨이퍼(W) 상의 각 영역이 플라즈마 처리 장치 내에서 처리된다. 도 3은 도 1에 도시하는 방법의 실시에 이용할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 도시하는 도면이다. 도 3에 도시하는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통형의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은 예컨대 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 바닥부 상에는 대략 원통형의 지지부(14)가 마련되어 있다. 지지부(14)는 예컨대 절연 재료로 구성되어 있다. 지지부(14)는 처리 용기(12) 내에 있어서, 처리 용기(12)의 바닥부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는 배치대(PD)가 마련되어 있다. 배치대(PD)는 지지부(14)에 의해서 지지되어 있다.
배치대(PD)는 그 상면에서 전술한 기판(SB)(웨이퍼(W))을 유지한다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 갖고 있다. 하부 전극(LE)은 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는 예컨대 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제2 플레이트(18b)는 제1 플레이트(18a) 상에 마련되어 있고, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는 정전 척(ESC)이 마련되어 있다. 정전 척(ESC)은 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 정전 척(ESC)의 전극에는 직류 전원(22)이 스위치(23)를 통해 전기적으로 접속되어 있다. 이 정전 척(ESC)은 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 따라, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
제2 플레이트(18b)의 주연부 상에는, 웨이퍼(W)의 엣지 및 정전 척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위해서 마련되어 있다. 포커스 링(FR)은 에칭 대상의 막의 재료에 따라서 적절하게 선택되는 재료로 구성되어 있으며, 예컨대 석영으로 구성될 수 있다.
제2 플레이트(18b)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는 처리 용기(12)의 외부에 설치된 칠러 유닛으로부터 배관(26a)을 통해 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는 배관(26b)을 통해 칠러 유닛으로 복귀된다. 이와 같이, 냉매 유로(24)와 칠러 유닛의 사이에서는 냉매가 순환된다. 이 냉매의 온도를 제어함으로써 정전 척(ESC)에 의해서 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전 척(ESC)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 배치대(PD) 상측에 있어서, 상기 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 상호 대략 평행하게 설치되어 있다. 상부 전극(30)과 하부 전극(LE)의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 제공되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 통해 처리 용기(12)의 상부에 지지되어 있다. 일 실시형태에서는, 상부 전극(30)은, 배치대(PD)의 상면, 즉 웨이퍼 배치면으로부터의 연직 방향에 있어서의 거리가 가변으로 되도록 구성될 수 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면해 있으며, 이 전극판(34)에는 복수의 가스 토출 구멍(34a)이 형성되어 있다. 이 전극판(34)은 일 실시형태에서는 실리콘으로 구성되어 있다.
전극 지지체(36)는 전극판(34)을 착탈 자유롭게 지지하는 것으로, 예컨대 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 아래쪽으로 연장되어 있다. 또한, 전극 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 통해 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 일례에서는, 가스 소스군(40)은 1 이상의 플루오로카본 가스의 소스, 희가스의 소스, 질소 가스(N2 가스)의 소스, 수소 가스(H2 가스)의 소스 및 산소 함유 가스의 소스를 포함하고 있다. 1 이상의 플루오로카본 가스의 소스는 일례에서는 C4F8 가스의 소스, CF4 가스의 소스 및 C4F6 가스의 소스를 포함할 수 있다. 희가스의 소스는 He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스와 같은 임의의 희가스의 소스일 수 있고, 일례에서는 Ar 가스의 소스이다. 또한, 산소 함유 가스의 소스는 일례에서는 산소 가스(O2 가스)의 소스일 수 있다. 또한, 산소 함유 가스는 산소를 함유하는 임의의 가스라도 좋으며, 예컨대 CO 가스 또는 CO2 가스와 같은 산화탄소 가스라도 좋다. 본 예는 가스 소스군(40)에 포함되는 탄소 함유 가스, 산소 함유 가스, 질소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스로 이루어지는 군에서 필요한 가스를 선택하여 이용한다. 탄소 함유 가스는 하이드로플루오로카본 가스 또는 플루오로카본 가스이고, 산소 함유 가스는 O2, CO 또는 CO2이고, 질소 함유 가스는 NH3 또는 NF3이고, 할로겐 함유 가스는 NF3, CxHyFz, 또는 CxFy(x, y, z는 자연수)이고, 수소 함유 가스는 CxHyFz(x, y, z는 자연수)로 할 수 있다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각 밸브군(42)의 대응하는 밸브 및 유량 제어기군(44)의 대응하는 유량 제어기를 통해 가스 공급관(38)에 접속되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라서 디포짓 실드(46)가 착탈 자유롭게 마련되어 있다. 디포짓 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 디포짓 실드(46)는 처리 용기(12)에 에칭 부생물(디포짓)이 부착되는 것을 방지하는 것으로, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 바닥부측, 또한 지지부(14)와 처리 용기(12) 측벽의 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는 예컨대 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하측, 또한 처리 용기(12)에는 배기구(12e)가 형성되어 있다. 배기구(12e)에는 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 갖고 있어, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입반출구(12g)가 형성되어 있으며, 이 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은 플라즈마 생성용 고주파 전력을 발생시키는 전원이며, 예컨대 40∼100 MHz 주파수의 고주파 전력을 발생시킨다. 제1 고주파 전원(62)은 정합기(66)를 통해 상부 전극(30)에 접속되어 있다. 정합기(66)는 제1 고주파 전원(62)의 출력 임피던스와 부하측(상부 전극(30)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제1 고주파 전원(62)은 정합기(66)를 통해 하부 전극(LE)에 접속되어 있어도 좋다.
제2 고주파 전원(64)은 웨이퍼(W)에 이온을 인입하기 위한 고주파 바이어스 전력을 발생시키는 전원이며, 예컨대 400 kHz∼40 MHz 범위 내의 주파수의 고주파 바이어스 전력을 발생시킨다. 제2 고주파 전원(64)은 정합기(68)를 통해 하부 전극(LE)에 접속되어 있다. 정합기(68)는 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은 처리 공간(S) 내에 존재하는 양이온을 전극판(34)에 인입하기 위한 전압을 상부 전극(30)에 인가한다. 일례에서는, 전원(70)은 마이너스의 직류 전압을 발생시키는 직류 전원이다. 다른 일례에 있어서, 전원(70)은 비교적 저주파의 교류 전압을 발생시키는 교류 전원이라도 좋다. 전원(70)으로부터 상부 전극에 인가되는 전압은 -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해서 상부 전극(30)에 인가되는 전압은 절대치가 150 이상인 마이너스 전압일 수 있다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(S)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 따라, 전극판(34)으로부터 이차 전자 및/또는 실리콘이 방출된다. 방출된 실리콘은 처리 공간(S) 내에 존재하는 불소의 활성종과 결합하여 불소의 활성종의 양을 저감시킨다.
또한, 일 실시형태에서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해서 커맨드의 입력 조작 등을 행할 수 있으며, 또한 표시 장치에 의해 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나 처리 조건에 따라서 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
이하, 실시예에 기초하여 방법(MT)에 관해서 상세히 설명한다. 이하의 실시예에서는, 도 2에 도시하는 웨이퍼(W)가 도 3에 도시하는 하나의 플라즈마 처리 장치(10) 내에 반입되고, 이 웨이퍼(W)가 배치대(PD) 상에 배치되어, 이 배치대(PD)에 의해서 유지된다. 실시예에서는 하나의 웨이퍼(W) 상에 3개의 영역이 마련되며, 제1 영역(R1)은 산화실리콘(SiO2)으로 구성되고, 제2 영역(R2)은 질화실리콘(Si3N4)으로 구성되고, 제3 영역(R3)은 탄화실리콘(SiC)으로 구성되어 있다.
(실시예 1)
실시예 1에서는, 웨이퍼(W)가 배치대(PD)에 의해서 유지된 후, 제1 공정 ST11이 실행된다. 제1 공정 ST11에서는, 웨이퍼(W)가 수용된 처리 용기(12) 내에서, 할로겐 함유 가스를 포함하는 처리 가스의 플라즈마 및 불활성 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 이 때문에, 제1 공정 ST11에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 이 처리 가스는, 할로겐 함유 가스로서 CHF3 가스가 이용되고, 불활성 가스로서 Ar 가스가 이용된다. 제1 공정 ST11에서는, 배기 장치(50)가 작동되어 처리 용기(12) 내의 압력이 소정의 압력으로 설정된다. 또한, 제1 공정 ST11에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 이러한 공정 ST11에 있어서의 전술한 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해서 제어될 수 있다.
이하에 공정 ST11에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼50 mTorr(1.33 Pa∼6.67 Pa)
처리 가스
·CHF3 가스 유량: 1 sccm∼50 sccm
·Ar 가스 유량: 200 sccm∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
도 4는 제1 공정 ST11이 실행된 영역의 단면도이다. 3개의 영역 중 어디에서도 영역 위에 에칭 보조층(ML)이 형성되어 있다. 에칭 보조층(ML)은, 할로겐 함유 가스를 포함하는 처리 가스의 플라즈마 및 불활성 가스를 포함하는 처리 가스의 플라즈마에 의해서 영역이 노출되고, 그 결과 실리콘 함유 영역이 개질되어 형성된 개질층이지만, 매우 얇은 퇴적층이라고 생각할 수도 있다. 제1 공정 ST11의 실행 시간 길이는 5초이다.
실시예 1의 방법(MT)에서는, 이어서 제2 공정 ST12가 실행된다. 제2 공정 ST12에서는, 에칭 보조층(ML)이 제거되는 양 이상이며 에칭 보조층(ML)의 바로 아래에 위치하는 영역이 스퍼터링되는 양보다는 낮은 에너지가 에칭 보조층(ML)에 주어진다. 제2 공정 ST12에서는, 웨이퍼(W)가 수용된 처리 용기(12) 내에서 불활성 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 불활성 가스로서 Ar 가스가 이용된다.
제2 공정 ST12에서는, 배기 장치(50)가 작동되어 처리 용기(12) 내의 압력이 소정의 압력으로 설정된다. 또한, 공정 ST12에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 또한, 공정 ST12에서는, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급된다. 이러한 공정 ST12에 있어서의 전술한 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해서 제어될 수 있다.
이하에 공정 ST12에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼50 mTorr(1.33 Pa∼6.67 Pa)
처리 가스
·Ar 가스 유량: 100∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
제1 공정 ST11 및 제2 공정 ST12로 이루어지는 시퀀스는 정지 조건 STa을 만족할 때까지 50회 반복되어 실행된다.
도 5는 실시예 1에 있어서의 각 영역의 50 사이클 시의 에칭량(nm)을 도시하는 그래프이다. 횡축은 제1 영역에 형성된 각 실리콘 함유막의 종류를 나타내고 있다. 제1 공정과 제2 공정의 시퀀스를 1 사이클로 한다. 표면이 깎이는 양은 영역의 종류에 따라 다르며, 제2 영역(R2)의 질화실리콘(Si3N4)이 최대치를 보이고, 제3 영역(R3)의 탄화실리콘(SiC)이 최소치를 보이고 있다. 또한, 제3 영역(R3)의 SiC는 화학적 기상 성장(CVD)법으로 형성된 탄화실리콘이다.
이 데이터를 얻기 위해서 이용한 제1 공정 S11의 처리 용기 내 압력, CHF3 가스 유량, Ar 유량, 제1 및 제2 고주파 전원의 전력은, 상기한 수치 범위 중 25 sccm, 1000 sccm, 100 W, 0 W이고, 제2 공정 ST12에 있어서의 Ar 가스 유량, 제1 및 제2 고주파 전원의 전력은, 전술한 수치 범위 중 1000 sccm, 100 W, 10 W이며, 각종 조건의 범위는 이들 파라미터를 변화시킨 경우에도 동일한 효과를 일으킬 수 있는 범위를 나타내고 있다.
실시예 1에서는, 표면이 깎이는 속도는 플라즈마에 노출되는 시간이 증대함에 따라서 증가량이 감소하는 경향이 있다. 이 결과는, 도 4에 도시된 것과 같이, 표면 영역은 에칭 보조층(ML)을 갖고 있고, 에칭 보조층이 깎이는 속도가, 개질되지 않은 영역이 깎이는 속도보다도 높다는 것을 보여주고 있다.
(실시예 2)
실시예 2에서는, 웨이퍼(W)가 배치대(PD)에 의해서 유지된 후, 제1 공정 ST11이 실행된다. 제1 공정 ST11에서는, 웨이퍼(W)가 수용된 처리 용기(12) 내에서, 할로겐 함유 가스를 포함하는 처리 가스의 플라즈마와, 산소 함유 가스 및 불활성 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 할로겐 함유 가스로서 CHF3 가스가 이용되고, 산소 함유 가스로서 산소 가스가 이용된다. 불활성 가스로서는 Ar 가스가 이용된다. 제1 공정 ST11에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다.
이하에 공정 ST11에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼50 mTorr(1.33 Pa∼6.67 Pa)
처리 가스
·CHF3 가스 유량: 1 sccm∼50 sccm
·Ar 가스 유량: 200 sccm∼1500 sccm
·산소 가스 유량: 0∼20 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
실시예 2에서는, 제1 공정 ST11의 실행 시간 길이는 5초이다.
실시예 2에서는, 이어서 제2 공정 ST12가 실행된다. 불활성 가스로서 Ar 가스가 이용된다. 공정 ST12에서는, 배기 장치(50)가 작동되어 처리 용기(12) 내의 압력이 소정의 압력으로 설정된다. 또한, 제2 공정 ST12에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 또한, 제2 공정 ST12에서는, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급된다.
이하에, 제2 공정 ST12에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼50 mTorr(1.33 Pa∼6.67 Pa)
처리 가스.
·Ar 가스 유량: 200 sccm∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
제1 공정 ST11 및 제2 공정 ST12로 이루어지는 시퀀스는 정지 조건 STa을 만족할 때까지 50회 반복되어 실행된다.
도 6은 실시예 2에 있어서의 각 영역의 50 사이클 시의 에칭량(nm)을 도시하는 그래프이다. 실시예 2에서는, Ar 가스에 더하여 산소 가스(O2)를 도입한 경우에 관해서 검증하고 있다.
도 6에서는, 산소 가스 유량이 0 sccm일 때(산소 공급 없음)의 에칭량(nm)과, 산소 가스 유량이 2 sccm일 때(산소 공급 있음)의 에칭량(nm)을 도시하고 있다. 표면이 깎이는 양은 영역의 종류에 따라 다르며, 산소 가스 유량이 0 sccm일 때, 제2 영역(R2)의 질화실리콘(Si3N4)이 최대치를 보이고, 제3 영역(R3)의 탄화실리콘(SiC)이 최소치를 보이고 있다. 산소 가스 유량이 2 sccm일 때, 표면이 깎이는 양은, 제3 영역(R3)의 탄화실리콘(SiC)이 최대치를 보이고, 제1 영역(R1)의 산화실리콘(SiO2)이 최소치를 보이고 있다.
이 데이터를 얻기 위해서 이용한 제1 공정 S11의 처리 용기 내 압력, CHF3 가스 유량, Ar 유량, 산소 가스 유량, 제1 및 제2 고주파 전원의 전력은, 상기한 수치 범위 중 25 sccm, 1000 sccm, 100 W, 0 W이고, 제2 공정 ST12에 있어서의 Ar 가스 유량, 제1 및 제2 고주파 전원의 전력은, 전술한 수치 범위 중 1000 sccm, 100 W, 10 W이며, 각종 조건의 범위는 이들 파라미터를 변화시킨 경우에도 동일한 효과를 일으킬 수 있는 범위를 나타내고 있다.
(실시예 3)
실시예 3에서는, 웨이퍼(W)가 배치대(PD)에 의해서 유지된 후, 제1 공정 ST11이 실행된다. 제1 공정 ST11에서는, 웨이퍼(W)가 수용된 처리 용기(12) 내에서, 할로겐 함유 가스를 포함하는 처리 가스의 플라즈마와 불활성 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 할로겐 함유 가스로서 NF3 가스가 이용되고, 불활성 가스로서는 Ar 가스가 이용된다. 제1 공정 ST11에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 이러한 제1 공정 ST11에 있어서의 전술한 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해서 제어될 수 있다.
이하에, 제1 공정 ST11에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼200 mTorr(1.33 Pa∼26.67 Pa)
처리 가스
·NF3 가스 유량: 1 sccm∼200 sccm
·Ar 가스 유량: 0 sccm∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
실시예 3에서는, 공정 ST11의 실행 시간 길이는 5초이다.
실시예 3에서는, 이어서 제2 공정 ST12가 실행된다. 불활성 가스로서 Ar 가스가 이용된다. 제2 공정 ST12에서는 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 또한, 제2 공정 ST12에서는 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급된다.
이하에 제2 공정 ST12에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼50 mTorr(1.33 Pa∼6.67 Pa)
처리 가스
·Ar 가스 유량: 200 sccm∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
제1 공정 ST11 및 제2 공정 ST12로 이루어지는 시퀀스는 정지 조건 STa을 만족할 때까지 50회 반복되어 실행된다.
도 7의 좌측의 그래프는 실시예 3에 있어서의 각 영역의 50 사이클 시의 에칭량(nm)을 도시하는 그래프이다. 횡축은 제1 영역에 형성된 각 실리콘 함유 막의 종류를 나타내고 있다. 표면이 깎이는 양은 영역의 종류에 따라서 다르며, 제3 영역(R3)의 탄화실리콘(SiC)이 최대치를 보이고, 제1 영역(R1)의 산화실리콘(SiO2)이 최소치를 보이고 있다.
또한, 이 데이터를 얻기 위해서 이용한 제1 공정 S11의 처리 용기 내 압력, NF3 가스 유량, Ar 유량, 제1 및 제2 고주파 전원의 전력은, 상기한 수치 범위 중 6 sccm, 1000 sccm, 100 W, 0 W이고, 제2 공정 ST12에 있어서의 Ar 가스 유량, 제1 및 제2 고주파 전원의 전력은, 전술한 수치 범위 중 1000 sccm, 100 W, 10 W이며, 각종 조건의 범위는 이들 파라미터를 변화시킨 경우에도 동일한 효과를 일으킬 수 있는 범위를 나타내고 있다.
(실시예 4)
실시예 4에서는, 웨이퍼(W)가 배치대(PD)에 의해서 유지된 후, 제1 공정 ST11이 실행되기 전에 전처리 공정이 행해진다. 웨이퍼(W)가 수용된 처리 용기(12) 내에서, 산소 함유 가스를 포함하는 처리 가스의 플라즈마와 불활성 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 산소 함유 가스로서 산소 가스가 이용되고, 불활성 가스로서는 Ar 가스가 이용된다. 제1 공정 ST11에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 이러한 제1 공정 ST11에 있어서의 전술한 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해서 제어될 수 있다.
이하에 제1 공정 ST11의 전처리 공정에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼200 mTorr(1.33 Pa∼26.67 Pa)
처리 가스
·산소 가스 유량: 1 sccm∼200 sccm
·Ar 가스 유량: 0 sccm∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
실시예 4에서는, 제1 공정 ST11의 전처리 공정의 실행 시간 길이는 3초이다. 실시예 4에서는, 이어서 제1 공정 ST11이 실행된다. 제1 공정 ST11에서는, 웨이퍼(W)가 수용된 처리 용기(12) 내에서, 할로겐 함유 가스를 포함하는 처리 가스의 플라즈마와 불활성 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 할로겐 함유 가스로서 NF3 가스가 이용되고, 불활성 가스로서는 Ar 가스가 이용된다. 제1 공정 ST11에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 이러한 제1 공정 ST11에 있어서의 전술한 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해서 제어될 수 있다. 이하에 제1 공정 ST11에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼200 mTorr(1.33 Pa∼26.67 Pa)
처리 가스
·NF3 가스 유량: 1 sccm∼200 sccm
·Ar 가스 유량: 0 sccm∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
실시예 4에서는, 공정 ST11의 실행 시간 길이는 5초이다.
실시예 4에서는, 이어서 공정 ST12이 실행된다. 불활성 가스로서 Ar 가스가 이용된다. 공정 ST12에서는 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 대하여 공급된다. 또한, 공정 ST12에서는 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급된다.
이하에 공정 ST12에 있어서의 각종 조건을 예시한다.
처리 용기 내 압력: 10 mTorr∼50 mTorr(1.33 Pa∼6.67 Pa)
처리 가스
·Ar 가스 유량: 200 sccm∼1500 sccm
제1 고주파 전원(62)의 고주파 전력: 60 MHz, 50 W∼500 W
제2 고주파 전원(64)의 고주파 바이어스 전력: 40 MHz, 0 W∼50 W
제1 공정 ST11 및 제2 공정 ST12로 이루어지는 시퀀스는 정지 조건 STa을 만족할 때까지 50회 반복되어 실행된다.
실시예 4에서는, 각 영역의 50 사이클 시의 에칭량(nm)이 도 7의 우측에 도시되어 있다.
실시예 4는 전처리에 의해서 실시예 3의 에칭을 억제한 실험 결과를 나타내고 있다. 이와 같이, 표층의 에칭 보조층을 이용한 에칭의 경우, 표면의 상태에 따라서 에칭을 ON/OFF하는 것이 가능하다.
또한, 실시예 4의 데이터를 얻기 위해서 이용한 제1 공정 S11의 처리 용기 내 압력, 산소 가스 유량, Ar 가스 유량, 제1 및 제2 고주파 전원의 전력은, 상기한 수치 범위 중 6 sccm, 1000 sccm, 100 W, 0 W이고, 제2 공정 ST12에 있어서의 Ar 가스 유량, 제1 및 제2 고주파 전원의 전력은, 전술한 수치 범위 중 1000 sccm, 100 W, 10 W이며, 각종 조건의 범위는 이들 파라미터를 변화시킨 경우에도 동일한 효과를 일으킬 수 있는 범위를 나타내고 있다.
이상 설명한 것과 같이, 전술한 실시형태에 따른 에칭 방법은, 상호 다른 조성을 갖는 복수의 실리콘 함유 영역(제1 영역(R1), 제2 영역(R2), 제3 영역(R3))을 포함하는 피처리체(웨이퍼(W))를 처리 용기 내에 수용하여, 복수의 실리콘 함유 영역 중 어느 하나 이상을 선택적으로 에칭하는 방법이며, 처리 용기 내에서 생성된 처리 가스의 플라즈마에 의해 복수의 실리콘 함유 영역 중 어느 하나 이상의 표면에 에칭 보조층(ML)을 형성하는 제1 공정 ST11과, 에칭 보조층(ML)에 에너지를 부여하는 제2 공정 ST12를 포함하고, 이 에너지 Eg는 에칭 보조층(ML)이 제거되는 에너지 Ee 이상이며, 에칭 보조층(ML)의 바로 아래에 위치하는 영역이 스퍼터링되는 에너지 Es보다는 작고(Ee≤Eg<Es), 제1 공정 ST11 및 제2 공정 ST12를 포함하는 시퀀스가 반복하여 실행된다.
이 에칭 방법에서는, 제1 공정에 있어서 에칭 보조층을 형성하고, 제2 공정에 있어서 에칭 보조층에 적절한 에너지를 부여하여 에칭 보조층을 제거하며, 이들 공정을 반복한다. 실리콘 함유 영역의 조성에 따라서 에칭 보조층의 두께나 제거되는 양이 다르기 때문에, 목적으로 하는 실리콘 함유 영역을 선택적으로 에칭할 수 있다. 이 방법은, 에칭에 의해 오목부를 형성하는 경우에는, 오목부의 개구 단부면 상에 플라즈마 가스 유래의 퇴적물을 적극적으로 형성하여, 개구를 보호하는 방법은 아니기 때문에, 요구되는 개구폭이 작아진 경우에도 개구 내의 실리콘 함유 영역을 선택적으로 에칭할 수 있다.
또한, 전술한 에칭 보조층은, 실리콘 함유 영역의 표면을 개질한 개질층 또는 실리콘 함유 영역의 표면 상에 매우 얇은 퇴적물을 퇴적시킨 퇴적층이다. 플라즈마화한 처리 가스가 실리콘 함유 영역에 접촉하면, 실리콘 함유 영역이 개질(변질)되거나 또는 매우 얇은 퇴적물이 형성된다. 이 때, 매우 얇은 퇴적물이 형성되는 경우, 그 두께는 0.1 nm∼1 nm 정도가 된다.
또한, 개개의 상기 실리콘 함유 영역은 SiC, SiOC, SiOCN, SiON, Si3N4, SiCN 및 SiO2로 이루어지는 군에서 선택되는 1종을 포함한다. 이들 실리콘 함유 영역은 전술한 공정에 따라 에칭되는 양이 분명히 다르기 때문에, 목적의 실리콘 함유 영역을 확실하게 선택 에칭할 수 있다. 또한, 상기 실시예에서는, SiC, Si3N4 및 SiO2에 관해서 검증했지만, 그 밖의 재료에 관해서도, Si가 함유되어 있으면, 에칭 보조층이 형성되고, 에칭 속도는 다르기 때문에, 전술한 실시예의 경우와 동일한 효과를 발휘한다.
또한, 전술한 처리 가스는 모두 실리콘 함유 영역의 표층 원자와의 결합에 의해 에칭 보조층을 형성할 수 있는 가스이며, 탄소 함유 가스, 산소 함유 가스, 질소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스로 이루어지는 군에서 선택되는 적어도 어느 1종의 가스를 포함한다.
즉, 다양한 가스가 실리콘 함유 영역의 표층 원자와 결합하여 에칭 보조층을 형성할 수 있다. 구체적으로는 탄소 함유 가스, 산소 함유 가스, 질소 함유 가스, 할로겐 함유 가스, 또는 수소 함유 가스는 실리콘 원자와 결합하는 것이 가능하다.
여기서, 탄소 함유 가스는 하이드로플루오로카본 가스(CH3F, CH2F2, CHF3 또는 CxHyFz(x, y, z는 자연수)) 또는 플루오로카본 가스(C4F8 또는 CxFy(x, y는 자연수))이며, 산소 함유 가스는 O2, CO, COS, 또는 CO2이고, 질소 함유 가스는 N2, NH3, 또는 NF3이고, 할로겐 함유 가스는 Cl2, HBr, NF3, CxHyFz, 또는 CxFy(x, y, z는 자연수)이고, 수소 함유 가스는 H2 등을 들 수 있다.
즉, 상기 가스의 구체적인 예는 상기한 것과 같으며, 이들 가스는 실리콘 원자와 결합할 수 있고, 전술한 개질층 또는 퇴적층을 형성할 수 있으므로, 전술한 실시예와 동일한 효과를 발휘한다.
또한, 구체적으로는 상기 처리 가스는 NF3 또는 CHF를 포함한다. 이들 가스의 경우, 실리콘 표면 상의 실리콘 원자와 확실하게 반응하고, 에칭 보조층이 형성되어, 선택성이 우수한 에칭이 가능하다.
또한, 오목부를 형성하는 경우에는, 종단면 구조에 있어서, 전술한 에칭 속도가 높은 실리콘 함유 영역의 양측에 에칭 속도가 낮은 실리콘 함유 영역을 배치하면 된다. 이 경우, 에칭 속도가 높은 영역이 선택적으로 에칭되어 오목부를 형성할 수 있다.
10: 플라즈마 처리 장치, 12: 처리 용기, 30: 상부 전극, PD: 배치대, LE: 하부 전극, ESC: 정전 척, 40: 가스 소스군, 42: 밸브군, 44: 유량 제어기군, 50: 배기 장치, 62: 제1 고주파 전원, 64: 제2 고주파 전원, Cnt: 제어부, W: 웨이퍼, R1: 제1 영역, R2: 제2 영역, R3: 제3 영역, ML: 에칭 보조층.

Claims (19)

  1. 선택적 에칭 방법에 있어서,
    피처리체를 처리 용기 내에 제공하는 공정으로서, 상기 피처리체는 제1 재료를 포함하는 제1 영역 및 제2 재료를 포함하는 제2 영역을 포함하는 표면을 포함하며, 상기 제1 재료는 탄화실리콘 또는 질화실리콘을 포함하고, 상기 제2 재료는 상기 제1 재료와 상이한 실리콘 함유 재료를 포함하는 것인, 상기 피처리체를 처리 용기 내에 제공하는 공정과,
    상기 처리 용기 내에서 처리 가스로부터 생성된 플라즈마에 의해, 상기 제1 영역 및 상기 제2 영역 중 적어도 하나의 상기 표면에 에칭 보조층을 형성하는 제1 공정과,
    상기 제1 재료가 상기 제2 재료를 포함하는 상기 제2 영역보다 높은 에칭 속도로 에칭되도록 상기 제1 재료를 포함하는 상기 제1 영역을 선택적으로 에칭시키기 위하여 상기 에칭 보조층에 에너지를 부여하여 상기 에칭 보조층을 제거하는 제2 공정
    을 포함하고,
    상기 에너지는, 상기 에칭 보조층이 제거되는 에너지와 같거나 더 높으며, 상기 에칭 보조층의 바로 아래에 위치하는 영역이 스퍼터링되는 에너지보다는 작고,
    상기 제1 공정 및 상기 제2 공정을 포함하는 시퀀스가 반복해서 실행되는 것인 에칭 방법.
  2. 제1항에 있어서, 상기 제2 재료는 산화실리콘을 포함하고, 상기 처리 가스는 할로겐 함유 가스 또는 할로겐 함유 가스와 산소 함유 가스의 혼합물을 포함하는 것인 에칭 방법.
  3. 제1항에 있어서, 상기 제1 재료는 질화실리콘을 포함하며, 상기 제2 재료는 탄화실리콘을 포함하고, 상기 처리 가스는 할로겐 함유 가스를 포함하는 것인 에칭 방법.
  4. 제1항에 있어서, 상기 제1 재료는 탄화실리콘을 포함하며, 상기 제2 재료는 질화실리콘을 포함하고, 상기 처리 가스는 할로겐 함유 가스를 포함하는 것인 에칭 방법.
  5. 제2항에 있어서, 상기 산소 함유 가스는 O2, CO, COS, 또는 CO2이고,
    상기 할로겐 함유 가스는 Cl2, HBr, NF3, CxHyFz, 또는 CxFy(x, y, z는 자연수)인 것인 에칭 방법.
  6. 제3항에 있어서, 상기 할로겐 함유 가스는 Cl2, HBr, NF3, CxHyFz, 또는 CxFy(x, y, z는 자연수)인 것인 에칭 방법.
  7. 제4항에 있어서, 상기 할로겐 함유 가스는 Cl2, HBr, NF3, CxHyFz, 또는 CxFy(x, y, z는 자연수)인 것인 에칭 방법.
  8. 제1항에 있어서, 상기 피처리체를 상기 처리 용기 내에 제공하는 공정은, 하부 전극 상에 상기 피처리체를 유지시키는 것을 포함하고,
    상기 제1 공정에서는, 상기 하부 전극에 제1 주파수 바이어스 전력이 인가되지 않고,
    상기 제2 공정에서는, 상기 하부 전극에 상기 제1 주파수 바이어스 전력이 인가되는 것인 에칭 방법.
  9. 제1항에 있어서, 상기 처리 가스는, 탄소 함유 가스, 산소 함유 가스, 질소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 것인 에칭 방법.
  10. 제1항에 있어서, 상기 제1 공정에서는 처리 가스인 할로겐 함유 가스로부터 플라즈마가 생성되고, 상기 제2 공정에서는 Ar 가스 및 추가 산소 함유 가스로부터 플라즈마가 생성되는 것인 에칭 방법.
  11. 제10항에 있어서, 상기 제1 영역의 상기 제1 재료는 탄화실리콘을 포함하는 것인 에칭 방법.
  12. 제1항에 있어서, 상기 제1 공정 전에 산소 함유 가스 및 불활성 가스로부터 플라즈마를 생성하고 상기 피처리체를 상기 플라즈마에 노출시키는 전처리 공정을 더 포함하는 에칭 방법.
  13. 제12항에 있어서, 상기 표면의 적어도 하나의 영역은 탄화실리콘을 포함하고, 상기 전처리가 수행되는 경우의 탄화실리콘의 에칭 속도는 상기 전처리가 수행되지 않은 경우의 에칭 속도의 1/10 미만인 것인 에칭 방법.
  14. 제1항에 있어서, 상기 에칭 보조층은 0.1 nm 내지 1 nm의 두께를 갖는 퇴적층인 것인 에칭 방법.
  15. 제1항에 있어서, 상기 제1 공정 및 상기 제2 공정에서, 상기 처리 용기 내의 압력은 10 mTorr 내지 50 mTorr로 유지되는 것인 에칭 방법.
  16. 제1항에 있어서, 상기 제1 영역 또는 상기 제2 영역 상에는 에칭 마스크가 제공되지 않는, 에칭 방법.
  17. 제1항에 있어서, 시퀀스마다의 에칭량이 1 nm 미만인 것인 에칭 방법.
  18. 제1항에 있어서, 상기 제1 공정에서는 처리 가스인 할로겐 함유 가스로부터 플라즈마가 생성되고, 상기 제2 공정에서는 불활성 가스 및 산소 함유 가스로부터 플라즈마가 생성되며,
    상기 제1 영역의 상기 제1 재료는 탄화실리콘을 포함하고, 상기 제2 영역의 상기 제2 재료는 질화실리콘 또는 산화실리콘 중 적어도 하나를 포함하는 것인 에칭 방법.
  19. 제1항에 있어서, 상기 제1 공정에서는 할로겐 함유 가스로부터 플라즈마가 생성되고, 상기 제2 공정에서는 산소를 함유하지 않는 불활성 가스로부터 플라즈마가 생성되며,
    상기 제1 영역의 상기 제1 재료는 질화실리콘을 포함하고, 상기 제2 영역의 상기 제2 재료는 탄화실리콘 또는 산화실리콘 중 적어도 하나를 포함하는 것인 에칭 방법.
KR1020187032891A 2016-05-20 2017-05-16 에칭 방법 KR102496968B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016101744A JP6606464B2 (ja) 2016-05-20 2016-05-20 エッチング方法
JPJP-P-2016-101744 2016-05-20
PCT/JP2017/018375 WO2017199958A1 (ja) 2016-05-20 2017-05-16 エッチング方法

Publications (2)

Publication Number Publication Date
KR20190008227A KR20190008227A (ko) 2019-01-23
KR102496968B1 true KR102496968B1 (ko) 2023-02-06

Family

ID=60325138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032891A KR102496968B1 (ko) 2016-05-20 2017-05-16 에칭 방법

Country Status (6)

Country Link
US (2) US10553442B2 (ko)
JP (1) JP6606464B2 (ko)
KR (1) KR102496968B1 (ko)
CN (1) CN109219866B (ko)
TW (1) TWI766866B (ko)
WO (1) WO2017199958A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019235196A1 (ja) * 2018-06-08 2021-06-17 株式会社アルバック 酸化膜除去方法、および、酸化膜除去装置
US10937662B2 (en) 2018-06-29 2021-03-02 Tokyo Electron Limited Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JP7138529B2 (ja) * 2018-09-28 2022-09-16 東京エレクトロン株式会社 エッチング方法
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024730A (ja) * 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
US20150162168A1 (en) * 2013-12-06 2015-06-11 University Of Maryland, College Park Reactor for plasma-based atomic layer etching of materials

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770513B2 (ja) * 1985-05-13 1995-07-31 株式会社日立製作所 エッチングの方法およびエッチング装置
JPH0770513A (ja) * 1993-08-02 1995-03-14 Kansai Paint Co Ltd 上塗用塗料組成物
JP3681533B2 (ja) 1997-02-25 2005-08-10 富士通株式会社 窒化シリコン層のエッチング方法及び半導体装置の製造方法
US5965035A (en) 1997-10-23 1999-10-12 Applied Materials, Inc. Self aligned contact etch using difluoromethane and trifluoromethane
US6656375B1 (en) 1998-01-28 2003-12-02 International Business Machines Corporation Selective nitride: oxide anisotropic etch process
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
JP2002319574A (ja) 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
JP4301146B2 (ja) * 2004-11-09 2009-07-22 ソニー株式会社 絶縁膜の加工方法
JP4470717B2 (ja) * 2004-12-07 2010-06-02 富山県 プラズマエッチング方法
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP5580844B2 (ja) 2012-03-06 2014-08-27 東京エレクトロン株式会社 エッチング方法
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024730A (ja) * 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
US20150162168A1 (en) * 2013-12-06 2015-06-11 University Of Maryland, College Park Reactor for plasma-based atomic layer etching of materials

Also Published As

Publication number Publication date
TW201742149A (zh) 2017-12-01
CN109219866B (zh) 2023-06-23
WO2017199958A1 (ja) 2017-11-23
KR20190008227A (ko) 2019-01-23
JP6606464B2 (ja) 2019-11-13
US11462412B2 (en) 2022-10-04
JP2017208510A (ja) 2017-11-24
US20200144068A1 (en) 2020-05-07
CN109219866A (zh) 2019-01-15
TWI766866B (zh) 2022-06-11
US10553442B2 (en) 2020-02-04
US20190019685A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
KR102496968B1 (ko) 에칭 방법
KR20190026589A (ko) 에칭 방법
KR102482619B1 (ko) 에칭 방법
JP6328524B2 (ja) エッチング方法
JP6438831B2 (ja) 有機膜をエッチングする方法
JP6339961B2 (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
US20200111679A1 (en) Etching method
KR102505154B1 (ko) 에칭 방법
KR20160103531A (ko) 에칭 방법
KR102362446B1 (ko) 에칭 방법
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
JP6504827B2 (ja) エッチング方法
KR20190005146A (ko) 에칭 방법
JP2018078138A (ja) 被処理体を処理する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant