JP6475846B2 - 信号生成装置 - Google Patents

Description

本発明は、デジタル−アナログ変換器を用いた高速信号生成装置に関する。

スマートフォンの広い普及に代表されるように、インターネットのトラフィックは日々増え続けており、光ファイバ通信や無線通信、有線電気通信等の大容量化・高機能化が求められている。システムの大容量化・高機能化のための要素技術として、効率的なネットワーク構成、高度なデジタル変復調システムや、高速動作可能な光・電子デバイスなどの開発が続いている。例えば通信装置の送信側回路に着目すると、デジタル信号処理に特化したプロセッサであるデジタル信号処理回路（ＤＳＰ：Digital Signal Processor）を用いて、高度な多値変調や波形整形などの処理をデジタル信号のレベルで行う検討が盛んに行われている。

ＤＳＰを利用したこのようなデジタル信号処理技術の導入にあたっては、ＤＳＰにより生成されるデジタル信号を最終的な高速のアナログ信号に変換する、高速動作可能なデジタル−アナログ変換器（ＤＡＣ：Digital-to-Analog Converter）が不可欠である。しかしながら、現行のＣＭＯＳプラットフォームを用いて作製されたＤＡＣでは、そのアナログ出力帯域が１５ＧＨｚ程度と不十分であり、通信システムの大容量化を実現するにあたってのボトルネックの１つとなっていた。

H. Huang, J. Heilmeyer, M. Grozing, M. Berroth, J. Leibrich, and W. Rosenkranz, "An 8-bit 100-GS/s Distributed DAC in 28-nm CMOS for Optical Communications," IEEE Trans. Micro. Theo. Tech., 2015年, vol.63, no.4, pp. 1211-1218 C. Laperle and M. O’Sullivan, "Advances in High-Speed DACs, ADCs, and DSP for Optical Coherent Transceivers," J. Lightw. Technol., 2014年, vol.32, no.4, pp.629-643 J. G. Proakis and M. Salehi, Digital Communications. McGraw-Hill, 2008年, pp.749-752 T. Takahara, T. Tanaka, M. Nishihara, Y. Kai, L. Li, Z. Tao, and J. Rasmussen, "Discrete Multi-Tone for 100 Gb/s Optical Access Networks," in Proc. OFC2014, paper M2l.1, 2014年 Y. Tang, W. Shieh, and B. S. Krongold, "DFT-Spread OFDM for Fiber Nonlinearity Mitigation," IEEE Photon. Technol. Lett., vol.22, no.16, pp.1250-1252 (2010)

ＤＡＣの高速化技術としては、非特許文献１に示されているように複数のＤＡＣを時間領域でインターリーブ動作させることでサンプリングレートを上げ、折返しノイズを高周波側へシフトさせる技術が良く知られていた。しかしながら、非特許文献１に示された技術ではＤＡＣ出力信号は加算器によって単に合成されるだけであったため、全体のＤＡＣからのアナログ出力信号の出力帯域は個々のＤＡＣを用いる場合と変わらない。ＤＡＣの出力帯域の不足の問題はなんら解消されていなかった。

図１３Ａは、ＤＡＣの高速化技術の別の従来技術（非特許文献２のＦｉｇ．８）の例であって、乗算器および２つのＤＡＣを用いた構成を示す図である。図１３Ａに示した非特許文献２の構成では、２個のＤＡＣ１３０３、１３０４のうち一方のＤＡＣ１３０４の出力信号周波数を、乗算器１３０９を用いてアップコンバートする。アップコンバートされた信号を、他方のＤＡＣ１３０３の出力信号と加算器１３１０で加算することで、ＤＡＣ単体の出力帯域と比べてより広帯域な信号が生成される。しかしながら図１３Ａに示した非特許文献２の構成では、ＤＡＣ１３０３から加算器１３１０までの一方のアナログ信号経路Ａと、ＤＡＣ１３０４から加算器１３１０までの他方のアナログ信号経路Ｂとが非対称な構成となる。高速なＤＡＣ動作を前提とする場合には、各ＤＡＣ出力間の位相差（遅延時間の差）や振幅アンバランスの調整工程が煩雑であり、必要な調整の程度も大きく調整自体が困難な場合もあった。

本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、複数のＤＡＣを用いた信号生成装置において、単体のＤＡＣの出力帯域と比べてより広帯域な任意の信号を出力することが可能であって、かつ、複数のＤＡＣの煩雑な調整が不要な信号生成装置を提供することにある。

上述の課題を解決するために、本発明の１つの実施態様の信号生成装置は、デジタル信号処理部と、２つのデジタル−アナログ変換器（ＤＡＣ）と、クロック周波数ｆ _c で駆動され、前記２つのＤＡＣから出力されるアナログ信号を前記クロック周波数ｆ_cで交互に切り替えてアナログ信号として出力するアナログマルチプレクサとを備え、前記デジタル信号処理部は、上限周波数がｆｃ未満の所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以下の成分からなる信号を低周波数信号とし、前記所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以上の成分からなる正周波数成分および負周波数成分に対して、周波数軸上で前記正周波数成分を−ｆ_cシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_cシフトした信号を折返し信号としたとき、前記折返し信号に定数を乗じ、前記低周波数信号に加算した信号に等しい第１の信号を生成する手段と、前記折返し信号に前記定数を乗じ、前記低周波数信号から減算した信号に等しい第２の信号を生成する手段とを含み、前記定数は、前記アナログマルチプレクサを駆動するパルス列信号の直流成分の強度を１としたとき、前記パルス列信号の周波数±ｆ _c の成分の強度の逆数であり、前記デジタル信号処理部で生成された前記第１の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、前記デジタル信号処理部で生成された前記第２の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力されることを特徴とする。ここで、低周波数信号は発明の詳細な説明の信号Ａに、正周波数成分は信号Ｂに、負周波数成分は信号Ｃにそれぞれ対応する。

好ましくは、上述の信号生成装置において、前記定数は、π／２以上の実数とすることができる。また、前記アナログマルチプレクサの出力帯域は、前記２つのＤＡＣの各々の出力帯域より広帯域であり得る。

また好ましくは、上述の信号生成装置において、前記デジタル信号処理部は、前記第１の信号および前記第２の信号に対し、前記ＤＡＣの応答特性を補償する処理を行う補償手段をさらに含むことができる。前記アナログマルチプレクサの後段に、ｆ_ｃ以上の周波数成分を抑制するローパスフィルタをさらに備えることもできる。

さらに上述の信号生成装置において、送信情報データのシンボルマッピング、パルス整形、チャネル等化処理を行った信号が前記デジタル信号処理部へ入力され、前記アナログマルチプレクサからの前記アナログ信号が変調手段へ入力されることができる。また、前記変調手段は、直交変調器、偏波多重直交変調器、電気／光変換（Ｅ／Ｏ）デバイスの内のいずれかとすることもできる。

本発明の別の実施態様の信号生成装置では、前記所望の信号は、複数の周波数サブキャリア信号で構成されたマルチキャリア信号であって、前記デジタル信号処理部は、送信情報データを並列に分岐する、シリアル／パラレル変換手段と、前記分岐されたデータをシンボルマッピングし、前記複数のサブキャリアの各々に載せる複数のサブシンボルからなるサブシンボル列を生成するシンボルマップ手段と、前記正周波数成分および前記負周波数成分に対応する前記複数のサブシンボルの一部のサブシンボルに対し、前記周波数軸上のシフトを行うことで、前記低周波数信号に対応する周波数帯域に折り返したサブシンボルを生成する手段と、前記低周波数信号に対応するサブシンボルおよび前記折り返したサブシンボルに前記定数を乗じたサブシンボルを加算または減算して、中間サブシンボル列を得る手段と、前記中間サブシンボル列を逆離散フーリエ変換（ＩＤＦＴ）するＩＤＦＴ演算手段と、前記ＩＤＦＴ演算手段からの出力データ列を直列に並べるパラレル／シリアル変換手段とを含むことができる。ここでマルチキャリア信号には、限定されないが、例えば直交周波数分割多重（ＯＦＤＭ）信号および離散マルチトーン（ＤＭＴ）信号等が含まれる。

また、本発明のさらに別の実施態様の信号生成装置は、前記２つのＤＡＣの各々を上述のいずれかの信号生成装置自体で置き換える操作をＮ回（Ｎは１以上の任意の整数）繰り返して得られるＮ＋１段ネスト型構成を有し、前記Ｎ＋１段ネスト型構成において外側からｎ段目（ｎは１以上Ｎ＋１以下の整数）に位置する２ｎ−１個の前記信号生成装置における前記アナログマルチプレクサの切り替え周波数をｆ_ｃ，ｎとしたとき、ｆ_ｃ，ｋ／２＜ｆ_{ｃ，ｋ＋１}＜ｆ_ｃ，ｋ（ｋは１以上Ｎ以下の整数）であり得る。

本発明のさらに別の実施態様の信号生成装置は、デジタル信号処理部と、２つのデジタル−アナログ変換器（ＤＡＣ）と、クロック周波数ｆ _c ／２で駆動され、前記２つのＤＡＣから出力されるアナログ信号を前記クロック周波数ｆ_c／２で交互に切り替えてアナログ信号として出力するアナログマルチプレクサとを備え、前記デジタル信号処理部は、上限周波数がｆ_c未満の所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以下の成分からなる信号を低周波数信号とし、前記所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以上の成分からなる正周波数成分および負周波数成分に対して、周波数軸上で前記正周波数成分を−ｆ_cシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_cシフトした信号を折返し信号とし、周波数軸上で前記正周波数成分を−ｆ_c／２シフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_c／２シフトした信号を平行移動信号としたとき、前記平行移動信号に定数を乗じた信号を前記低周波数信号に加算し、さらに前記折返し信号を減算した信号に等しい第３の信号を生成する手段と、前記平行移動信号に前記定数を乗じた信号を前記低周波数信号から減算し、さらに前記折返し信号を減算した信号に等しい第４の信号を生成する手段とを含み、前記定数は、前記アナログマルチプレクサを駆動するパルス列信号の直流成分の強度を１としたとき、前記パルス列信号の周波数±ｆ _c ／２の成分の強度の逆数であり、前記デジタル信号処理部で生成された前記第３の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、前記デジタル信号処理部で生成された前記第４の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力されることを特徴とする。上述の信号生成装置において、前記デジタル信号処理部は、前記第３の信号および前記第４の信号に対し、前記ＤＡＣの応答特性を補償する処理を行う補償手段をさらに備えることができる。

好ましくは、前記所望の信号は、複数の周波数サブキャリアで構成されたマルチキャリア信号であって、前記デジタル信号処理部は、送信情報データを並列に分岐する、シリアル／パラレル変換手段と、前記分岐されたデータをシンボルマッピングし、前記複数のサブキャリアの各々に載せる複数のサブシンボルからなるサブシンボル列を生成するシンボルマップ手段と、前記正周波数成分および前記負周波数成分に対応する前記複数のサブシンボルの一部のサブシンボルに対し、前記周波数軸上のシフトの操作を行うことで、前記低周波数信号に対応する周波数帯域に折り返したサブシンボルおよび前記低周波数信号に対応する周波数帯域に平行移動したサブシンボルを生成する手段と、前記低周波数信号に対応するサブシンボル、前記折返したサブシンボル、および前記平行移動したサブシンボルに前記定数を乗じたサブシンボルを加算または減算して、中間サブシンボル列を得る手段と、前記中間サブシンボル列を逆離散フーリエ変換（ＩＤＦＴ）するＩＤＦＴ演算手段と、前記ＩＤＦＴ演算手段からの出力データ列を直列に並べるパラレル／シリアル変換手段とを含むことができる。

本発明の異なる実施態様の信号生成装置は、デジタル信号処理部と、２つのデジタル−アナログ変換器（ＤＡＣ）と、２系統のアナログ入力信号の相対振幅が定数倍となるように調整し、相対振幅を調整された前記２系統のアナログ入力信号の和に等しい第１のアナログ出力信号と、相対振幅を調整された前記２系統のアナログ入力信号の差に等しい第２のアナログ出力信号とを出力するアナログ加減算処理部と、クロック周波数ｆ _c で駆動され、前記アナログ加減算処理部から出力された前記第１のアナログ出力信号および前記第２のアナログ出力信号を、前記クロック周波数ｆ_cで交互に切り替えてアナログ信号として出力するアナログマルチプレクサとを備え、前記デジタル信号処理部は、上限周波数がｆ_c未満の所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以下の成分からなる信号を低周波数信号とし、前記所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以上の成分からなる正周波数成分および負周波数成分に対して、周波数軸上で前記正周波数成分を−ｆ_cシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_cシフトした信号を折返し信号としたとき、前記低周波数信号に等しい第１の信号を生成する手段と、前記折返し信号に等しい第２の信号を生成する手段とを含み、前記定数は、前記アナログマルチプレクサを駆動するパルス列信号の直流成分の強度を１としたとき、前記パルス列信号の周波数±ｆ _c の成分の強度の逆数であり、前記デジタル信号処理部で生成された前記第１の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、前記デジタル信号処理部で生成された前記第２の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力され、前記２つのＤＡＣからの各アナログ出力が、前記２系統のアナログ入力信号として前記アナログ加減算処理部に入力される。

以上説明したように、本発明によれば、複数のＤＡＣを用いた信号生成装置において、単体のＤＡＣの出力帯域と比べてより広帯域な任意の信号を出力することが可能であって、複数のＤＡＣの煩雑な調整が不要な信号生成装置を提供することができる。

図１は、本発明の第１の実施形態に係る信号生成装置の構成を模式的に示した図である。 図２Ａは、本発明の信号生成装置におけるアナログマルチプレクサの動作を説明する図である。 図２Ｂは、本発明の信号生成装置におけるアナログマルチプレクサの動作を説明する別の図である。 図３Ａは、アナログマルチプレクサの第１の信号に乗算されるパルス列の周波数スペクトルを示す図である。 図３Ｂは、アナログマルチプレクサの第２の信号に乗算されるパルス列の周波数スペクトルを示す図である。 図４は、アナログマルチプレクサの動作を周波数領域で模式的に示した図である。 図５は、本発明の第１の実施形態に係る信号生成装置における波形合成動作を周波数領域で模式的に表した図である。 図６は、本発明の第１の実施形態に係る信号生成装置におけるデジタル信号処理部の構成およびフローを説明するブロック図である。 図７Ａは、本発明の第１の実施形態に係る信号生成装置において、ヒルベルト変換を使わない場合の折返し部の演算動作を説明するスペクトル図である。 図７Ｂは、本発明の第１の実施形態に係る信号生成装置において、ヒルベルト変換を使わない場合の折返し部の演算動作を説明する別のスペクトル図である。 図８は、本発明の第２の実施形態に係る信号生成装置を含む光送信器の構例を模式的に示した図である。 図９は、本発明の第３の実施形態に係る信号生成装置を含む光送信器の構成を模式的に示した図である。 図１０は、本発明の第４の実施形態に係る信号生成装置によってＯＦＤＭ信号が生成されるまでの処理を周波数領域で模式的に説明する図である。 図１１は、本発明の第４の実施形態に係る信号生成装置におけるデジタル信号処理部の構成およびフローを示した図である。 図１２は、本発明の第５の実施形態に係る信号生成装置の構成を模式的に示した図である。 図１３Ａは、ＤＡＣの高速化技術の従来技術の構成を示す図である。 図１３Ｂは、従来技術の信号生成装置の動作と本発明の動作との差異を説明する図である。 図１４は、本発明の第６の実施形態に係る信号生成装置における波形合成動作を周波数領域で模式的に表した図である。 図１５は、本発明の第６の実施形態に係る信号生成装置の出力信号において生じる不要成分を周波数領域で模式的に表した図である。 図１６は、本発明の第６の実施形態に係る信号生成装置におけるデジタル信号処理部の構成およびフローを説明するブロック図である。 図１７Ａは、本発明の第６の実施形態に係る信号生成装置で、ヒルベルト変換を使わない場合の平行移動部における演算動作を説明するスペクトル図である。 図１７Ｂは、本発明の第６の実施形態に係る信号生成装置で、ヒルベルト変換を使わない場合の平行移動部における演算動作を説明する別のスペクトル図である。 図１８は、本発明の第７の実施形態に係る信号生成装置によってＯＦＤＭ信号が生成されるまでの処理を周波数領域で模式的に説明する図である。 図１９は、本発明の第７の実施形態に係る信号生成装置におけるデジタル信号処理部の構成を示した図である。 図２０は、本発明の第８の実施形態に係る信号生成装置の構成を模式的に示した図である。 図２１Ａは、本発明の第８の実施形態に係る信号生成装置のデジタル信号処理部の構成およびフローを説明するブロック図である。 図２１Ｂは、本発明の第８の実施形態に係る信号生成装置のアナログ加減算処理部の構成およびフローを説明するブロック図である。 図２２は、本発明の第８の実施形態の信号生成装置におけるリサンプル部出力の第５の信号および第６の信号を周波数領域で模式的に表した図である。 図２３Ａは、第８の実施形態の信号生成装置におけるアナログ加減算部の構成例を示す図である。 図２３Ｂは、第８の実施形態の信号生成装置におけるアナログ加減算部の別の構成例を示す図である。 図２４は、本発明の第９の実施形態に係る信号生成装置のデジタル信号処理部の構成およびフローを説明するブロック図である。 図２５は、本発明の第９の実施形態の信号生成装置における減算部出力の第７の信号およびリサンプル部出力の第８の信号を周波数領域で模式的に表した図である。

以下の説明では、単体のＤＡＣによって本来的に出力可能な帯域を越えて、より広帯域のアナログ信号を出力可能な信号発生装置が開示される。既に述べたように、従来技術では、図１３Ｂの左側に概念的に示したように、複数のＤＡＣを使用しても単体のＤＡＣの帯域と同じ帯域を持つ出力しか得られなかった（非特許文献１）。あるいは、広帯域な出力が得られるものでも、回路構成の非対称性に関連する問題があった（非特許文献２）。本発明の信号発生装置では通常のＤＡＣを複数個組み合わせて、図１３Ｂの右側に概念的に示したように、単体のＤＡＣの出力帯域を越えてより広帯域なアナログ出力を実現し、回路構成の非対称性の問題も解消する。

本発明の信号発生装置の様々な実施形態について、図面を参照しながら詳細に説明する。以下の説明において、信号の上限周波数および下限周波数について言及するときは、対象とする信号に含まれる上限周波数以上および下限周波数以下の周波数成分の電力が、実質的に無視できる程度に小さいことを意味する。より具体的には、ある周波数以上または以下の信号成分の電力が、総信号電力の−２０ｄＢ以下の場合を言う。

また、ＤＡＣやアナログマルチプレクサなどの出力帯域とは、そのデバイスが実質的に出力可能なアナログ信号の上限周波数を言う。一般には、出力レベルが直流近傍のレベルに比べ３ｄＢ〜６ｄＢ程度減衰する周波数を言う。また、フィルタのカットオフ周波数とは、通過利得が通過域の利得から３ｄＢ減衰する周波数を言う。

最初に、本発明の信号発生装置の最も基本的な構成およびその動作原理について詳細に説明する。

[第１の実施形態]
図１は、本発明の第１の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置１００は、デジタル信号処理部１１０、２つのＤＡＣ１２１、１２２およびアナログマルチプレクサ１３１から構成される。信号生成装置１００への入力信号１０１は、デジタル信号処理部１１０において本発明に特有のデジタル信号処理を施される。デジタル信号処理部１１０からの後述の信号処理をされたデジタルデータ信号は、第１のＤＡＣ１２１および第２のＤＡＣ１２２においてそれぞれアナログ信号へ変換される。最後に、２つのＤＡＣからのアナログ信号出力は、アナログマルチプレクサ１３１により出力信号１０２へと変換される。

本発明の信号生成装置において、デジタル信号処理部１１０に入力される信号は、サンプリングされたデジタル信号である点に留意されたい。デジタル信号処理部への入力信号の生成は、これに限定されないが典型的にはＤＳＰによって実現され、ＤＳＰからデジタル信号処理部１１０への入力信号は、デジタルデータ情報や所望のアナログ信号をデジタイズ（サンプリング）したデジタル信号となる。また、所望のアナログ信号は、ＤＳＰ等の内部で、演算処理により生成され、そのデジタイズされた信号が本発明の信号生成装置におけるデジタル信号処理部に入力される。したがって、以下の説明において、所望の信号をサンプリングするとの記載があっても、アナログデジタル変換器（ＡＤＣ）によって現実のアナログデジタル変換が行われるわけではない。ＤＳＰによる演算処理の一過程として観念されるものであって、現実の信号ではないことに留意されたい。ＤＳＰ内において仮想的にアナログ波形を直接デジタイズしたデータがまず生成され、このデジタイズされたデータが、本発明の信号生成装置に供給されて、後述の本発明に特有の信号処理が加えられる。信号処理されたデジタルデータが２つのＤＡＣ１２１、１２２に入力され、アナログマルチプレクサ１３１を経て、現実の所望のアナログ信号が出力されることになる。本発明は、図１に示した信号生成装置の構成と、デジタル信号処理部によって実行される本発明特有の信号処理によって、出力帯域が不十分なＤＡＣ１２１、１２２を組み合わせて用いて、単体のＤＡＣ１２１、１２２の出力帯域と比べてより広帯域のアナログ出力を実現する。

２つのＤＡＣ１２１、１２２は、いずれもアナログマルチプレクサ１３１に対し同じ長さの配線で接続されている。また後述の通り、アナログマルチプレクサ１３１も、その２つの入力ポートから出力点に至るまでの仮想的な信号進行方向に対して、対称な構成を持っている。このため、ＤＡＣ１２１出力点からアナログマルチプレクサ１３１出力点までのアナログ信号経路と、ＤＡＣ１２２出力点からアナログマルチプレクサ１３１出力点までのアナログ信号経路は、同一な構成となっている。回路図上で、また実際のアナログ回路構成の点でも、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸として対称な構成となっている。同等な回路構成および電気特性を持つ２つのＤＡＣ１２１、１２２を用いることで２つのアナログ信号経路は同じ長さとなり、２つＤＡＣを同位相のクロックで駆動すれば、信号遅延の調整は不要となる。

したがって、本発明の信号生成装置では、非特許文献２に示された従来技術の複数のＤＡＣを用いた信号発生装置と比べて、調整が格段に容易となる。尚、上の説明において、回路図上のまたはアナログ信号経路の回路構成が対称であるということは、実際の構成回路素子の装置基板や半導体チップの基板上で物理的な形状や配置が必ずしも同一または対称である必要は無い。上述の２つのＤＡＣに関する信号経路の損失や遅延が同じであれば、ＤＡＣの調整を大幅に簡略化できることに変わりはない。したがって、２つのＤＡＣのアナログ動作を伴う信号経路の形状や配置が多少異なっていても、各ＤＡＣからアナログマルチプレクサ出力点までの信号経路が実質的に同一の長さとなって、同一の損失や遅延が実現できれば、本発明の特徴は発揮される点に留意されたい。

本実施形態の信号生成装置においては、アナログマルチプレクサ１３１はクロック周波数ｆ_ｃで駆動され、ＤＡＣ１２１、１２２の出力帯域はｆ_ｃ／２程度、アナログマルチプレクサ１３１の出力帯域はｆ_ｃ以上である。本発明の信号生成装置１００の基本的な動作を説明するにあたって、以下、まずアナログマルチプレクサ１３１の動作について説明する。

図２Ａおよび図２Ｂは、本発明の信号生成装置におけるアナログマルチプレクサの動作を説明する図である。図２Ａに示したように、アナログマルチプレクサ１３１は、２系統の入力アナログ信号２０１、２０２を周波数ｆ_ｃのクロック信号２０３で高速に切換えながら出力するスイッチ回路である。このスイッチ回路は、図２Ｂに示したような等価的な回路と同等な動作をするものと考えることができる。すなわち、アナログマルチプレクサ１３１は、乗算器２０４ａ、２０４ｂにおいて、入力信号２０１、２０２に、時間領域で交互に切り出すパルス列２０３ａ、２０３ｂをそれぞれ乗じた後、２つの乗算器出力を加算器２０５で加え合わせて出力２０６を得る回路と考えることができる。２つのパルス列２０３ａ、２０３ｂの時間波形は理想的には０と１の２値をとり、値が瞬時に変わる周波数ｆ_ｃの矩形波である。実際の回路ではスイッチの切換え遷移時間は０でなく一定の時間が掛かるため、時間波形は矩形波がある程度なまった波形となる。

図３Ａおよび図３Ｂは、アナログマルチプレクサに乗算されるパルス列の周波数スペクトルを示す図である。図３Ａは、図２Ｂのモデルにおいて第１の入力信号２０１に対し乗算されるパルス列２０３ａのスペクトルを、図３Ｂは、第２の入力信号２０２に対し乗算されるパルス列２０３ｂのスペクトルを、それぞれ模式的に示している。図３Ａおよび図３Ｂを参照すれば、パルス列２０３ａ、２０３ｂの時間波形をフーリエ変換すると、直流成分とｆ_ｃの奇数倍の成分からなる線スペクトルが得られることがわかる。ここではパルス列時間波形が理想的矩形波の場合を想定しており、直流成分（ｆ＝０）の振幅を１としたとき、整数ｋに対し周波数±（２ｋ−１）ｆ_ｃの高調波成分の振幅は２／｛（２ｋ−１）π｝となる。尚、パルス列時間波形のなまりが大きく、パルス列が自乗余弦波で近似できるような波形の場合は、直流成分の振幅を１としたとき、周波数±ｆ_ｃの成分の振幅はほぼ１／２、それ以外の高調波成分の強度はほぼゼロとなる。

また非常に特殊な場合として、パルス列時間波形が値１をとる時間が、値０をとる時間に比べて短い短パルス列で表される場合には、直流成分の振幅を１としたとき、周波数±ｆ_ｃの成分の振幅は２／πより大きくなる。このようにパルス列時間波形が短パルス列で表されるアナログマルチプレクサは、例えばごく短い時間だけ入力アナログ信号２０１を出力した後、しばらくゼロを出力し、続いてごく短い時間だけ入力アナログ信号２０２を出力し、またしばらくゼロを出力する動作を行う。すなわち、このように短パルス列で表されるアナログマルチプレクサは、スイッチングというよりは交互にサンプリングするような動作に近い動作を行うものである。このような動作は、技術的に可能ではあるが、あまり一般的ではない。

パルス列信号の各周波数成分の位相は、パルス列の波形の時間原点の取り方に依存する。第１の入力信号２０１に乗算されるパルス列２０３ａが値１を取る時間スロットの中心点を時間原点とすると、図３Ａに示したスペクトルにおける周波数±（２ｋ−１）ｆ_ｃの成分の位相は、ｋが奇数の場合にはゼロ、偶数の場合にはπとなる。また、時間原点の取り方に依らず、図３Ａのスペクトルと図３Ｂのスペクトルとの間で同じ周波数の成分間における位相差は、直流成分においてゼロ、直流以外の成分においてはπとなる。以下の説明では、パルス列信号の直流成分の強度を１とした場合、周波数±ｆ_ｃの成分の強度を１／ｒとする。ｒの値を、本発明の本実施形態における定数とする。

図４は、本発明の信号生成装置におけるアナログマルチプレクサの動作を周波数領域で模式的に示した図である。図４の（ａ）および（ｃ）は第１の入力信号２０１および第２の入力信号２０２のスペクトルを表し、それぞれ、信号帯域幅が片側ｆ_ｃ／２程度である場合を考える。図４の（ｂ）は、図２Ｂに示したモデルにおいて第１の入力信号２０１にパルス列２０３ａを乗算した後の信号のスペクトルを、図４の（ｄ）は、図２Ｂのモデルにおいて第２の入力信号２０２にパルス列２０３ｂを乗算した後の信号のスペクトルをそれぞれ表す。図４の（ｂ）は、図４の（ａ）の信号スペクトルに図３Ａのパルス列スペクトルを重畳したもの、図４の（ｄ）は、図４の（ｂ）の信号スペクトルに図３Ｂのパルス列スペクトルを重畳したものとなる。

先に定義したように、周波数±ｆ_ｃの成分に重畳された信号強度は、直流成分に重畳された信号に対し１／ｒの強度とした。アナログマルチプレクサ１３１の出力信号は図４の（ｂ）および（ｄ）に示される信号を加算したものとなる。図４の（ｂ）と（ｄ）のスペクトルの間における各周波数成分の位相差を見ると、直流成分に重畳された入力信号間の位相差はゼロ、ｆ_ｃの奇数倍の成分に重畳された入力信号間の位相差はπとなる。尚、周波数±３ｆ_ｃおよびさらに高次の高調波成分に重畳された信号成分は、周波数±ｆ_ｃの成分に重畳された信号とは重なりを持たないため、適宜ローパスフィルタを用いて簡単に除去できる。また、これらの高調波成分は、アナログマルチプレクサ１３１の出力側回路または伝送路中に、さらには受信側において、自然にカットオフされる。このため、以降の説明においては直流成分および周波数±ｆ_ｃに重畳された信号成分のみに着目する。

本発明の信号生成装置では、図３Ａ、図３Ｂおよび図４に示したアナログマルチプレクサ１３１の動作特性を踏まえた上で、デジタル信号処理部１１０において、所望のアナログ信号をデジタイズしたデジタル信号に本発明特有の信号処理を加える。２つのＤＡＣ１２１、１２２の出力信号の上限周波数（出力帯域）がｆ_ｃ／２を少し上回る程度のとき、最終的な出力信号１０２の上限周波数がｆ_ｃ／２より十分大きい広帯域な信号となるよう、デジタル信号処理部１１０において本発明特有の信号処理を加える点に注目されたい。

図５は、本発明の第１の実施形態の信号生成装置における波形合成動作を周波数領域で模式的に表した図である。図５で説明される波形合成動作の信号処理は、図１の本発明の本発明の信号生成装置において、デジタル信号処理部１１０からアナログマルチプレクサ１３１までの構成要素で実施される。図５の（ａ）〜（ｇ）のいずれの図も、横軸は周波数を、縦軸は信号レベル（振幅）を概念的に示している。横軸よりも下のレベルにある信号は、横軸よりも上にある信号と、横軸よりも下にある信号との間で位相差がπであることを示している。図３Ａおよび図３Ｂに示したパルス列のスペクトルに基づいた図５の説明の過程では、各信号成分間の位相差は０またはπの場合だけに限定されている。２つの位相差の場合に応じて信号レベルを単純化して説明しているが、厳密に信号の位相を表現するためには、２次元ではなくて３次元の表記が必要となる。したがって、図５の（ａ）〜（ｇ）の各図は、本発明の信号生成装置における信号処理の概念的な説明のために単純化して表現されている点に留意されたい。

図５の（ａ）は、最終的に本発明の信号生成装置から出力させたい所望信号のスペクトルとする。所望信号は時間軸上で実数信号であり、かつ上限周波数がｆ_ｃ未満である限りにおいて、任意の信号を設定することができる。所望の信号は、まずデジタイズ（サンプリング）された入力データとしてデジタル信号処理部１１０に供給されるが、一連のデジタル信号処理の１つの過程としての仮想的なものであって、演算処理によって直接デジタルデータが生成される。デジタル信号処理部１１０への入力については、後述する図６のより具体的なデジタル信号処理部のブロック図とともに再び説明する。以下の図５の説明では、一連の信号処理が周波数軸上の操作として概念的に説明される。

デジタル信号処理部１１０では、まず図５の（ａ）に示した所望信号を図５の（ｂ）で示したように、記号Ａ、Ｂ、Ｃで示した各信号成分に分離する。Ａの信号成分は時間軸上で実数の低周波数信号であり、Ｂの信号成分およびＣの信号成分を合せた信号も、時間軸上で実数の高周波数信号である。Ｂの信号成分は正周波数成分、Ｃの信号成分は負周波数成分とする。Ｂの信号成分およびＣの信号成分は、互いに、周波数ゼロを中心に折返して複素共役を取った関係となる。このとき、Ａの低周波数信号の信号電力はほぼ｜ｆ｜≦ｆ_ｃ／２の範囲内に、ＢおよびＣの各高周波信号の信号電力はほぼ｜ｆ｜≧ｆ_ｃ／２の範囲内にそれぞれ収まるように分離する。

次に、デジタル信号処理部１１０では、図５の（ｂ）で分離した信号成分のうちＢの信号成分とＣの信号成分をそれぞれ縦軸（振幅軸）上でｒ倍し、周波数軸上でＣの信号成分を＋ｆ_ｃ、Ｂの信号成分を−ｆ_ｃだけそれぞれ水平シフトする。ｒ倍の操作と水平シフトの操作の順序は問わない。周波数軸上でシフトした各信号成分は、Ａの信号成分と加算され、図５の（ｃ）に示したスペクトルを持つ第１の信号が得られる。上述のＢの信号成分とＣの信号成分に対するスペクトルの振幅をｒ倍しおよび周波数軸上でシフトする操作は、Ｂの信号成分およびＣの信号成分をそれぞれｆ_ｃ／２およびｆ_ｃ／２を中心に折返して複素共役を取り、ｒ倍してＡの信号成分に加算する操作と等価である。

一方で、上述の第１の信号を得た操作において最後処理であるＡの信号成分への加算処理を、Ａ信号成分から減算する処理に置き換えた場合、図５の（ｄ）に示したスペクトルを持つ第２の信号を得る。ここで、振幅変更のための定数ｒの値は、前述の通りアナログマルチプレクサ１３１におけるスイッチの切換え遷移特性、すなわち図２Ｂのモデルにおけるパルス列の波形に応じて設定する。パルス列が理想的矩形波で表される場合はｒ＝π／２とし、パルス列のなまりが大きく自乗余弦波で近似できるような波形の場合はｒ＝２とする。定数ｒは、通常はπ／２＜ｒ＜２の範囲で設定される。図５の（ｃ）の第１の信号および（ｄ）の第２の信号の各スペクトルの電力は、共にほぼ｜ｆ｜＜ｆ_ｃ／２の周波数範囲内に収まっている。したがって、第１の信号および第２の信号のいずれも、出力帯域がｆ_ｃ／２程度のＤＡＣであっても充分に生成される。図５の（ｃ）のスペクトルを持つ第１の信号および図５の（ｄ）のスペクトルを持つ第２の信号が、それぞれＤＡＣ１２１、１２２からの出力アナログ信号とすべき信号となる。したがって、第１の信号および第２の信号を出力するデジタル信号が、図１のデジタル信号処理部１１０からＤＡＣ１２１、１２２にそれぞれ与えられる。２つのＤＡＣ１２１、１２２の出力特性が周波数依存性を持つ場合には、デジタル信号処理部１１０は、この周波数依存性を補償するための処理もさらに施すことができる。デジタル信号処理部１１０は、上述の第１の信号および第２の信号を出力するための補償されたデジタル信号を、ＤＡＣ１２１、１２２に供給する。

図５の（ｃ）に示したスペクトルを持つアナログ信号が、ＤＡＣ１２１からアナログマルチプレクサ１３１へ、第１の入力信号として供給される。同様に、図５の（ｄ）に示したスペクトルを持つアナログ信号が、ＤＡＣ１２２からアナログマルチプレクサ１３１へ、第２の入力信号として供給される。このとき、図２Ｂのモデルにおいて入力信号２０１、２０２にパルス列２０３ａ、２０３ｂを乗算したときの図４の（ｂ）および（ｄ）の各スペクトルを参照すれば、アナログマルチプレクサ１３１からの第１の入力信号および第２の入力信号に対応する出力信号は、それぞれ、図５の（ｅ）および（ｆ）に示したスペクトルとなる。

図５の（ｅ）および（ｆ）に示した各スペクトルの信号間において、直流成分に重畳された信号については、Ａの信号成分が互いに同相となっている。一方、振幅をｒ倍して周波数軸上でシフトして得られたｒＢと表示された信号成分は互いに逆相（ｒＢと−ｒＢ）に、同様に振幅をｒ倍して周波数軸上でシフトして得られたｒＣと表示された信号成分も互いに逆相（ｒＣと−ｒＣ）となっている。周波数±ｆ_ｃに重畳された信号については、Ａ／ｒと表示された信号成分が互いに逆相となっている。一方、Ｂと表示された信号およびＣと表示された信号は、それぞれ、互いに同相となることがわかる。ここで、図５の（ｅ）で周波数±ｆ_ｃに重畳されたＢと表示された信号は、図５の（ｃ）で直流成分に重畳されていたｒＢと表示された成分がパルス列と乗算される。このため、図３Ａおよび図３Ｂで先に定義した通り、パルス列を乗じて周波数±ｆ_ｃの成分のレベルは直流成分に対して１／ｒの関係にあることから、振幅が（ｒＢ）×（１／ｒ）＝Ｂとなっている点に留意されたい。周波数±ｆ_ｃに重畳されたＣと表示された信号についても、同様に、振幅が（ｒＣ）×（１／ｒ）＝Ｃとなっている。

図５の（ｅ）および（ｆ）のスペクトルは、アナログマルチプレクサ１３１によって加算され、最終的にアナログマルチプレクサ１３１の出力点から得られる信号は、図５の（ｇ）に示したスペクトルを持つ信号となる。図５の（ｇ）においては、図５の（ｅ）および（ｆ）に示した信号間で互いに逆相となっていた成分（ｒＢ、ｒＣ）が打ち消し合い、同相（Ａ、Ｂ、Ｃ）となっていた成分だけが残される。これによって、｜ｆ｜＜ｆ_ｃの周波数範囲において図５の（ａ）および（ｂ）に示した所望の信号が得られる。ｆ＜−ｆ_ｃおよびｆ_ｃ＜ｆの周波数範囲おいては、それぞれ、Ｂと表示された不要な成分およびＣと表示された不要な成分が残る。これらの不要成分は、周波数ｆ_ｃ付近にカットオフ周波数を有するローパスフィルタを用いれば簡単に除去できる。また、場合によってはアナログマルチプレクサ１３１の出力側回路または引き続く伝送路、さらには対応する受信側回路で自然にカットされる。

図５の（ａ）から（ｇ）までの一連のスペクトル操作を参照すれば、ＤＡＣ１２１、１２２から出力すべき信号のスペクトルは（ｃ）および（ｄ）となっている。したがって、ＤＡＣ１２１、１２２の出力帯域がｆ_ｃ／２程度であっても、本発明の信号生成装置の最終的な出力信号１０２として、図５の（ａ）および（ｇ）に示したような上限周波数がｆ_ｃ／２より十分に大きい（但しｆ_ｃよりは小さい）任意の所望信号を得ることができる。

本発明における図５の（ａ）から（ｇ）までのスペクトル操作の過程を数式で示すと、以下の通りとなる。図５の（ａ）に示した所望信号のスペクトルをＳ_ｔｒｇ（ｆ）、図５の（ｂ）における信号成分Ａ、信号成分Ｂおよび信号成分ＣをそれぞれＳ_Ａ（ｆ）、Ｓ_Ｂ（ｆ）およびＳ_Ｃ（ｆ）とする。ここで、図５の（ｃ）に示した第１のＤＡＣ１２１の出力アナログ信号のスペクトルＳ_１（ｆ）、図５の（ｄ）に示した第２のＤＡＣ１２２の出力アナログ信号のスペクトルＳ_２（ｆ）は、それぞれ次式となる。

一方、図２Ｂのアナログマルチプレクサの動作モデルにおいて、｜ｆ｜≧３ｆ_ｃの周波数範囲の成分を無視すると、アナログマルチプレクサへの第１の入力信号および第２の入力信号にそれぞれ乗じられるパルス列のスペクトルＰ_１（ｆ）およびＰ_２（ｆ）は、次式で与えられる。

ここでδは、ディラックのデルタ関数である。重畳演算を記号＊で表すと、式（１）および式（２）より、図５の（ｇ）に示したアナログマルチプレクサ１３１の出力信号Ｓ_ｏｕｔ（ｆ）は、次式によって与えられる。

式（３）のように、アナログマルチプレクサ１３１の出力信号Ｓ_ｏｕｔ（ｆ）は、所望信号Ｓ_ｔｒｇ（ｆ）に対して、信号成分Ｂを周波数軸上で−２ｆ_ｃ だけ水平シフトさせた信号および信号成分Ｃを周波数軸上で＋２ｆ_ｃ だけ水平シフトさせた信号を加えた信号となっている。上述の式（３）から把握される処理は、図５の（ｃ）および（ｄ）で説明したデジタル信号処理部１１０で実行される処理と同じであり、図５で説明した処理と式（３）から得られる処理は整合している。前述の通り、所望信号のスペクトルＳ_ｔｒｇ（ｆ）は、｜ｆ｜≧ｆ_ｃ の範囲ではほぼ信号レベルがゼロである。したがって、式（３）の信号成分Ｓ_Ｂ（ｆ＋２ｆ_ｃ ）はｆ≧−ｆ_ｃ において、信号成分Ｓ_Ｃ（ｆ−２ｆ_ｃ ）はｆ≦ｆ_ｃ においてそれぞれ信号電力はほぼゼロであり、周波数軸上で所望信号のスペクトルＳ_ｔｒｇ（ｆ）と重なることはない。

尚、上述の数式を用いた説明においては非本質的なスケーリングファクタは省略されている。本発明の信号発生装置の実際の回路動作を記述するためには、例えばアナログマルチプレクサ１３１の損失またはゲイン（増幅回路が含まれる場合）に対応する定数を式（３）の右辺に乗じる必要がある。

上述のように、本発明の信号生成装置においてデジタル信号処理部１１０が果たす役割は、２つのＤＡＣ１２１、１２２からの各出力アナログ信号が図５の（ｃ）および（ｄ）にそれぞれ示したスペクトルを持つ信号となるようなデジタル信号を生成し、ＤＡＣ１２１、１２２にそれぞれ供給することにある。そのために、所望信号に基づいて、図５の（ｃ）および（ｄ）に相当する信号をそれぞれデジタル領域で生成するとともに、ＤＡＣ１２１、１２２が持っている出力特性の周波数依存性があれば、これを補償する処理も合わせて行えば良い。

図６は、本発明の第１の実施形態に係る信号生成装置におけるデジタル信号処理部の構成およびフローを説明するブロック図である。図６のデジタル信号処理部１１０は、機能ブロック図として表現されているが、デジタル信号処理部１１０の各ブロックの機能は例えばＤＳＰを用いた演算処理でも実行できる。したがって、図６は実質的に矢印の向きに実行される演算フローを示していると見ることもできる。もちろん、各ブロックの処理の一部をハードウェア処理で実現することも、また、ハードウェア処理および演算処理を組み合わせても実現することできる。以下、信号の流れに沿って、デジタル信号処理部１１０における各機能ブロックの処理を順に説明する。

本発明の信号生成装置の入力信号１０１としては、所望信号をサンプリングレートｆ_ｓ０でサンプリングしたデジタル信号を用いる。先に述べたとおり、入力信号１０１は生成したい所望信号をデジタル領域で生成したものであって、現実の所望信号は存在していない。サンプリングレートｆ_ｓ０は、所望信号のスペクトルＳ_ｔｒｇ（ｆ）の上限周波数の２倍より大きな値に設定する。サンプリング定理からも明らかなように、この設定によって所望信号をほぼ情報損失なくデジタル領域で取り扱うことができる。簡単のため、アナログマルチプレクサ１３１は、出力側の周波数応答がフラットな理想特性を持つものと仮定する。実際には、マルチプレクサは高周波数側において減衰する応答特性を有していることが一般的である。その場合は、入力信号１０１として、所望信号をサンプリングした信号に対し、アナログマルチプレクサ１３１の応答特性を予め補償する処理をさらに施したデジタル信号を入力する。

図６の帯域分割部６１１においては、入力された入力信号１０１を低周波数信号６６１と高周波数信号６６２とに分離する。低周波数信号６６１は、図５の（ｂ）においてＡで示した信号成分、すなわち式（１）におけるＳ_Ａ（ｆ）で示される信号に相当する。高周波数信号６６２は、図５の（ｂ）においてＢで示した信号成分およびＣで示した信号成分、すなわち式（１）におけるＳ_Ｂ（ｆ）＋Ｓ_Ｃ（ｆ）で示される信号に相当する。具体的には、例えばカットオフ周波数ｆ_ｃ／２程度のデジタルローパスフィルタ（ＬＰＦ）を用いて、入力信号１０１の低周波数成分を切り出して低周波数信号６６１を得ることができる。さらに、入力信号１０１のコピーから得られた低周波数信号６６１を減算して高周波数信号６６２を得ることができる。この時、ＬＰＦの通過域における通過利得は０ｄＢとする。

別法として、ハイパスフィルタ（ＨＰＦ）を用いて入力信号１０１から直接高周波数信号６６２を得て、これを入力信号１０１から減算して低周波数信号６６１を得ることもできる。また、ＬＰＦおよびＨＰＦを個別に用いて入力信号１０１から低周波数信号６６１および６６２をそれぞれ得ることもできる。ＬＰＦとしては、例えばカットオフ周波数ｆ_ｃ／２のコサインロールオフ特性を有する有限インパルス応答（ＦＩＲ）フィルタ等を用いることができる。上述のように、本発明の信号生成装置におけるデジタル信号処理として様々な実装方法を採ることが可能であって、具体的な信号処理方法は、以後説明する他のブロックの処理を含めて明細書の記載だけに限定されない。

図６の折返し部６２１においては、周波数領域において高周波数信号６６２の正周波数成分を−ｆ_ｃ 、負周波数成分を＋ｆ_ｃ それぞれシフトさせ、さらに振幅をｒ倍して折返し信号６６３を出力する。具体的には、例えばヒルベルト変換を用いて以下のような演算を行えば良い。ヒルベルト変換は、一般にＦＩＲフィルタにより実現可能である。すなわち、ｘ（ｎ）のヒルベルト変換をＨｉｌｂｅｒｔ［ｘ（ｎ）］とすると、入力される高周波数信号６６２をｘ（ｎ）（ｎは整数のインデックス）の正周波数成分をｘ_＋（ｎ）および負周波数成分ｘ₋（ｎ）は、次式によって与えられる。

さらに周波数領域でスペクトルを±ｆ_ｃ シフトさせる操作は、時間領域でｅｘｐ（±ｊ２πｆ_ｃ ｎ／ｆ_ｓ０ ）を乗算することに相当する。したがって、折返し部６２１では、次式の演算を行い、折返し信号６６３ｙ（ｎ）を出力する。

式（５）によって得られる折返し信号６６３は、図５の（ｃ）に示した周波数領域においてｒＢで示された信号成分およびｒＣで示された信号成分に相当する。すなわち式（１）において２つのＤＡＣ１２１、１２２から出力されることになるアナログ信号のスペクトルＳ_１（ｆ）、Ｓ_２（ｆ）の各第２項ｒ｛Ｓ_Ｂ（ｆ＋ｆ_ｃ ）＋Ｓ_Ｃ（ｆ−ｆ_ｃ ）｝を、時間領域においてサンプリングレートｆ_ｓ０ でサンプリングした信号に相当する。実際には、式（４）および式（５）の２行目の演算はヒルベルト変換による遅延分だけ第１項のｘ（ｎ）を遅延させて実行する必要があるが、簡単のため遅延操作は省略して記述した。

図６のリサンプル部６３１、６３２では、低周波数信号６６１および折返し信号６６３のデジタル信号のサンプリングレートをｆ_ｓ０ からｆ_ｓ１ に、それぞれ変換する。ここでｆ_ｓ１はＤＡＣ１２１、１２２のサンプリングレートであり、前述の通りＤＡＣ１２１の出力信号Ｓ_１（ｆ）およびＤＡＣ１２２の出力信号Ｓ_２（ｆ）の上限周波数の２倍より大きな値とする必要がある。Ｓ_１（ｆ）およびＳ_２（ｆ）の上限周波数はｆ_ｃ ／２を少し上回る程度であり、所望信号Ｓ_ｔｒｇ（ｆ）の上限周波数より小さいので、一般にｆ_ｓ１＜ｆ_ｓ０ と考えることができる。但しｆ_ｓ１＝ｆ_ｓ０ とすることも可能であり、その場合は当然ながらリサンプル部６３１、６３２は省くことができる。ｆ_ｓ１＝ｆ_ｓ０ とする場合とは、例えばＤＡＣ１２１、１２２の動作可能なサンプリングレートが同ＤＡＣの出力帯域ｆ_ｃ ／２の４倍程度と相対的に大きい場合である。

図６の加算部６４１では、リサンプルされた低周波数信号６６１にリサンプルされた折返し信号６６３が加算され、第１の信号６７１が生成される。第１の信号６７１は、図５の（ｃ）に示されたすべてのスペクトルの総和、すなわち式（１）におけるＳ_１（ｆ）で示された第１の信号に相当する。減算部６４２ではリサンプルされた低周波数信号６６１からリサンプルされた折返し信号６６３が減算され、第２の信号６７２が生成される。第２の信号６７２は、図５の（ｄ）に示されたすべてのスペクトルの総和、すなわち式（１）におけるＳ_２（ｆ）で示された第２の信号に相当する。第１の信号６７１および第２の信号６７２は、まだデジタル信号である点に留意されたい。

したがって本発明は、デジタル信号処理部１１０と、２つのデジタル−アナログ変換器（ＤＡＣ）１２１、１２２と、前記２つのＤＡＣから出力されるアナログ信号を周波数ｆ_ｃで交互に切り替えてアナログ信号として出力するアナログマルチプレクサ１３１とを備え、前記デジタル信号処理部は、上限周波数がｆ_ｃ未満の所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以下の成分からなる信号を低周波数信号（信号成分Ａ）とし、前記所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以上の成分からなる正周波数成分（信号成分Ｂ）および負周波数成分（信号成分Ｃ）に対して、周波数軸上で前記正周波数成分を−ｆ_ｃシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_ｃシフトした信号を折返し信号としたとき、前記折返し信号に定数（ｒ）を乗じ、前記低周波数信号に加算した信号に等しい第１の信号６７１を生成する手段と、前記折返し信号に前記定数（ｒ）を乗じ、前記低周波数信号から減算した信号に等しい第２の信号６７２を生成する手段とを含み、前記デジタル信号処理部で生成された前記第１の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、前記デジタル信号処理部で生成された前記第２の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力されることを特徴とする信号生成装置として実施できる。

最後に、図６の補償部６５１、６５２においてＤＡＣ１２１、１２２が本来的に持っている周波数応答特性が補償される。具体的には、近似的にＤＡＣ１２１、１２２の周波数応答特性をキャンセルする逆特性となるような応答特性を有するフィルタを用いれば良い。このような補償処理は予等化とも呼ばれ、ＤＡＣを用いた高速通信システムにおいて一般的に行われている。補償部６５１、６５２からの出力デジタル信号が、デジタル信号処理部１１０の出力としてＤＡＣ１２１、１２２へそれぞれ供給される。ＤＡＣ１２１の出力からは、アナログ信号として図５の（ｃ）に示したスペクトルを有しており、式（１）におけるＳ_１（ｆ）として示される第１の信号が得られる。同様に、ＤＡＣ１２２の出力からは、アナログ信号として図５の（ｄ）に示したスペクトルを有しており、式（１）におけるＳ_２（ｆ）として示される第２の信号が得られる。ＤＡＣ１２１、１２２の周波数応答特性が第１の信号Ｓ_１（ｆ）および第２の信号Ｓ_２（ｆ）の上限周波数までの帯域でほぼフラットである場合は、補償部６５１、６５２を省くことができる。

図６の折返し部６２１における演算は、本発明の信号生成装置の入力信号１０１のサンプリングレートｆ_ｓ０ が一定の条件を満たす場合、上述したヒルベルト変換を使わずに実施することもできる。ヒルベルト変換を使わずに折返し部６２１の演算を行う別の実装方法を以下に示す。ここで、入力される高周波数信号６６２をｘ（ｎ）とし、ｘ（ｎ）のスペクトル（離散時間フーリエ変換）をＸ（ｆ）とする。スペクトルＸ（ｆ）は周波数軸上で周期ｆ_ｓ０ の周期関数となり、式（１）におけるＳ_Ｂ（ｆ）およびＳ_Ｃ（ｆ）を用いて次式のように表すことができる。

ｘ（ｎ）に時間領域で周波数ｆ_ｃ の余弦波を乗算し２ｒ倍することで得られる信号を、次式のようにｙ´（ｎ）とする。

このとき、ｙ´（ｎ）のスペクトル（離散時間フーリエ変換）Ｙ´（ｆ）は、次式によって表される。

一方、前述のように折返し部６２１の出力として得たい信号ｙ（ｎ）は、式（１）におけるｒ｛Ｓ_Ｂ（ｆ＋ｆ_ｃ ）＋Ｓ_Ｃ（ｆ−ｆ_ｃ ）｝を時間領域においてサンプリングレートｆ_ｓ０でサンプリングした信号である。したがって、ｙ（ｎ）のスペクトル（離散時間フーリエ変換）Ｙ（ｆ）は、次式によって表される。

式（９）および式（８）を参照すれば、式（８）の右辺３行目の第１項Ｓ_Ｂ（ｆ−ｆ_ｃ −ｋｆ_ｓ０ ）および第４項Ｓ_Ｃ（ｆ＋ｆ_ｃ −ｋｆ_ｓ０ ）を除去するようなフィルタ処理を式（８）に対応するｙ´（ｎ）に対して施せば、ｙ（ｎ）が得られることがわかる。

図７Ａおよび図７Ｂは、ヒルベルト変換を使わない場合の折返し部における演算動作を説明するスペクトル図である。以下では式（８）の右辺３行目の第１項Ｓ_Ｂ（ｆ−ｆ_ｃ −ｋｆ_ｓ０ ）に着目する。式（８）のこの第１項は、図５の（ｂ）におけるＢの信号成分をｒ倍し、周波数軸上で＋ｆ_ｃ シフトしたものがｆ_ｓ０ 間隔で繰り返し現れるスペクトルを表している。ここで、Ｂの信号成分の上限周波数をｆ_Ｍａｘ 、下限周波数をｆ_Ｍｉｎとする。式（８）の第１項のスペクトルは、入力信号１０１のサンプリングレートｆ_ｓ０ がｆ_ｓ０ ＞ｆ_Ｍａｘ ＋ｆ_ｃ の場合、図７Ａに示したように、ナイキスト帯域内すなわち｜ｆ｜＜ｆ_ｓ０ ／２ではｋ＝０の成分すなわちＳ_Ｂ（ｆ−ｆ_ｃ ）のみが現れる。これは例えばカットオフ周波数ｆ_ｃ 程度のＬＰＦを用いれば簡単に除去できる。

一方、入力信号１０１のサンプリングレートｆ_ｓ０ がｆ_ｓ０ ＜ｆ_Ｍａｘ ＋ｆ_ｃ の場合は、図７Ｂに示したようにｋ＝−１の成分すなわちＳ_Ｂ（ｆ−ｆ_ｃ ＋ｆ_ｓ０ ）が負周波数側に現れる。この負周波数側に現れる不要成分の上限周波数はｆ_Ｍａｘ ＋ｆ_ｃ−ｆ_ｓ０ となり、必要成分であるＳ_Ｂ（ｆ＋ｆ_ｃ ）の下限周波数はｆ_Ｍｉｎ −ｆ_ｃ となる。したがって、ｆ_Ｍａｘ＋ｆ_ｃ−ｆ_ｓ０ ＜ｆ_Ｍｉｎ −ｆ_ｃ の関係があれば、負周波数側に現れるこの不要成分はカットオフ周波数｜ｆ_Ｍｉｎ −ｆ_ｃ｜程度のＬＰＦを用いて除去可能である。以上の議論は、式（８）の右辺３行目の第４項Ｓ_Ｃ（ｆ＋ｆ_ｃ −ｋｆ_ｓ０ ）についても同様に成り立つ。すなわち、ｆ_Ｍａｘ ＋ｆ_ｃ−ｆ_ｓ０ ＜ｆ_Ｍｉｎ −ｆ_ｃであれば、折返し部６２１における処理としては、式（７）に示したように入力信号に対し周波数ｆ_ｃ の余弦波を乗算した後で、適切なＬＰＦによって不要周波数成分を除去すれば良い。

さらに、ｆ_ｓ０ ＝２ｆ_ｃ とすれば、余弦波の乗算により生じる不要成分であったＳ_Ｂ（ｆ− ｆ_ｃ＋ｆ_ｓ０ ）が必要成分であるＳ_Ｂ（ｆ＋ｆ_ｃ ）とちょうど一致するため、除去する必要が無くなる。このため、折返し部６２１における処理をさらに簡易化でき、所望の折返し信号ｙ（ｎ）は、ＬＰＦを用いることなく次式の演算のみで得られる。

すなわち、ｒ・ｘ（ｎ）の符号を交互に反転させたものをｙ（ｎ）とすれば良い。このことを確認するため、式（１０）のスペクトル（離散時間フーリエ変換）Ｙ（ｆ）を求めると、次式のように展開できる。

式（１１）は、式（９）においてｆ_ｓ０ ＝２ｆ_ｃ とした結果と一致する。

さらに別の実装方法として、図６に示したデジタル信号処理部１１０における処理フロー全体は、これまで説明したような時間領域での処理ではなく、周波数領域の処理を用いて実現することもできる。例えば、まず入力信号１０１の時間領域信号を帯域分離部の前段で離散フーリエ変換（ＤＦＴ：Discrete Fourier Transform）により周波数領域信号に変換する。その後、帯域分離部６１１、折返し部６２１、加算部６４１、減算部６４２、補償部６５１、６５２の各処理を全て周波数領域で行う。最後に、補償部６５１、６５２の周波数領域信号出力を逆離散フーリエ変換（ＩＤＦＴ：Inverse ＤＦＴ）により時間領域信号に再変換して、ＤＡＣ１２１、１２２へ出力する。周波数領域では、帯域分離およびＤＡＣ応答特性補償の各操作は、適当なフィルタ形状関数を乗算することによって簡単に実現できる。折返し操作（周波数シフト）についても、周波数領域ではインデックスの入れ替え（データ点の並べ替え）により簡単に実現できる。この場合、ＤＦＴおよびＩＤＦＴのポイント数毎にブロック処理を行うことになるが、ブロック間干渉の影響を除去するために、一般的によく用いられるようなオーバラップ処理を行えば良い。

以上、デジタル信号処理部１１０の各ブロックの処理について、その実装方法の異なるバリエーションを示したが、本発明の特徴は具体的な演算処理の実装方法に依らない。本発明は、２つのＤＡＣ１２１、１２２の出力アナログ信号として図５の（ｃ）に示したスペクトルを持つ第１の信号および図５の（ｄ）に示したスペクトルを持つ第２の信号を、アナログマルチプレクサへ１３１出力するように、デジタル信号処理部１１０を動作させるところに特徴がある。すなわち、デジタル信号処理部１１０が、式（１）における第１の信号Ｓ_１（ｆ）および第２の信号Ｓ_２（ｆ）として示した信号を出力させるデジタル信号を２つのＤＡＣへ供給することで、本発明に特有の次の効果が発揮される。

すなわち、デジタル信号処理部１１０における本発明に特有の信号処理によって、２つのＤＡＣおよびアナログマルチプレクサから構成される信号生成装置において、単体のＤＡＣの出力帯域と比べてより広帯域な任意の信号を出力することが可能となる。具体的には、現行のＣＭＯＳ−ＤＡＣを本発明と組み合わせれば３０ＧＨｚ程度の出力帯域を実現することができる。単体のＣＭＯＳ−ＤＡＣの帯域も伸びてきており、またＳｉＧｅやＩｎＰ等の化合物半導体のデバイスを利用すれば、本発明と組み合わせて〜５０ＧＨｚ程度の出力帯域が期待できる。

また、図１に示した信号生成装置の全体構成から明らかなように、ＤＡＣ１２１、１２２の各出力点からアナログマルチプレクサ１３１の出力までは、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸として対称な構成となっている。したがって、ＤＡＣの振幅および遅延の調整は最低限度のもので済む。本発明の信号生成装置でも、半導体チップの製造ばらつきに起因するＤＡＣの間の調整、装置内の接続ケーブル間の調整、アナログマルチプレクサの入力ポート間の特性差を補償する調整が必要な場合もある。例えば一方ＤＡＣが他方のＤＡＣより出力振幅が小さい場合、他方のＤＡＣの出力を絞るような調整が必要となるが、一般に同一設計・同一プロセスで製造したＤＡＣを用いればこのような調整は簡単な微調整で済む。このような本発明に特有の効果は、第１の信号Ｓ_１（ｆ）および第２の信号Ｓ_２（ｆ）を得るためのデジタル信号処理部１１０における処理フローの具体的な実装方法の詳細には依存しない。

[第２の実施形態]
図８は、本発明の第２の実施形態に係る信号生成装置を含む光送信器の構例を模式的に示した図である。本実施形態では、図１に示した信号生成装置と同等の信号生成装置８００が光送信器８９０の中に組み込まれている。本実施形態の信号生成装置８００は、図１に示した信号生成装置１００と比べ、アナログマルチプレクサ８３１の後段にローパスフィルタ（ＬＰＦ）８６１が接続されている点で相違している。ＬＰＦ８６１は、カットオフ周波数ｆ_ｃ程度のアナログＬＰＦによって実現できる。ＬＰＦ８６１は、図５の（ｇ）に示した出力信号スペクトルのうち、ｆ＜−ｆ_ｃに存在するＢの信号成分およびｆ＞ｆ_ｃに存在するＣの信号成分を、不要な信号成分として除去する。前述のように、これらの不要成分はアナログマルチプレクサ８３１が持つ出力特性により自然に除去される場合があり、また、本光送信器８９０に対応する受信側装置でもこれらの不要成分を除去することもできる。本実施形態のように、ＬＰＦ８６１をアナログマルチプレクサ８３１の後段に挿入することで、これらの不要成分を確実に送信側装置内で除去できる。本実施形態のＬＰＦを含む構成によって、例えば伝送路の非線形性が大きい場合に生じる、不要成分から所望信号成分への干渉を防ぐことができる。また、本発明の信号生成装置で生成した信号を光等のキャリアに載せて他の信号と周波数（波長）多重して伝送する場合においても、不要成分によって生じる隣接チャネルへのクロストークを抑制することができる。

本実施形態の光送信器８９０は、光の強度変調を用いる光送信器であり、強度変調−直接検波方式を用いた光伝送システム等で用いられる。本実施形態において、信号生成装置８００のデジタル信号処理部８１０は、光の強度変調を用いる送信器のためのベースバンド信号を生成することになる。信号生成装置８００は、送信情報データにデジタル変調と、次に述べるような他の処理を加えた実数のデジタル波形８０２を出力する。光送信器８９０はでは、まず、予め誤り訂正符号化された送信情報データ８８１に対して、デジタル変調部８８２で所定の変調方式に応じたシンボルマッピングが行われる。波形整形・補償部８８３で、パルス整形、チャネル応答の補償処理（予等化）および光送信器８９０の後段に配置される電気／光変換（Ｅ／Ｏ）デバイスの電圧応答の非線形性を補償する処理等が行われる。信号生成装置８００に対しては、上述の一連の処理がなされたデジタイズされたデータが入力データ８０１としてデジタル信号処理部８１０に供給される。上述の誤り訂正符号化、シンボルマッピング、パルス整形、チャネル予等化などの機能は、通常、物理的には全て送信側ＤＳＰによって実装され得る。したがって、典型的には信号生成装置８００への入力データ８０１は送信側ＤＳＰから供給される。本実施形態の光送信器８９０においては、信号生成装置８００に含まれるデジタル信号処理部８１０の機能も、上述の送信側ＤＳＰに一体的に組み込んで構成しても良い。

信号生成装置８００からのアナログ出力信号８０２は、増幅器８８４により増幅された後、Ｅ／Ｏデバイス８８５により光信号に変換され、伝送路へと出力される。Ｅ／Ｏデバイス８８５としては、直接変調レーザや、吸収型変調器集積レーザ等、電気信号を光の強度情報に変換するデバイスを用いる。本実施形態の信号生成装置８００を含む光送信器８９０でも、２つのＤＡＣ８２１、８２２が、図５の（ｃ）に示したスペクトルを持つ第１の信号および図５の（ｄ）に示したスペクトルを持つ第２の信号を、出力アナログ信号としてアナログマルチプレクサ８３１へ出力するように、デジタル信号処理部８１０を動作させる。本実施形態では、デジタル信号処理部８１０は光の強度変調を用いる送信器のためのベースバンド信号を生成する。デジタル信号処理部８１０が、２つのＤＡＣに対して、式（１）における第１の信号Ｓ_１（ｆ）および第２の信号Ｓ_２（ｆ）として示した信号を出力させるデジタル信号を供給することで、本発明の効果が発揮される。デジタル信号処理部８１０における本発明に特有の信号処理によって、２つのＤＡＣ８２１、８２２およびアナログマルチプレクサ８３１から構成される信号生成装置では、単体のＤＡＣの出力帯域と比べてより広帯域な任意の信号を出力することが可能となる。また、図８に示したデジタル信号処理部８１０の全体構成から明らかなように、ＤＡＣ８２１、８２２の各出力点からアナログマルチプレクサ８３１の出力までは、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸として対称な構成となっている。したがって、第１の実施形態の信号生成装置と同様に、本実施形態でもＤＡＣの振幅および遅延の調整は最低限度のもので済む。

[第３の実施形態]
図９は、本発明の第３の実施形態に係る信号生成装置を含む光送信器の構成を模式的に示した図である。光送信器９９０は、４つの信号生成装置９００ａ〜９００ｄを備えている。信号生成装置９００ａ〜９００ｄの各々の構成は、図８に示した第２の実施形態の信号生成装置８００と同等である。本実施形態の光送信器９９０は、光の直交する２偏波の強度および位相を用いる送信器であり、コヒーレント光伝送システム等で用いられる。直交する２偏波をＸ偏波およびＹ偏波とし、同相成分をＩ、直交位相成分をＱでそれぞれ表すと、各信号生成装置９００ａ〜９００ｄは、Ｘ偏波Ｉ成分、Ｘ偏波Ｑ成分、Ｙ偏波Ｉ成分、Ｙ偏波Ｑ成分に対応する４種類の実数波形を生成する。

光送信器９９０では、まず、予め誤り訂正符号化された送信情報データ９８１に対して直交する２偏波を用いた変調方式に応じたシンボルマッピング等を行う。さらにパルス波形整形と必要なチャネル予等化を施し、Ｘ偏波Ｉ成分、Ｘ偏波Ｑ成分、Ｙ偏波Ｉ成分、Ｙ偏波Ｑ成分の各実数波形に対応するデジタイズされたデータが入力データ９０１ａ〜９０１ｄとして信号生成装置９００ａ〜９００ｄに供給される。信号生成装置９００ａ〜９００ｄからのアナログ出力信号は、それぞれ、増幅器９８４ａ〜９８４ｄにより増幅される。増幅された信号は、送信レーザ９８５に接続された偏波多重ＩＱ変調器９８６へと入力され、光信号として伝送路へと出力される。本実施形態の光送信器９９０でも、誤り訂正符号化、シンボルマッピング、パルス整形、チャネル応答補償、ＩＱ変調器応答の非線形性補償などの機能を全て送信側ＤＳＰによって実装することができる。したがって、典型的には信号生成装置９００ａ〜９００ｄへの入力データ９０１ａ〜９０１ｄは送信側ＤＳＰから供給され得る。本実施形態の光送信器９９０においては、信号生成装置９００ａ〜９００ｄに含まれるデジタル信号処理部９１０ａ〜９１０ｄの各機能も、上述の送信側ＤＳＰに一体的に組み込んで構成しても良い。

本実施形態の信号生成装置９００ａ〜９００ｄを含む光送信器９９０でも、各々の信号生成装置において例えば信号生成装置９００ａでは、２つのＤＡＣ９２１ａ、９２２ａが図５の（ｃ）に示したスペクトルを持つ第１の信号および図５の（ｄ）に示したスペクトルを持つ第２の信号を、出力アナログ信号としてアナログマルチプレクサ９３１ａへ出力するように、デジタル信号処理部９１０ａを動作させる。本実施形態の光送信器９９０の信号生成装置９００ａ〜９００ｄでは、各デジタル信号処理部は直交２偏波を用いた変調を用いる変調器のための４種類のベースバンド信号を生成する。各デジタル信号処理部が、対応する２つのＤＡＣに対して、式（１）における第１の信号Ｓ_１（ｆ）および第２の信号Ｓ_２（ｆ）として示した信号を出力させるデジタル信号を供給することで、本発明の効果が発揮される。デジタル信号処理部における本発明に特有の信号処理によって、２つのＤＡＣおよびアナログマルチプレクサから構成される信号生成装置において、単体のＤＡＣの出力帯域と比べてより広帯域なベースバンド信号を出力することが可能となる。ＤＡＣの振幅および遅延の調整も、第１の各実施形態および第２の各実施形態と同様に、最低限度のもので済む。

[第４の実施形態]
図１１は、本発明の第４の実施形態に係る信号生成装置におけるデジタル信号処理部の構成を示した図である。本実施形態の信号生成装置の全体構成は、図１に示した第１の実施形態の信号生成装置１００と同じであるが、デジタル信号処理部として、図１１に示したような処理を行うデジタル信号処理部１１１０を備える点で第１の実施形態と相違する。また、第１の実施形態〜第３の実施形態の信号生成装置は、アナログマルチプレクサのクロック周波数をｆ_ｃとするとき、上限周波数ｆ_ｃ未満の任意の所望信号を生成できるものであった。本実施形態の信号生成装置で生成可能な信号は、直交周波数多重（ＯＦＤＭ：Orthogonal Frequency−Division Multiplexing）信号や離散マルチトーン（ＤＭＴ：Discrete Multi-tone）のようなマルチキャリア信号に限られ、本実施形態の信号生成装置は、マルチキャリア信号に適合したものである。

ＯＦＤＭ信号やＤＭＴ等のマルチキャリア信号を生成する一般的なフローは、例えば、非特許文献３に以下のように示されている。その概要は、まずデジタル領域において入力データをシリアル−パラレル変換（Ｓ／Ｐ変換）してサブチャネルに分け、各サブチャネルのデータを送信コンスタレーションにマッピングして各周波数サブキャリアに対する複素シンボル値（サブシンボル値）を生成する。次に、サブシンボル列を逆離散フーリエ変換（ＩＤＦＴ）することにより、各サブキャリアを対応するサブシンボルで変調した信号に相当する時間領域データ列を得る。最後に、パラレル−シリアル変換（Ｐ／Ｓ変換）してＤＡＣに送り、ＤＡＣ出力としてマルチキャリア信号を得る。これらの一連の処理はＩＤＦＴのポイント数毎にブロック処理として行われる。多くの場合、Ｐ／Ｓ変換の前段または後段においてサイクリックプリフィックス（ＣＰ）等のガードインターバルを各シンボルに付加し、伝送路分散等に起因するブロック間干渉を受信側で除去できるようにする。また、通常は周波数領域信号から時間領域信号への変換にはＩＤＦＴを高速に実行するアルゴリズムである逆高速フーリエ変換（ＩＦＦＴ：Inverse Fast Fourier Transform）が用いられる。ＯＦＤＭの場合は基本的に全サブキャリアに対し同一の変調コンスタレーションが用いられ、ＤＭＴの場合には伝送路の周波数応答特性に応じてサブキャリア毎に変調多値数と強度が最適化された変調コンスタレーションが用いられる（非特許文献４）。

図５の（ａ）〜（ｇ）で説明した本発明の信号生成装置の原理を用いて、単体のＤＡＣの出力帯域よりもより広帯域なマルチキャリア信号の出力を得たい場合、簡単には第１の実施形態おける所望信号として、マルチキャリア信号を設定すれば良い。すなわち、非特許文献３に示されたようなマルチキャリア信号生成処理を行うデジタル信号処理回路を本発明の信号生成装置とは別個に外部に設け、そのデジタル信号処理回路からの出力デジタルデータ信号を図６のデジタル信号処理部１１０への入力信号１０１とすれば良い。しかしながら、所望信号がマルチキャリア信号である場合には、非特許文献３に示されたようなマルチキャリア信号生成のためのデジタル信号処理回路を別個に備えずに、マルチキャリア信号生成過程の処理を本発明のデジタル信号処理部の中に含めることで、より効率的にマルチキャリア信号を生成することができる。以下、本発明の信号生成装置のデジタル信号処理部に、マルチキャリア信号生成過程そのものを改変した処理をさらに導入した構成例、その動作および実装方法を説明する。

図１０は、本実施形態の信号生成装置によってＯＦＤＭ信号が生成されるまでの処理を周波数領域で説明する図である。図１０の（ａ）は、所望信号であるベースバンドＯＦＤＭ信号を示す。ここでサブキャリア数はＭであり、ｍ番目（ｍ＝０、１、．．．、Ｍ−１）のサブチャネルに対するサブシンボル値をｃ_ｍ（ｔ）、サブキャリア周波数をｍΔｆとする。したがって、Δｆはサブキャリア周波数間隔となる。さらに、信号生成装置のアナログマルチプレクサ１３１の駆動クロック周波数ｆ_ｃと、ｐ番目のサブキャリア周波数ｐΔｆとの間に次式の関係が成り立つよう、Δｆおよびｆ_ｃを設定する。

第１の実施形態の信号生成装置と同様、所望信号の全体の上限周波数はアナログマルチプレクサのクロック周波数ｆ_ｃ未満とする。このため、式（１２）からＭ−１＜２ｐの関係が成り立つ。各複素シンボル値ｃ_ｍ（ｔ）はシンボルレートΔｆで変化するが、図１０の各図では簡単のため時間変数ｔを省略して示している。

図１０の（ａ）に示したスペクトルを持つ所望ＯＦＤＭ信号を、図５の（ａ）〜（ｇ）に示した周波数領域上での一連のデジタル信号処理と同様の考え方に基づいて、異なる周波数成分に分けて、以下の信号処理を行う。図５の（ａ）〜（ｄ）と同様に、所望信号をＡで示した低周波数信号と、Ｂで示した高周波信号（正周波数成分）およびＣで示した高周波信号（負周波数成分）とに分離する。さらに、Ｂの信号成分とＣの信号成分を、それぞれ縦軸方向に振幅をｒ倍し、Ｃの信号成分を＋ｆ_ｃ、Ｂの信号成分を−ｆ_ｃだけそれぞれ横軸方向に水平シフトしてＡの信号成分に重ねる一連の操作を行う。但し本実施形態では、デジタル領域で生成をした所望信号からＬＰＦ等を用いて各信号成分を切り出すのではなく、信号生成の段階において周波数領域で上述の振幅変更・周波数シフト操作を行う。すなわち、図１０の（ａ）に示したように０〜ｐ番目のサブチャネル信号を信号成分Ａとして、ｐ＋１〜Ｍ−１番目のサブチャネル信号の正周波成分を信号成分Ｂとして、負周波数成分を信号成分Ｃとして、それぞれ取り扱い、ＯＦＤＭ信号の生成段階において周波数領域で信号成分Ｂおよび信号成分Ｃをシフトして信号成分Ａに重ねる。以下、ＯＦＤＭ信号の生成時の操作をより詳細に説明する。

図１０の（ｂ）は、ＯＦＤＭ信号の高周波信号である信号成分Ｂおよび信号成分Ｃを折返した後の第１のスペクトルを示し、この状態は図５の（ｃ）に示したスペクトルの状態に対応する。図１０の（ｂ）のスペクトルを生成するには、ＯＦＤＭ信号の生成段階で予め所望信号のＯＦＤＭ信号のｐ＋１番目からＭ−１番目までのサブシンボル値をｒ倍して複素共役を取り、これをｐ−１番目から２ｐ−Ｍ＋１番目までのサブシンボル値に加算してからＩＤＦＴ演算を行えば良い。図１０の（ｃ）は、ＯＦＤＭ信号の高周波信号である信号成分Ｂおよび信号成分Ｃを折返した後の第２のスペクトルを示し、この状態は図５の（ｄ）に示したスペクトルの状態に対応する。図１０の（ｃ）のスペクトルを生成するには、上述の図１０の（ｂ）に示した信号の生成手順において加算を減算に置き換えれば良い。振幅変更のための係数ｒの値の設定については第１の実施形態と同様である。図１０の（ｂ）および（ｃ）に示されたスペクトルを持つ信号の上限周波数は、ほぼｆ_ｃ／２＋Δｆ／２である。サブキャリア周波数間隔Δｆを十分小さくとれば、出力帯域がｆ_ｃ／２程度のＤＡＣであっても、充分生成できる波形となっている。

図１０の（ｂ）の第１のスペクトルを持つ信号および図１０の（ｃ）の第２のスペクトルを持つ信号が、ＤＡＣ１２１、１２２からそれぞれ出力されれば、図５の（ｅ）〜（ｇ）に示したスペクトル操作と同様の原理により、アナログマルチプレクサ１３１の出力として図１０の（ｄ）に示したスペクトルの信号が得られる。図５の（ｇ）に示したスペクトルと同様、ｆ＜−ｆ_ｃおよびｆ_ｃ＜ｆの周波数領域においてそれぞれ不要な信号成分Ｂおよび信号成分Ｃが残る。これら不要信号成分は周波数ｆ_ｃ 付近にカットオフ周波数を有するローパスフィルタを用いれば簡単に除去できる。場合によってはアナログマルチプレクサの出力側回路もしくは伝送路上で、または、本発明の信号生成装置に対応する受信装置側で自然に除去される。このようにＤＡＣ１２１、１２２の出力帯域がｆ_ｃ ／２程度であっても、本実施形態の信号生成装置では、最終的なアナログマルチプレクサ１３１の出力信号として上限周波数がｆ_ｃ ／２より十分大きい（但しｆ_ｃ よりは小さい）任意のＯＦＤＭ信号を得ることができる。図１０で説明した、ＯＦＤＭ信号生成の一連の処理例は、ＤＭＴ信号などのマルチキャリア信号にも適用できる。

図１０とともに説明した上述のマルチキャリア信号に対する周波数領域上の一連の処理を式によって表すと、以下の通りとなる。まず、所望信号の時間波形ｓ_ｔｒｇ（ｔ）およびスペクトルＳ_ｔｒｇ（ｆ）は、非本質的なスケーリングファクタを省略すると、次式で表すことができる。

但しＣ_ｍ （ｆ）は、ｃ_ｍ （ｔ）のフーリエ変換を示す。理想的にはｃ_ｍ （ｔ）のパルス波形は時間幅１／Δｆの矩形パルスであり、この場合Ｃ_ｍ （ｆ）の包絡線は周波数軸上でΔｆの整数倍にｎｕｌｌ点を有するｓｉｎｃ関数となる。図１０の（ａ）における低周波数信号である信号成分ＡのスペクトルＳ_Ａ（ｆ）、高周波数信号である信号成分ＢのスペクトルＳ_Ｂ（ｆ）および信号成分ＣのスペクトルＳ_Ｃ（ｆ）は、それぞれ次式で表される。

また、図１０の（ｂ）に示したＤＡＣ１２１の出力アナログ信号のスペクトルＳ_１（ｆ）および（ｃ）に示したＤＡＣ１２２の出力アナログ信号のスペクトルＳ_２（ｆ）は以下の通りとなる。

式（１５）を参照すれば、結局Ｓ_Ａ（ｆ）、Ｓ_Ｂ（ｆ）、Ｓ_Ｃ（ｆ）、Ｓ_１（ｆ）およびＳ_２（ｆ）のスペクトルの間には、第１の実施形態で説明した式（１）と同様の関係が成り立っていることがわかる。従って、アナログマルチプレクサ１３１の出力信号のスペクトルＳ_ｏｕｔ（ｆ）は式（３）と同じ形となり、本実施形態の信号生成装置においても第１の実施形態と同等の信号処理が行われ、同様の効果が得られることがわかる。すなわち、本実施形態の信号生成装置では、単体のＤＡＣ１２１、１２２の出力帯域を越えてより広帯域なマルチキャリア信号出力を実現することができる。

再び図１１を参照して、本実施形態の信号生成装置におけるデジタル信号処理部１１１０の信号処理のフローを説明する。図１１のデジタル信号処理部１１１０は、機能ブロック図として表現されているが、デジタル信号処理部１１１０の各機能は例えばＤＳＰを用いた演算処理で実行できるので、実質的に矢印の向きに実行される演算フローを示していると見ることもできる。もちろん、各ブロックの処理の少なくとも一部をハードウェア処理で実現することも、また、ハードウェア処理および演算処理を組み合わせても実現することできる。以下、信号の流れに沿って、デジタル信号処理部１１１０の各機能の処理を順に説明する。

デジタル信号処理部１１１０の信号処理は、基本的にシンボル時間毎のブロック処理となる。ここでは簡単のため、あるシンボル時間に対する処理のみに着目し、当該シンボル時間に対するサブシンボル値を単にｃ_ｍ と表す。ＯＦＤＭ信号によって送信する情報データである入力データ１１０１は、Ｓ／Ｐ変換部１１１１でサブチャネルに分けられ、さらにシンボルマッピング部１１２１で各周波数サブキャリアに対するサブシンボル値ｃ_０ 〜ｃ_Ｍ−１に変換される。サブシンボル値の生成までは、非特許文献３などに示された通常のＯＦＤＭ信号の生成手順と同様である。

次に、複素共役変換部１１３１において、図１０の（ａ）に示した信号成分Ｂおよび信号成分Ｃに相当するサブシンボル値ｃ_ｐ＋１ 〜ｃ_Ｍ−１ をｒ倍して複素共役を取る。その後、サブシンボル値ｃ_０ 〜ｃ_ｐ およびｒｃ_ｐ＋１* 〜ｒｃ_Ｍ−１* はそれぞれ２分岐され、それぞれ一方は加算部１１４１へ、他方は減算部１１４２へと送られる。加算部１１４１および減算部１１４２においては、中間サブシンボル値ｇ_０〜ｇ_ｐおよびｈ_０〜ｈ_ｐがそれぞれ次式によって求められる。

続いてＩＤＦＴ演算部１１５１、１１５２において、式（１６）で求められた中間サブシンボル値ｇ_０〜ｇ_ｐおよびｈ_０〜ｈ_ｐで、周波数０〜ｐΔｆ（＝ｆ_ｃ／２）の範囲内の各サブキャリアを変調したマルチキャリア信号の時間領域信号に対応するデジタル信号が生成される。このとき、本実施形態における第１のＤＡＣ１２１および第２のＤＡＣ１２２のサンプリングレートをｆ_ｓ＝１／Ｔ_ｓとすると、サンプリング定理より、ｆ_ｃ／２＜ｆ_ｓ／２とする必要がある。ここでは、ｆ_ｓ（ＤＡＣサンプリングレート）、ｆ_ｃ（アナログマルチプレクサクロック周波数）、Δｆ（サブキャリア間隔）を、次式のようにｆ_ｓ／２−ｆ_ｃ／２がちょうどΔｆの整数倍となる関係に設定する。

式（１７）において、Ｎはｐより大きい自然数である。周波数ｆ_ｃ／２〜ｆ_ｓ／２の領域はガードバンドとするため、中間サブシンボル値ｇ_ｎおよびｈ_ｎを次式のように定義する。

ＩＤＦＴ演算部１１５１、１１５２から出力される時間領域信号は実数信号であるため、中間サブシンボル値ｇ_ｎおよびｈ_ｎはさらに次式となる。

上述の式（１６）、式（１８）、式（１９）により得られる中間サブシンボル値ｇ_０〜ｇ_２Ｎ−１およびｈ_０〜ｈ_２Ｎ−１をそれぞれＩＤＦＴ演算部１１５１、１１５２への入力とする。但し、図１１では簡単のためＩＤＦＴ演算部１１５１、１１５２への入力としてｇ_０〜ｇ_Ｎ−１およびｈ_０〜ｈ_Ｎ−１のみを図示し、ｇ_Ｎ〜ｇ_２Ｎ−１およびｈ_Ｎ〜ｈ_２Ｎ−１については省略している。式（１８）および式（１９）に示したようなガードバンド挿入（オーバーサンプリング）および実数出力を得るための処理は、非特許文献３にも示される通り、ベースバンドＯＦＤＭ信号生成において一般的に用いられる処理である。非本質的なスケーリングファクタを省略すれば、ＩＤＦＴ演算部１１５１、１１５２からの出力ｕ_０〜ｕ_２Ｎ−１およびｖ_０〜ｖ_２Ｎ−１は、それぞれ、次式で表わされる。

ＩＤＦＴ演算部１１５１、１１５２からの出力はそれぞれＰ／Ｓ変換部１１６１、１１６２においてシリアル信号に変換される。ここで、式（２０）に式（１６）および式（１７）を代入し、シグマ演算のインデックスを少し書き換えると、ＩＤＦＴ演算部１１５１からの出力ｕ_ｋ およびＩＤＦＴ演算部１１５２からの出力ｖ_ｋ は、それぞれ次式となる。

一方で式（１５）に示したＳ_１（ｆ）およびＳ_２（ｆ）を逆フーリエ変換して、ＤＡＣ１２１からのアナログ出力信号の時間波形Ｓ_１（ｔ）およびＤＡＣ１２２からのアナログ出力信号の時間波形Ｓ_２（ｔ）を表すと、次式となる。

従って、ＩＤＦＴ演算部１１５１、１１５２からの出力ｕ_k およびｖ_k は、あるシンボル時間内（長さ１／Δｆ）でｃ_ｍ （ｔ）が一定値ｃ_ｍを取るとした場合（すなわちパルス波形が理想的な矩形パルスである場合）において、ｓ_１（ｔ）およびｓ_２（ｔ）をサンプリングレートｆ_ｓ＝１／Ｔ_ｓでサンプリングした波形になっていることがわかる。実際には、ＤＡＣ１２１、１２２の出力応答特性やその後の伝送路特性（帯域特性、分散等）のためにパルス波形は理想的な矩形パルスとはならず、ブロック間干渉が生じる。しかしながら、ＯＦＤＭで一般に用いられているようにＣＰ等のガードインターバルを挿入しておくことによって、ブロック間干渉は受信側で除去できる。本実施形態においても、Ｐ／Ｓ変換部１１６１、１１６２においてＣＰ付加を行うことが望ましい。

したがって、本発明の信号生成装置の別の構成例では、前記所望の信号は、直交周波数分割多重（ＯＦＤＭ）信号および離散マルチトーン（ＤＭＴ）信号等の、複数の周波数サブキャリア信号で構成されたマルチキャリア信号であって、前記デジタル信号処理部１１１０は、送信情報データを並列に分岐する、シリアル／パラレル変換手段１１１１と、前記分岐されたデータをシンボルマッピングし、前記複数のサブキャリアの各々に載せる複数のサブシンボルからなるサブシンボル列を生成するシンボルマップ手段１１２１と、前記正周波数成分および前記負周波数成分に対応する前記複数のサブシンボルの一部のサブシンボルに対し、前記周波数軸上のシフトを行うことで、前記低周波数信号に対応する周波数帯域に折り返したサブシンボルを生成する手段１１３１と、前記低周波数信号に対応するサブシンボルおよび前記折り返したサブシンボルに前記定数を乗じたサブシンボルを加算または減算して、中間サブシンボル列を得る手段１１４１、１１４２と、前記中間サブシンボル列を逆離散フーリエ変換（ＩＤＦＴ）するＩＤＦＴ演算手段１１５１、１１５２と、前記ＩＤＦＴ演算手段からの出力データ列を直列に並べるパラレル／シリアル変換手段１１６１、１１６２とを含むものとして実施できる。

Ｐ／Ｓ変換部１１６１、１１６２からの出力信号は、第１の実施形態と同様に、補償部１１８１、１１８２において、ＤＡＣ１２１、１２２が本来的に持っている周波数応答特性がそれぞれ補償される。補償部１１７１、１１７２からの出力デジタル信号は、本実施形態の信号生成装置におけるデジタル信号処理部１１１０出力として、ＤＡＣ１２１、１２２へ供給される。ＤＡＣ１２１からの出力アナログ信号として、図１０の（ｂ）のスペクトルを持ち、式（１５）において第１の信号Ｓ_１（ｆ）として示される信号が得られる。同様に、ＤＡＣ１２２からの出力アナログ信号として、図１０の（ｃ）のスペクトルを持ち、式（１５）において第２の信号Ｓ_２（ｆ）として示される信号が得られる。

尚、本実施形態の信号生成装置においては、低周波数信号（図１０における信号成分Ａ）のサブキャリアの最大周波数ｐΔｆをｆ_ｃ ／２と一致させたが、ｐΔｆをｆ_ｃ ／２に対してΔｆ／２の整数倍だけずらしても、図１０に示した本実施形態のデジタル信号処理部の動作原理は成り立つ。具体的には、例えばｑを２ｐより小さい整数として、ｐΔｆおよびｑが次式の関係を満たすものとする。

この場合でも、高周波数信号（図１０における信号成分Ｂおよび信号成分Ｃ）のサブキャリア周波数ｍΔｆ（但しｍはｐより大きい整数）をｆ_ｃ ／２を中心に折返した先のサブキャリア周波数は、次式によって表される。

式（２４）を参照すれば、折返した先のサブキャリア周波数はΔｆの整数倍となるので、折返した先のサブキャリア周波数は低周波数信号のいずれかのサブキャリア周波数と一致する。式（２３）の条件を用いる場合には、式（１５）および式（２１）において２ｐ−ｍを２ｐ−ｑ−ｍに置き換え、式（１６）において２ｐ−ｎを２ｐ−ｑ−ｎに置き換えれば良い。このとき低周波数信号の上限周波数は、ほぼｆ_ｃ ／２＋（ｑ＋１）Δｆ／２、折返した高周波数信号の上限周波数は、ほぼｆ_ｃ ／２−（ｑ＋１）Δｆ／２となり、｜（ｑ＋１）Δｆ／２｜がｆ_ｃ ／２に対し十分小さければ、出力帯域がｆ_ｃ ／２のＤＡＣ１２１、１２２であっても、十分に取扱可能である。

上述の本実施形態の信号生成装置では所望信号としてＯＦＤＭ信号を例としたので、各サブチャネルにおいて用いるコンスタレーションは同一のものとした。所望信号としてＤＭＴ信号を生成する場合は、シンボルマッピング部１１２１においてサブチャネル毎に信号点配置および強度（レベル）が最適化されたコンスタレーションを用いる。このためＤＭＴ信号を生成する場合は、出力信号のスペクトルも図１０の各図に示したような各サブキャリアの縦軸のレベルが平坦なものではなく、サブキャリア（サブチャネル）毎にピーク強度が異なるようなスペクトルとなる。このような場合であっても、図１０の（ａ）〜（ｄ）に示したスペクトル操作を実現することが可能であって、本発明の信号生成装置の特徴はＯＦＤＭ信号生成の場合と全く同様に得られる。さらに、ＯＦＤＭ信号を生成する場合においても、アナログマルチプレクサ１３１の出力応答特性を補償するために、シンボルマッピング部１１２１において高周波数側のサブキャリア強度を強調する等の予等化処理を施すことができる。

また、非特許文献５に示されたＤＦＴスプレッドＯＦＤＭのように、シンボルマッピング部の後段にＤＦＴ処理を挿入して生成するようなマルチキャリア信号も、本実施形態のデジタル信号処理部を一部改変すれば生成可能である。具体的には、図１１に示した本実施形態のデジタル信号処理部１１１０においてシンボルマッピング部１１２１の後段にＤＦＴスプレッド処理ブロックを新たに挿入すれば良い。本実施形態の信号生成装置では、ＩＤＦＴ処理を用いるマルチキャリア信号生成において、通常の信号生成における処理フローを出発点として、ＩＤＦＴ演算部に入力されることになる複素シンボルのうち、高周波数成分にあたるサブキャリアに対して、複素共役変換部１１３１で本発明に特有の追加処理を行う。すなわち、図５の（ｃ）および（ｄ）、図１０の（ｂ）および（ｃ）のスペクトル操作（振幅をｒ倍し、周波数軸上での水平シフト）が追加される。さらに、図１１のＩＤＦＴ演算部１１５１、１１５２以降の各ブロックに示した通り、ＩＤＦＴ演算以降の処理を２つの信号ルートに分ける。一方の信号ルートのＩＤＦＴ演算部の前段側に加算部１１４１を、他方の信号ルートのＩＤＦＴ演算部の前段側に減算部１１４２を配置し、式（１６）〜（２１）に示した２つのＤＡＣのためのデジタル信号入力を生成する一連の処理を行う。

上述のように、本実施形態の信号生成装置では、マルチキャリア信号を生成するために、マルチキャリア信号生成過程の処理を本発明のデジタル信号処理部の機能に含めることで、より効率的にマルチキャリア信号を生成することができる。マルチキャリア信号生成過程そのものを上述のように改変した処理が、本発明の先行する実施形態の信号生成装置の基本的なデジタル信号処理部の処理の中に組み入れられている。

本実施形態の信号生成装置でも、２つのＤＡＣ１２１、１２２が、図１０の（ｂ）に示したスペクトルを持つ第１の信号および図１０の（ｃ）に示したスペクトルを持つ第２の信号を、出力アナログ信号としてアナログマルチプレクサへ１３１出力するように、デジタル信号処理部１１１０を動作させるところに本発明の特徴がある。すなわち、デジタル信号処理部１１１０が、式（２２）において第１の信号Ｓ_１（ｆ）および第２の信号Ｓ_２（ｆ）として示した信号を出力させるデジタル信号を２つのＤＡＣへ供給することで、本発明に特有の次の効果が発揮される。

すなわち、デジタル信号処理部１１１０におけるマルチキャリア信号生成過程の処理を含んだ本発明に特有の信号処理によって、２つのＤＡＣおよびアナログマルチプレクサから構成される信号生成装置において、単体のＤＡＣの出力帯域と比べてより広帯域なマルチキャリア信号を出力することが可能となる。また、図１に示した信号生成装置の全体構成から明らかなように、ＤＡＣ１２１、１２２の各出力点からアナログマルチプレクサ１３１の出力までは、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸として対称な構成となっている。したがって、ＤＡＣの振幅および遅延の調整は最低限度のもので済む。

また、所望の送信信号がマルチキャリア信号であれば、図８に示した信号生成装置８００におけるデジタル信号処理部８１０や図９に示した信号生成装置９００ａ〜９００ｄにおけるデジタル信号処理部９１０ａ〜９１０ｄを、本実施形態で用いたデジタル信号処理部１１１０に置き換えて用いることもできる。

[第５の実施形態]
図１２は、本発明の第５の実施形態に係る信号生成装置の構成を模式的に示した図である。本実施形態では、３段ネスト（入れ子）型構成の信号生成装置の例を示すが、任意の段数のＮ段（Ｎは自然数）ネスト型構成にも拡張可能である。

図１２の信号生成装置１２００−１は、図８に示した信号生成装置８００において、ＤＡＣ８２１、８２２をそれぞれ信号生成装置１２００−２−１、１２００−２−２で置き換えた構成となっている（第１の置き換え操作）。さらに信号生成装置１２００−２−１は、図８に示した信号生成装置８００において、ＤＡＣ８２１、８２２をそれぞれ図８に示した信号生成装置８００自体と同等の構成を有する信号生成装置１２００−３−１、１２００−３−２で置き換えた構成となっている（第２の置き換え操作）。信号生成装置１２００−２−２についても同様である。信号生成装置１２００−１は外側から数えて１段目に位置する信号生成装置であり、信号生成装置１２００−２−１、１２００−２−２はそれぞれ外側から数えて２段目に位置する信号生成装置であり、信号生成装置１２００−３−１〜１２００−３−４はそれぞれ外側から数えて３段目に位置する信号生成装置となっている。したがって、図１２の信号生成装置１２００−１は、信号生成装置の中に別の信号生成装置が入れ子状に構成されたネスト型の構成を持つことがわかる。

前述のように、図８に示した第２の実施形態の信号生成装置８００は、アナログマルチプレクサ８３１の後段にＬＰＦ８６１を配置して、不要スペクトルを除去する構成を持つ。アナログマルチプレクサ８３１の出力信号から図５の（ｇ）に示した｜ｆ｜＞ｆ_ｃに現れる信号成分Ｂおよび信号成分Ｃに相当する成分を除去することで、出力信号８０２として図５の（ａ）に相当する所望信号そのものを得る構成となっている。アナログマルチプレクサ８３１の出力特性が、周波数ｆ_ｃを超える信号成分を十分抑圧するような特性を有している場合は、ＬＰＦ８６１を省略しても良い。

信号生成装置８００では、入力信号８０１としてデジタル信号を受け入れ、出力信号８０２として所望のアナログ信号を出力するので、信号生成装置８００自体がＤＡＣ１２１、１２２よりも出力帯域が広い１個の広帯域ＤＡＣとして機能する。この点に着目すれば、信号生成装置８００に含まれるＤＡＣ１２１、１２２を信号生成装置８００自体で置き換えて２段ネスト型構成とし、アナログマルチプレクサ８３１として充分広帯域なものを用いれば、元の信号生成装置８００よりさらに広帯域な信号生成装置を構成可能であることがわかる。本実施形態に示す多段ネスト型構成は、このような考えに基づき考案された。

本実施形態の多段ネスト型構成の信号生成装置において、各段の信号生成装置が満たすべき条件を以下で説明する。まず、各信号生成装置は、当然ながらその出力信号の上限周波数以上の出力帯域を有している必要がある。さらに、前述のように各信号生成装置におけるアナログマルチプレクサの駆動クロック周波数は、所望出力信号の上限周波数より大きくなければならない。以下では、外側からｎ段目に位置する信号生成装置におけるアナログマルチプレクサ１２３１−ｎの駆動クロック周波数をｆ_ｃ，ｎとする。

まず、信号生成装置１２００−１のデジタル信号処理部１２１０−１においては、図５に示した一連の信号処理と同様、所望信号をｆ_ｃ，１／２を境に低周波数信号および高周波数信号に分離し、高周波数信号を折返し信号に変換して、さらに低周波数信号との和および差を取ることで第１の信号および第２の信号を得る。ここで得られた第１および第２の信号が、２段目の信号生成装置１２００−２−１、１２００−２−１への入力信号１２０１−２−１、１２０１−２−２となる。このとき、入力信号１２０１−２−１、１２０１−２−２の上限周波数はｆ_ｃ，１／２を少し上回る程度であり、これが２段目の信号生成装置１２００−２−１、１２００−２−２における所望出力信号の上限周波数となるので、ｆ_ｃ，１／２＜ｆ_ｃ，２でなければならない。

２段目の信号生成装置１２００−２−１におけるデジタル信号処理部１２１０−２−１では、入力信号１２０１−２−１をｆ_ｃ，２／２を境に低周波数信号および高周波数信号に分離し、高周波数信号を折返し信号に変換して、さらに低周波数信号との和および差を取ることで、上限周波数がｆ_ｃ，２／を少し上回る程度の２段目の第１の信号および第２の信号を得る。この処理により得られる２段目の第１の信号および第２の信号の上限周波数は、入力信号１２０１−２−１の上限周波数ｆ_ｃ，１／２より小さくなければ、信号処理を行うメリットが無いので、ｆ_ｃ，２＜ｆ_ｃ，１となる。

２段目の信号生成装置内のデジタル信号処理部１２１０−２−１で得られた第１の信号および第２の信号はそれぞれ３段目の信号生成装置１２００−３−１、１２００−３−２への入力信号１２０１−３−１、１２０１−３−２となり、同様の処理により上限周波数がｆ_ｃ，３／２程度の第１の信号および第２の信号が生成され、ＤＡＣへと入力される。ここで、上記ｆ_ｃ，１とｆ_ｃ，２の関係と同様、ｆ_ｃ，２／２＜ｆ_ｃ，３＜ｆ_ｃ，２の関係となる。このため３段目の信号生成装置１２００−３−１〜１２００−３−４に含まれるＤＡＣの出力帯域は、ｆ_ｃ，３／２程度で良い。一方で最終的な出力信号１２０２−１として設定し得る所望信号の上限周波数は、ｆ_ｃ，１未満であれば良い。したがって、例えば所望信号として上限周波数がｆ_ｃ，１を少し下回る程度の信号を設定し、ｆ_ｃ，２をｆ_ｃ，１／２を少し上回る程度に、ｆ_ｃ，３をｆ_ｃ，２／２を少し上回る程度にそれぞれ設定すれば、ＤＡＣ出力帯域は所望信号の１／４を少し上回る程度で良く、ＤＡＣの出力帯域に比べて充分に広帯域な所望信号を出力できることがわかる。但し、各段のそれぞれのアナログマルチプレクサの出力帯域は自身の駆動クロック周波数程度かそれ以上でなければならない。

本実施形態の信号生成装置およびこれをさらに多段に拡張した構成は、前述の第２の実施形態および第３の実施形態で示したような光送信器に組込むことができる。また、第４の実施形態のように、マルチキャリア信号生成処理に帯域分離および折返し処理を組み込むことも可能である。さらには、図１２では説明の便宜上デジタル信号処理部１２１０−１、１２１０−２−１、１２１０−２−２、１２１０−３−１〜１２１０−３−４をブロック毎に分けて描いたが、実際には１つの信号処理回路に一体的に組み込んでも良い。

[第６の実施形態]
本発明の第６の実施形態に係る信号生成装置の全体構成は、図１に示した第１の実施形態の信号生成装置１００と同じであるが、後述することになる図１４に示すように、波形合成動作の詳細の点で、図５に示した第１の実施形態の信号生成装置の動作と相違する。この波形合成動作の相違点に関連して、後述することになる図１６の機能ブロック図に示すように、図６の第１の実施形態とは異なるデジタル信号処理部１６１０を備えている。

本実施形態の信号生成装置と第１の実施形態との間の主要な相違点は、以下の２点である。第１に、アナログマルチプレクサの駆動クロック周波数と最終的に出力できる信号の上限周波数との関係が相違する。第１の実施形態の信号生成装置は、周波数ｆ_ｃで駆動されるアナログマルチプレクサと出力帯域ｆ_ｃ／２程度のＤＡＣを用いて上限周波数ｆ_ｃ程度の任意信号を生成するものであった。これに対して本実施形態の信号生成装置は、周波数ｆ_ｃ／２で駆動されるアナログマルチプレクサと出力帯域ｆ_ｃ／２程度のＤＡＣを用いて上限周波数ｆ_ｃ程度の任意信号を生成する。例えば出力帯域２５ＧＨｚ程度のＤＡＣを用いて上限周波数５０ＧＨｚ程度の信号を得たい場合、第１の実施形態ではアナログマルチプレクサの駆動クロック周波数を５０ＧＨｚとする必要があったのに対し、本実施形態ではアナログマルチプレクサの駆動クロック周波数は２５ＧＨｚ程度で済む。本実施形態では、クロック源の動作周波数およびアナログマルチプレクサの切替応答速度に対する要求を緩和することができる信号生成装置が開示される。

第２に、第１の実施形態では所望信号の上限周波数を超える高周波数域に不要な成分が生じていたが、本実施形態ではこれに相当する不要成分を大幅に抑制できるという点で相違する。以下、詳細に本実施形態の信号生成装置の構成および動作について説明する。

図１４は、本発明の第６の実施形態に係る信号生成装置における波形合成動作を周波数領域で模式的に表した図である。以下では、図５に示した第１の実施形態に係る信号生成装置における波形合成動作と相違する点を中心に説明する。

まず本実施形態では、第１の実施形態と同様、図１４の（ａ）に示した所望信号を、図１４の（ｂ）に示したように低周波数信号Ａ、高周波数域の正周波数信号Ｂ、および、高周波数域の負周波数信号Ｃに分離する。次に、これらの低周波数信号Ａ、正周波数信号Ｂ、負周波数信号Ｃの信号成分を使って図１４の（ｃ）および（ｄ）にそれぞれ示したような第３の信号および第４の信号を得る。第３の信号および第４の信号の生成手順を説明するにあたり、本実施形態における「折り返し信号」および「平行移動信号」を以下のように定義する。

本実施形態における「折り返し信号」とは、第１の実施形態で用いたものと同様、周波数軸上で負周波数信号Ｃの信号成分を＋ｆ_ｃ、正周波数信号Ｂの信号成分を−ｆ_ｃだけそれぞれ水平シフトして得られる信号である。

一方、本実施形態における「平行移動信号」とは、周波数軸上で負周波数信号Ｃの信号成分を＋ｆ_ｃ／２、正周波数信号Ｂの信号成分を−ｆ_ｃ／２だけそれぞれ水平シフトして得られる信号である。

図１４の（ｃ）に示した第３の信号は、低周波数信号Ａの信号成分から上述の折り返し信号を減算し、上述の平行移動信号をｒ倍したものを加算することで得られる。折り返し信号の減算および平行移動信号の加算の順序は問わない。また、図１４の（ｄ）に示した第４の信号は、Ａの信号成分から上述の折り返し信号を減算し、上述の平行移動信号をｒ倍したものを減算することで得られる。折り返し信号の減算および平行移動信号の減算の順序は問わない。

定数ｒの値の設定は、第１の実施形態と同様、アナログマルチプレクサ１３１におけるスイッチの切換え遷移特性、すなわち図２Ａのモデルにおけるパルス列の波形に応じて設定し、通常はπ／２＜ｒ＜２の範囲で設定される。なお、平行移動信号を生成するための水平シフトの操作、および、上述の加減算におけるｒ倍の操作の順序も問わない。

図１４の（ｃ）に示した第３の信号および図１４の（ｄ）示した第４の信号の各スペクトルの電力は、共にほぼ｜ｆ｜＜ｆ_ｃ／２の周波数範囲内に収まっている。したがって、第３の信号および第４の信号のいずれも、出力帯域がｆ_ｃ／２程度のＤＡＣであっても充分に生成される。

図１４の（ｃ）および図１４の（ｄ）にそれぞれ示したスペクトルを持つアナログ信号が、ＤＡＣ１２１、１２２からアナログマルチプレクサ１３１へ、第１の入力信号および第２の入力信号として供給される。このとき、図２Ａのモデルにおいて入力信号２０１、２０２にパルス列２０３ａ、２０３ｂを乗算したときの、図４の（ｂ）および（ｄ）の各スペクトルを参照すれば、アナログマルチプレクサ１３１からの第１の入力信号および第２の入力信号に対応する出力信号は、それぞれ、図１４の（ｅ）および（ｆ）に示したスペクトルとなる。

図１４の（ｅ）に示した信号において、｜ｆ｜＜ｆ_ｃ／２の低周波数領域に着目すると、直流成分に重畳された折り返し信号−Ｃおよび−Ｂと、周波数±ｆ_ｃ／２に重畳された平行移動信号ＣおよびＢは、それぞれ、互いに逆相となっている。図１４の（ｆ）に示した信号においても同様に、｜ｆ｜＜ｆ_ｃ／２程度の低周波数領域においては、直流成分に重畳された折り返し信号−Ｃおよび−Ｂと、周波数±ｆ_ｃ／２に重畳された平行移動信号ＣおよびＢは、互いに逆相となっている。

さらに図１４の（ｅ）および（ｆ）に示した各スペクトルの信号間において、直流成分に重畳された信号については、低周波数信号Ａが互いに同相、ｒＣおよびｒＢと表示された平行移動信号は互いに逆相となっている。周波数±ｆ_ｃ／２に重畳された信号については、Ａ／ｒと表示された低周波数信号が互いに逆相、Ｃ／ｒおよびＢ／ｒと表示された折り返し信号もそれぞれ互いに逆相、ＣおよびＢと表示された平行移動信号はそれぞれ互いに同相となっている。

各信号の上述の位相関係から、アナログマルチプレクサ１３１から出力される信号は、図１４の（ｇ）に示したようなスペクトルを持つ信号となる。すなわち、｜ｆ｜＜ｆ_ｃ／２の低周波数領域においては、直流成分に重畳された折り返し信号−Ｃおよび−Ｂはそれぞれ周波数±ｆ_ｃ／２に重畳された平行移動信号ＣおよびＢと打ち消し合う。また、直流成分に重畳された平行移動信号ｒＣおよびｒＢは、図１４の（ｅ）および（ｆ）に示した信号間で互いに打ち消し合う。さらに、±ｆ_ｃ／２に重畳された折り返し信号Ｃ／ｒおよびＢ／ｒも、図１４の（ｅ）および（ｆ）に示した信号間で互いに打ち消し合う。したがって、同相となっていた低周波数信号成分Ａだけが残る。

一方、｜ｆ｜＞ｆ_ｃ／２程度の高周波数領域においては、±ｆ_ｃ／２に重畳された低周波成分Ａ／ｒが、図１４の（ｅ）および（ｆ）に示した信号間で互いに打ち消し合う。さらに、±ｆ_ｃ／２に重畳された折り返し信号Ｃ／ｒおよびＢ／ｒも、図１４の（ｅ）および（ｆ）に示した信号間で互いに打ち消し合う。したがって、同相となっていた平行移動信号に由来する信号成分ＣおよびＢだけが残る。結果として、｜ｆ｜＜ｆ_ｃの周波数範囲において図１４の（ａ）および（ｂ）に示した所望の信号が得られる。

本実施形態の信号生成装置においては、上述のように１次のクロック成分（±ｆ_ｃ／２）のみを考慮した場合、第１の実施形態の場合と異なり、所望信号の上限、周波数を超える周波数範囲で不要な信号成分が発生しない。実際には、図１５に示すように、３次のクロック成分（±３ｆ_ｃ／２）に起因する不要成分が｜ｆ｜＞ｆ_ｃに発生する。しかしながら、次に述べるように、３次のクロック成分に起因した不要成分の強度は、第１の実施形態の信号生成装置において｜ｆ｜＞ｆ_ｃに生じていた不要成分と比べると十分に小さい。

図１５は、本発明の第６の実施形態に係る信号生成装置の出力信号において生じる不要成分を周波数領域で模式的に表した図である。第１の実施形態において｜ｆ｜＞ｆ_ｃに生じていた不要成分は、１次のクロック成分に重畳された信号の残留成分であるため、原理的に｜ｆ｜＜ｆ_ｃに生成される所望信号の正周波数信号Ｂおよび負周波数信号Ｃと同程度の強度を有していた。しかし、図１５に示したような本実施形態における｜ｆ｜＞ｆ_ｃの不要成分は、３次のクロック成分に重畳された信号の残留成分である。このため、図３Ａおよび図３Ｂにおける１次の成分（±ｆ_ｃ／２）と３次の成分（±３ｆ_ｃ／２）の強度比分だけ、所望信号より小さくなる。具体的には、図３Ａおよび図３Ｂに示したスペクトルにおいて、ＤＣ成分の振幅を１、１次の成分の振幅を１／ｒ、３次の成分の振幅を１／ｒ_３とする。このとき、図２Ｂのモデルにおいて、各入力信号に乗算されるパルス列の波形が完全な矩形波としても、１／ｒ＝２／π、１／ｒ_３＝２／（３π）である。このため所望信号成分と不要成分との振幅比は３：１、強度比は９：１となる。パルス列時間波形のなまりが大きく、パルス列が自乗余弦波で近似できるような波形の場合は、１／ｒ_３はほぼ０となるため、不要成分はほぼ消滅する。実際の装置においてはパルス列の波形は完全な矩形波と自乗余弦波の中間的な波形とみなせるため、強度比はほぼ９：１以上となる。

このように、本実施形態の信号生成装置において不要成分の強度が大幅に抑制されることは、第１の実施形態に比べて、以下の点でメリットとなる。まず、アナログマルチプレクサ１３１の出力におけるピーク対平均信号電力比を抑制できるため、アナログマルチプレクサ１３１の出力側伝送路の線形性に対する要求を緩和することができる。また、アナログマルチプレクサ１３１の出力側にローパスフィルタを用いることなく不要成分を大幅に抑制できるため、装置構成をより簡易にできる。不要成分の抑圧比をさらに向上するために、周波数ｆ_ｃ付近にカットオフ周波数を有するローパスフィルタを用いても良いが、その場合でも第１の実施形態に比べ、ローパスフィルタの抑圧比に対する要求を緩和することができる。

図１４の（ａ）から（ｇ）までの一連のスペクトル操作を参照すれば、ＤＡＣ１２１、１２２から出力すべき信号のスペクトルは（ｃ）および（ｄ）となる。したがって、ＤＡＣ１２１、１２２の出力帯域がｆ_ｃ／２程度であっても、本発明の信号生成装置の最終的な出力信号１０２として図１４の（ａ）および（ｇ）に示したような、上限周波数がｆ_ｃ／２より十分に大きい（但しｆ_ｃよりは小さい）任意の所望信号を得ることができる。

本実施形態の信号生成装置における図１４の（ａ）から（ｇ）までのスペクトル操作の過程を数式で示すと、以下の通りとなる。高周波数域の不要成分も含めて記述するため、パルス列については３次成分まで考慮する。図１４の（ａ）に示した所望信号のスペクトルをＳ_ｔｒｇ（ｆ）、図１４の（ｂ）における信号成分Ａ、信号成分Ｂおよび信号成分Ｃを、それぞれＳ_Ａ（ｆ）、Ｓ_Ｂ（ｆ）およびＳ_Ｃ（ｆ）とする。さらに、アナログマルチプレクサへの第１の入力信号および第２の入力信号にそれぞれ乗じられるパルス列のスペクトルを、Ｐ_１（ｆ）およびＰ_２（ｆ）とする。ここで、図１４の（ｃ）に示した第１のＤＡＣ１２１の出力アナログ信号のスペクトルＳ_３（ｆ）、図１４の（ｄ）に示した第２のＤＡＣ１２２の出力アナログ信号のスペクトルＳ_４（ｆ）は、それぞれ次式となる。

式（２５）のように、アナログマルチプレクサ１３１の出力信号Ｓ_ｏｕｔ（ｆ）は、所望信号Ｓ_ｔｒｇ（ｆ）に対して、振幅がｒ／ｒ_３倍であるような不要成分を加えた信号となっており、図１５に示した信号と一致することがわかる。

なお、上述の数式を用いた説明においては非本質的なスケーリングファクタは省略している。本実施形態の信号発生装置の実際の回路動作を記述するためには、例えばアナログマルチプレクサ１３１の損失またはゲイン（増幅回路が含まれる場合）に対応する定数を式（２５）の右辺に乗じる必要がある。

図１６は、本発明の第６の実施形態に係る信号生成装置におけるデジタル信号処理部の構成およびフローを説明するブロック図である。図１６のデジタル信号処理部１６１０は、図１の信号発生装置におけるデジタル信号処理部１１０に対応する。上述のように、本実施形態の信号生成装置においてデジタル信号処理部１６１０が果たす役割は、２つのＤＡＣ１２１、１２２からの各出力アナログ信号が図１４の（ｃ）および（ｄ）に示したスペクトルを持つ信号となるようなデジタル信号を生成し、図１のＤＡＣ１２１、１２２にそれぞれ供給することにある。そのために、所望信号に基づいて、図１４の（ｃ）および（ｄ）に相当する信号をデジタル領域で生成するとともに、ＤＡＣ１２１、１２２が持っている出力特性の周波数依存性があれば、これを補償する処理も合わせて行えば良い。

図１６のデジタル信号処理部１６１０は、機能ブロック図として表現されているが、デジタル信号処理部１６１０の各ブロックの機能は例えばＤＳＰを用いた演算処理でも実行できる。したがって、図１６は実質的に矢印の向きに実行される演算フローを示していると見ることもできる。もちろん、各ブロックの処理の一部をハードウェア処理で実現することも、また、ハードウェア処理および演算処理を組み合わせても実現することできる。以下、信号の流れに沿って、デジタル信号処理部１６１０の各機能の処理を順に説明する。

本発明の信号生成装置の入力信号１０１としては、図６に示した第１の実施形態と同様、所望信号をサンプリングレートｆ_ｓ０でサンプリングしたデジタル信号を用いる。第１の実施形態と同様、入力信号１０１としては、所望信号をサンプリングした信号に対しアナログマルチプレクサ１３１の応答特性を予め補償する処理をさらに施したデジタル信号を用いても良い。

図１６の帯域分割部１６１１は、図６に示した第１の実施形態における帯域分割部６６１と同等であり、ＬＰＦと減算器またはＨＰＦ等を用いて構成することができる。図１６の帯域分割部１６１１から出力された高周波数信号１６６２は二手に分岐され、それぞれ折り返し部１６２１および平行移動部１６２２へと送られる。

図１６の折返し部１６２１における処理は、定数ｒ倍の操作を行わない点を除いては、図６に示した第１の実施形態における折返し部６２１における処理と同等である。具体的にはヒルベルト変換や余弦波の乗算とフィルタ処理の組み合わせ等を用いて実現できる。折返し部１６２１からは、折返し信号１６６３が出力される。

図１６の平行移動部１６２２においては、周波数領域において高周波数信号１６６２の正周波数成分を−ｆ_ｃ ／２、負周波数成分を＋ｆ_ｃ／２それぞれシフトさせ、さらに振幅をｒ倍して平行移動信号１６６４を出力する。この平行移動部１６２２における演算も、図６に示した第１の実施形態における折返し部の演算と類似しており、例えばヒルベルト変換を用いて正周波数成分および負周波数成分に分割した後、それぞれ−ｆ_ｃ／２と＋ｆ_ｃ／２シフトさせれば良い。また後に詳しく説明する通り、余弦波の乗算およびフィルタ処理の組み合わせを用いても良い。

図１６のリサンプル部１６３１、１６３２および１６３３では、低周波数信号１６６１、折返し信号１６６３および平行移動信号１６６４のデジタル信号のサンプリングレートを、それぞれｆ_ｓ０ からｆ_ｓ１ に変換する。ここでｆ_ｓ１はＤＡＣ１２１、１２２のサンプリングレートであり、ＤＡＣ１２１の出力信号Ｓ_３（ｆ）およびＤＡＣ１２２の出力信号Ｓ_４（ｆ）の上限周波数の２倍より大きな値とする必要がある。Ｓ_３（ｆ）およびＳ_４（ｆ）の上限周波数はｆ_ｃ／２を少し上回る程度であり、所望信号Ｓ_ｔｒｇ（ｆ）の上限周波数より小さいので、一般にｆ_ｓ１＜ｆ_ｓ０ と考えることができる。但しｆ_ｓ１＝ｆ_ｓ０ とすることも可能であり、その場合は当然ながらリサンプル部１６３１、１６３２を省くことができる。ｆ_ｓ１＝ｆ_ｓ０ とする場合とは、例えばＤＡＣ１２１、１２２の動作可能なサンプリングレートが同ＤＡＣの出力帯域ｆ_ｃ／２の４倍程度と相対的に大きい場合である。

図１６の減算部１６４３では、リサンプルされた低周波数信号１６６１からリサンプルされた折返し信号１６６３が減算される。加算部１６４１では、減算部１６４３からの出力信号にリサンプルされた平行移動信号１６６４が加算され、第３の信号１６７１が生成される。第３の信号１６７１は、図１４の（ｃ）に示されたすべてのスペクトルの総和、すなわち式（２５）におけるＳ_３（ｆ）で示された第３の信号に相当する。減算部１６４２では、減算部１６４３からの出力信号からリサンプルされた平行移動信号１６６４が減算され、第４の信号１６７２が生成される。第４の信号１６７２は、図１４の（ｄ）に示されたすべてのスペクトルの総和、すなわち式（２５）におけるＳ_４（ｆ）で示された第４の信号に相当する。第３の信号１６７１および第４の信号１６７２は、この段階ではまだデジタル信号である点に留意されたい。

したがって本発明は、デジタル信号処理部１６１０と、２つのデジタル−アナログ変換器（ＤＡＣ）１２１、１２２と、前記２つのＤＡＣから出力されるアナログ信号を周波数ｆ_ｃ／２で交互に切り替えてアナログ信号として出力するアナログマルチプレクサ１３１とを備え、前記デジタル信号処理部は、上限周波数がｆ_ｃ未満の所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以下の成分からなる信号を低周波数信号（信号成分Ａ）とし、前記所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以上の成分からなる正周波数成分（信号成分Ｂ）および負周波数成分（信号成分Ｃ）に対して、周波数軸上で前記正周波数成分を−ｆ_ｃシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_ｃシフトした信号を折返し信号とし、周波数軸上で前記正周波数成分を−ｆ_ｃ／２シフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_ｃ／２シフトした信号を平行移動信号としたとき、前記平行移動信号に定数を乗じた信号を前記低周波数信号に加算し、さらに前記折返し信号を減算した信号に等しい第３の信号１６７１を生成する手段と、前記平行移動信号に前記定数を乗じた信号を前記低周波数信号から減算し、さらに前記折返し信号を減算した信号に等しい第４の信号１６７２を生成する手段とを含み、前記デジタル信号処理部で生成された前記第３の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、前記デジタル信号処理部で生成された前記第４の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力されることを特徴とする信号生成装置として実施できる。

最後に、図１６の補償部１６５１、１６５２においてＤＡＣ１２１、１２２が本来的に持っている周波数応答特性が補償される。具体的には、補償部として、近似的にＤＡＣ１２１、１２２の周波数応答特性をキャンセルする逆特性となるような応答特性を有するフィルタを用いれば良い。このような補償処理は予等化とも呼ばれ、ＤＡＣを用いた高速通信システムにおいて一般的に行われている。補償部１６５１、１６５２からの出力デジタル信号が、デジタル信号処理部１６１０の出力としてＤＡＣ１２１、１２２へそれぞれ供給される。ＤＡＣ１２１の出力からは、アナログ信号として図１４の（ｃ）に示したスペクトルを有し、式（２５）におけるＳ_３（ｆ）として示される第３の信号が得られる。同様に、ＤＡＣ１２２の出力からは、アナログ信号として図１４の（ｄ）に示したスペクトルを有し、式（２５）におけるＳ_４（ｆ）として示される第４の信号が得られる。ＤＡＣ１２１、１２２の周波数応答特性が第３の信号Ｓ_３（ｆ）および第４の信号Ｓ_４（ｆ）の上限周波数までの帯域でほぼフラットである場合は、補償部１６５１、１６５２を省くことができる。

図１６の平行移動部１６２２における演算は、ヒルベルト変換を使わずに、余弦波の乗算およびＬＰＦの組み合わせにより実装することもできる。すなわち、入力される高周波数信号１６６２に対し、時間領域で周波数ｆ_ｃ／２の余弦波を乗算し２ｒ倍した上で、カットオフ周波数ｆ_ｃ／２程度のローパスフィルタを用いれば良い。入力される高周波数信号１６６２のスペクトルを数式（６）で示したとおりＸ（ｆ）とし、Ｘ（ｆ）に周波数ｆ_ｃ／２の余弦波を乗算して２ｒ倍した信号のスペクトルをＹ´´（ｆ）とすると、Ｙ´´（ｆ）は次式によって表される。

ここで、式（２６）の右辺第２項および第３項が平行移動信号として必要な成分であり、第１項および第４項が不要成分である。

図１７Ａおよび図１７Ｂは、ヒルベルト変換を使わない場合の平行移動部における演算動作を説明するスペクトル図である。図１７Ａおよび図１７Ｂのスペクトル図は、第１の実施形態の説明で用いた図７Ａおよび図７Ｂとは異なる。この差異はアナログマルチプレクサ１３１の駆動周波数が第１の実施形態ではｆ_ｃであり、本実施形態ではｆ_ｃ／２であることに由来する。

以下では式（２６）の右辺３行目の第１項ｒＳ_Ｂ（ｆ−ｆ_ｃ／２ −ｋｆ_ｓ０ ）に着目する。式（８）のこの第１項は、図１４の（ｂ）の正周波数信号Ｂの信号成分をｒ倍し、周波数軸上で＋ｆ_ｃ／２ シフトしたものがｆ_ｓ０ 間隔で繰り返し現れるスペクトルを表している。ここで、正周波数信号Ｂの信号成分の上限周波数をｆ_Ｍａｘ 、下限周波数をｆ_Ｍｉｎとする。式（２６）の第１項のスペクトルは、入力信号１０１のサンプリングレートｆ_ｓ０ がｆ_ｓ０ ＞ｆ_Ｍａｘ ＋ｆ_ｃ／２の場合は、図１７Ａに示したように、ナイキスト帯域内すなわち｜ｆ｜＜ｆ_ｓ０ ／２ではｋ＝０の成分すなわちＳ_Ｂ（ｆ−ｆ_ｃ／２）のみが現れる。これらの不要成分は、例えばカットオフ周波数ｆ_ｃ／２ 程度のＬＰＦを用いれば簡単に除去できる。

一方、入力信号１０１のサンプリングレートｆ_ｓ０ がｆ_ｓ０ ＜ｆ_Ｍａｘ ＋ｆ_ｃ／２の場合は、図１７Ｂに示したようにｋ＝−１の成分すなわちＳ_Ｂ（ｆ−ｆ_ｃ／２ ＋ｆ_ｓ０ ）が負周波数側に現れる。この負周波数側に現れる不要成分の上限周波数は、ｆ_Ｍａｘ ＋ｆ_ｃ／２−ｆ_ｓ０ となる。一方、必要成分であるＳ_ｃ（ｆ−ｆ_ｃ／２ ）の下限周波数は−ｆ_Ｍａｘ ＋ｆ_ｃ／２ となる。ここで、上記必要成分の下限周波数から上記不要成分の上限周波数を引くと（−ｆ_Ｍａｘ ＋ｆ_ｃ／２）−（ｆ_Ｍａｘ ＋ｆ_ｃ／２−ｆ_ｓ０）＝ｆ_ｓ０−２ｆ_Ｍａｘとなるが、サンプリング定理よりｆ_ｓ０＞２ｆ_Ｍａｘであることを考慮すると、上記必要成分の下限周波数は常に上記不要成分の上限周波数より大きい（周波数軸上でゼロに近い）ことがわかる。したがって、この負周波数側に現れる不要成分はカットオフ周波数｜−ｆ_Ｍａｘ ＋ｆ_ｃ／２｜程度のＬＰＦを用いて除去可能である。以上の議論は式（８）の右辺３行目の第４項Ｓ_Ｃ（ｆ＋ｆ_ｃ −ｋｆ_ｓ０ ）についても同様に成り立つ。すなわち、平行移動部１６２２における処理としては、周波数ｆ_ｃ の余弦波を乗算した後で、適切なＬＰＦによって不要周波数成分を除去すれば良い。

さらに別の実装方法として、図１６に示したデジタル信号処理部１６１０における処理フロー全体は、第１の実施形態と同様、これまで説明してきたような時間領域での処理ではなく、ＤＦＴ等を用いた周波数領域の処理を用いても実現できる。

以上、デジタル信号処理部１６１０に各ブロックの処理について、その実装方法の異なる複数のバリエーションを示したが、本実施形態の信号生成装置においても、第１の実施形態と同様、本発明の特徴はデジタル信号処理部１６１０における具体的な演算処理の実装方法に依らない。本発明は、２つのＤＡＣ１２１、１２２の出力アナログ信号として、図１４の（ｃ）に示したスペクトルを持つ第３の信号、および、図１４の（ｄ）に示したスペクトルを持つ第４の信号を、アナログマルチプレクサ１３１へ出力するように、デジタル信号処理部１６１０を動作させるところに特徴がある。すなわち、デジタル信号処理部１６１０が、式（２５）における第３の信号Ｓ_３（ｆ）および第４の信号Ｓ_４（ｆ）として示した信号を出力させるデジタル信号を２つのＤＡＣへそれぞれ供給することで、本発明の特徴および効果が発揮される。本実施形態の信号生成装置の全体構成は図１に示した第１の実施形態と同様、ＤＡＣ１２１、１２２の各出力点からアナログマルチプレクサ１３１の出力までについて、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸として対称な構成となっている。したがって、第１の実施形態の場合と同様に、ＤＡＣの振幅および遅延などの調整が簡易となる。

さらに、図８に示した信号生成装置８００のデジタル信号処理部８１０や、図９に示した信号生成装置９００ａ〜９００ｄのデジタル信号処理部９１０ａ〜９１０ｄ、図１２に示した信号生成装置１２００−３−１〜４のデジタル信号処理部１２１０−３−１〜４を、本実施形態で用いたデジタル信号処理部１６１０によってそれぞれ置き換えて用いることもできる。その場合は、ＤＡＣ８２１、８２２、９２１、９２２の出力帯域を一定とすると、アナログマルチプレクサ１３１の駆動クロック周波数を、置き換える前の約１／２に設定する必要がある。

[第７の実施形態]
本発明の第７の実施形態に係る信号生成装置は、第４の実施形態として示したマルチキャリア信号生成に適合した信号生成装置に対し、上述の第６の実施形態で用いたアナログマルチプレクサの駆動クロック周波数を半分にする信号生成の原理を適用したものである。したがって、第４の実施形態と本実施形態との間の相違点は、第６の実施形態と第１の実施形態との間の相違点と同様である。すなわち第４の実施形態と比較して、本実施形態に係る信号生成装置は、所与の所望信号に対しアナログマルチプレクサの駆動クロック周波数が半分で済む点と、最終的な出力信号において所望信号の上限周波数を超える高周波数域に現れる不要成分を大幅に抑制できる点が特徴である。以下では、本実施形態と第４の実施形態との間の相違点に絞って説明する。

図１８は、本発明の第７の実施形態に係る信号生成装置によってＯＦＤＭ信号が生成されるまでの処理を周波数領域で模式的に説明する。図１８の（ａ）は、所望信号であるベースバンドＯＦＤＭ信号のスペクトルを示す。図１８の（ｂ）のスペクトルは、第６の実施形態の図１４の（ｃ）に示したスペクトルの状態に対応する。図１８の（ｂ）のスペクトルを生成するには、ＯＦＤＭ信号の生成段階で予め所望信号のＯＦＤＭ信号のｐ＋１番目からＭ−１番目までのサブシンボル値の複素共役を取り、これをｐ−１番目から２ｐ−Ｍ＋１番目までのサブシンボル値から減算し、またｐ＋１番目からＭ−１番目までのサブシンボル値をｒ倍し、これを１番目から−ｐ＋Ｍ−１番目までのサブシンボル値に加算し、その後にＩＤＦＴ演算を行えば良い。

図１８の（ｃ）のスペクトルは、第６の実施形態の図１４の（ｄ）に示したスペクトルの状態に対応する。図１８の（ｃ）のスペクトルを生成するには、ＯＦＤＭ信号の生成段階で予め所望信号のＯＦＤＭ信号のｐ＋１番目からＭ−１番目までのサブシンボル値の複素共役を取り、これをｐ−１番目から２ｐ−Ｍ＋１番目までのサブシンボル値から減算し、またｐ＋１番目からＭ−１番目までのサブシンボル値をｒ倍し、これを１番目からＭ−ｐ−１番目までのサブシンボル値から減算し、その後にＩＤＦＴ演算を行えば良い。

図１８の（ｂ）の第１のスペクトルを持つ信号および図１８の（ｃ）の第２のスペクトルを持つ信号が、ＤＡＣ１２１、１２２からそれぞれ出力されれば、図１４の（ｅ）〜（ｇ）に示したスペクトル操作と同様の原理により、アナログマルチプレクサ１３１の出力として図１８の（ｄ）に示したスペクトルの信号が得られる。このように、ＤＡＣ１２１、１２２の出力帯域がｆ_ｃ／２程度であっても、本実施形態の信号生成装置では、アナログマルチプレクサ１３１からの最終的な出力信号として、上限周波数がｆ_ｃ／２より十分大きい（但しｆ_ｃ よりは小さい）任意のＯＦＤＭ信号を得ることができる。図１８の（ａ）〜（ｄ）で説明した、ＯＦＤＭ信号生成の一連の処理例は、ＤＭＴ信号などの他のマルチキャリア信号にも適用できる。

図１８の（ｂ）に示した第３のスペクトルおよび（ｃ）に示した第４の信号のスペクトルは、数式（１５）と同様の記号を用いて表すと、以下の通りとなる。

式（２７）を参照すれば、結局Ｓ_Ａ（ｆ）、Ｓ_Ｂ（ｆ）、Ｓ_Ｃ（ｆ）、Ｓ_３（ｆ）およびＳ_４（ｆ）のスペクトルの間には、第６の実施形態で説明した式（２５）と同様の関係が成り立っている。式（２７）のアナログマルチプレクサ１３１の出力信号のスペクトルＳ_ｏｕｔ（ｆ）は式（２５）と同じ形となり、本実施形態の信号生成装置においても第６の実施形態と同等の信号処理が行われていることがわかる。したがって、第６の実施形態の信号生成装置で得られる効果が、本実施形態でもそのまま得られる。すなわち、本実施形態の信号生成装置によって、単体のＤＡＣ１２１、１２２の出力帯域を越えてより広帯域なマルチキャリア信号出力を実現することができる。このときアナログマルチプレクサの駆動クロック周波数ｆ_ｃ／２は所望信号の上限周波数の１／２程度である。また同時に、最終出力信号において所望信号の上限周波数を超えた周波数帯域に現れる不要信号成分を、第４の実施形態の信号生成装置と比べて大幅に抑制することができる。

図１９は、本発明の第７の実施形態に係る信号生成装置におけるデジタル信号処理部の構成を示した図である。図１９のデジタル信号処理部１９１０は、図１１に示した第４の実施形態の信号発生装置のデジタル信号処理部１１１０に対応している。以下の説明は、図１１に示したデジタル信号処理部１１１０と、図１９のデジタル信号処理部１９１０との相違点に絞って進める。

まず、シンボルマッピング部１９２１から出力されるサブシンボル値ｃ_０〜ｃ_Ｍ−１の内、信号成分Ｂおよび信号成分Ｃに相当するサブシンボル値ｃ_ｐ＋１〜ｃ_Ｍ−１は、それぞれ２分岐され、それぞれ一方は複素共役変換部１９３１へ、他方は定数乗算部１９３２へと送られる。複素共役変換部１９３１は入力されたサブシンボル値の複素共役をとり、減算部１９４３へと出力する。減算部１９４３では、サブシンボル値ｄ_０〜ｄ_ｐが次式によって求められる。

定数乗算部１９３２では、入力されたシンボル値をそれぞれｒ倍する。その後、サブシンボル値ｄ_１〜ｄ_ｐおよびｒｃ_ｐ＋１〜ｒｃ_Ｍ−１はそれぞれ２分岐され、それぞれ一方は加算部１９４１へ、他方は減算部１９４２へと送られる。加算部１９４１および減算部１９４２においては、中間サブシンボル値ｇ_０〜ｇ_ｐおよびｈ_０〜ｈ_ｐがそれぞれ次式によって求められる。

加算部１９４１および減算部１９４２よりも後の処理は、図１１に示した第４の実施形態におけるデジタル信号処理部と同様である。ＩＤＦＴ演算部１９５１からの出力ｕ_ｋおよびＩＤＦＴ演算部１９５２からの出力ｖ_ｋが、式（２７）に示したＳ_３（ｆ）およびＳ_４（ｆ）の逆フーリエ変換として得られる時間波形をサンプリングレートｆ_ｓ＝１／Ｔ_ｓでサンプリングした波形になっていることは、第４の実施形態の説明の場合と同様にして確認できる。

尚、本実施形態においては低周波数信号（図１０における信号成分Ａ）のサブキャリアの最大周波数ｐΔｆをｆ_ｃ／２と一致させたが、第４の実施形態の場合と同様、ｐΔｆをｆ_ｃ／２に対してΔｆ／２の整数倍だけずらしても、図１８に示した本実施形態のデジタル信号処理部の動作原理は成り立つ。

所望信号としてはＯＦＤＭの他にＤＭＴやＤＦＴスプレッドＯＦＤＭ等を用いることができる点、アナログマルチプレクサ１３１の出力応答特性を補償するためシンボルマッピング部１９２１において高周波数側のサブキャリア強度を強調する等の予等化処理を施すことができる点等についても、第４の実施形態の信号生成装置の場合と同様である。

また、図８に示した信号生成装置８０のデジタル信号処理部８１０や、図９に示した信号生成装置９００ａ〜９００ｄのデジタル信号処理部９１０ａ〜９１０ｄ、図１２に示した信号生成装置１２００−３−１〜４のデジタル信号処理部１２１０−３−１〜４を、本実施形態で用いたデジタル信号処理部１９１０によって置き換えて用いることもできる。その場合、ＤＡＣ８２１、８２２、９２１、９２２の出力帯域を一定とすると、アナログマルチプレクサ１３１の駆動クロック周波数を、置き換える前の約１／２に設定する必要がある。

[第８の実施形態]
図２０は、本発明の第８の実施形態に係る信号生成装置の構成を模式的に示した図である。本実施形態の信号生成装置２０００は、デジタル信号処理部２０１０、２つのＤＡＣ２０２１、２０２２、アナログ加減算部２０４１、およびアナログマルチプレクサ２０３１から構成される。信号生成装置２０００への入力信号２００１は、デジタル信号処理部２０１０において本発明に特有のデジタル信号処理が施される。後述する信号処理をされたデジタル信号処理部２０１０からのデジタルデータ信号は、第１のＤＡＣ２０２１および第２のＤＡＣ２０２２においてそれぞれアナログ信号へ変換される。２つのＤＡＣからのアナログ信号出力は、アナログ加減算処理部２０４１において加減算処理を施される。最後に、アナログ加減算処理部２０４１からのアナログ信号出力は、アナログマルチプレクサ２０３１により出力信号２００２へと変換される。

本実施形態の信号生成装置は、その全体構成において図１に示した第１の実施形態の信号生成装置と類似しているが、第１の実施形態における低周波数信号および折り返し信号の加減算処理の方法の点で相違している。具体的には、第１の実施形態の信号生成装置では、この加減算処理がデジタル信号処理部１１０内で行われていたのに対し、本実施形態では、同等の加減算処理がアナログ加減算処理部２０４１内で行われる。これにより、第１の実施形態の信号生成装置に比べてアナログ部品が増加するか、または、アナログ回路構成が複雑化するデメリットはあるものの、後述するように最終的な出力信号の信号対雑音比（ＳＮＲ）を改善できるメリットが得られる。

図２１Ａは、本実施形態の信号生成装置におけるデジタル信号処理部の構成およびフローを説明するブロック図である。図６に示した第１の実施形態のデジタル信号処理部１１０と、図２１Ａの本実施形態のデジタル信号処理部２１１０との間の相違点は、以下の２点のみである。第１に、本実施形態のデジタル信号処理部２１１０では、図６の加算部６４１および減算部６４２に相当する部分が省かれている。したがって、低周波数信号２１６１をリサンプル部２１３１でリサンプルした信号が、そのまま第５の信号２１７１として、補償部２１５１を経てＤＡＣ２０２１へと出力される。同様に、折り返し信号２１６３をリサンプル部２１３２でリサンプルした信号が、そのまま第６の信号２１７２として、補償部２１５２を経てＤＡＣ２０２２へと出力される。第２に、本実施形態のデジタル信号処理部２１１０では、折り返し部２１２１において定数ｒ倍の処理を行わない。

図２１Ｂは、本発明の第８の実施形態に係る信号生成装置におけるアナログ加減算処理部の構成およびフローを説明するブロック図である。ＤＡＣ２０２１、２０２２からの送られる２系統のアナログ入力信号は、それぞれ、まず振幅調整部２１５１、２１５２において、相対振幅が１：ｒ（すなわちｒ倍）となるように調整される。次に２系統の各信号はそれぞれ２分岐される。分岐光の一方の組については、加算部２１４１において、振幅調整部２１５１、２１５２からの２つの信号が加算される。分岐光の他方の組については、減算部２１４２において、振幅調整部２１５１からの信号から振幅調整部２１５２からの信号が減算される。加算部２１４１および減算部２１４２の出力信号は、ともにアナログマルチプレクサ２０３１へと送られる。

図２２は、本発明の第８の実施形態の信号生成装置におけるリサンプル部出力である第５の信号および第６の信号を周波数領域で模式的に表した図である。以下では、本実施形態の図２２および第１の実施形態の図５を参照しながら、本実施形態における波形合成動作と第１の実施形態における波形合成動作との相違点に絞って説明する。図５（ｃ）および（ｄ）に示したように第１の実施形態においては、低周波数信号Ａに折り返し信号ｒＢおよびｒＣを同相で重ねて第１の信号を生成する段階まで、および、低周波数信号Ａに折り返し信号ｒＢおよびｒＣを逆相で重ねて第２の信号を生成する段階までを、それぞれすべてデジタル領域で行っていた。

これに対し本実施形態では、図２２の（ａ）に示した低周波数信号Ａは、第５の信号としてＤＡＣ２０２１へと送られる。また図２２の（ｂ）に示した未だ定数ｒ倍されていない折り返し信号Ｂおよび折り返し信号Ｃは、第６の信号としてＤＡＣ２０２２へと送られる。第５の信号および第６の信号は、ＤＡＣ２０２１、２０２２よって、それぞれアナログ信号へと変換される。その後アナログ領域で、アナログ加減算処理部２０４１において加減算などの処理が行われ、図５の（ｃ）および（ｄ）に相当する信号が出力される。すなわち、加算部２１４１の出力として、図５の（ｃ）に示したｒ倍された折り返し信号ｒＢおよびｒＣが低周波数信号Ａに加算された信号に相当する信号が出力される。また減算部２１４２の出力として、図５の（ｄ）に示したｒ倍された折り返し信号ｒＢおよびｒＣを低周波数信号Ａから減算した信号に相当する信号が、それぞれ出力される。その後の信号合成の原理は、図５の（ｅ）〜（ｇ）に示した第１の実施形態の場合と同様である。

図２３Ａは、第８の実施形態の信号生成装置におけるアナログ加減算部の構成例を示した図である。アナログ加減算部２０４１の具体的な回路構成は無数に考えられるが、図２３Ａはその一例を示す。ここでは、ＤＡＣ２０２１、２０２２の出力、およびアナログマルチプレクサ２０３１がいずれも差動入出力である場合の構成を示している。振幅調整部２１５１、２１５２としてそれぞれ差動入出力の増幅回路を用い、振幅調整部２１５１に対して振幅調整部２１５２の出力振幅がｒ倍になるように設定する。この構成の他、増幅回路ではなくて減衰回路を使う構成とすることも可能である。加算部２１４１では、振幅調整部２１５１の正出力および振幅調整部２１５２の正出力を加算回路に入力してその加算出力を正出力とする。また、振幅調整部２１５１の負出力および振幅調整部２１５２の負出力を加算回路に入力して、その加算出力を負出力とする。減算部２１４２では、振幅調整部２１５１の正出力および振幅調整部２１５２の負出力を加算回路に入力して、その加算出力を正出力とする。また、振幅調整部２１５１の負出力および振幅調整部２１５２の正出力を加算回路に入力して、その加算出力を負出力とする。

ＤＡＣ２０２１、２０２２の出力が差動構成ではなく単相（シングルエンド構成）の場合は、振幅調整部２１５１、２１５２として単相入力・差動出力増幅器を用いたり、バランを用いて単相信号を差動信号に変換したりすれば良い。また、アナログマルチプレクサ２０３１が差動構成ではなく単相（シングルエンド構成）の場合は、加算部２１４１および減算部２１４２の差動出力をバランや差動入力・単相出力の増幅器等を用いて単相出力に変換すれば良い。図２３Ａに示したアナログ加減算部２０４１は、いずれも独立した部品として作成しても良いし、またアナログマルチプレクサ２０３１と一体的に１個のアナログ集積回路として作成しても良い。

図２３Ｂは、第８の実施形態の信号生成装置におけるアナログ加減算部の別の構成例を示した図である。ここでも、ＤＡＣ２０２１、２０２２の出力、およびアナログマルチプレクサ２０３１がいずれも差動入出力となっている場合の構成を示している。但し、アナログマルチプレクサ２０３１に入力された差動信号のコモンモードは、アナログマルチプレクサ２０３１内で除去されるものとする。この場合、アナログマルチプレクサ２０３１の一方の入力ポートの正入力側に信号ｘを、負入力側に信号ｙを入力すれば、同入力ポートに信号ｘ−ｙを入力した場合と同等の動作が得られる。図２３Ｂの構成では、振幅調整部２１５１、２１５２としてそれぞれ差動入出力の増幅回路を用い、振幅調整部２１５１と振幅調整部２１５２の出力振幅比が２：ｒになるように設定する。振幅調整部２１５１の負出力は終端され、振幅調整部２１５１の正出力は２分岐した後で、それぞれアナログマルチプレクサ２０３１の各入力ポートの正入力側に接続される。一方、振幅調整部２１５２の負出力はアナログマルチプレクサ２０３１の第１の入力ポートの負入力側に、振幅調整部２１５１の正出力はアナログマルチプレクサ２０３１の第２の入力ポートの負入力側に、それぞれ接続される。振幅調整部２１５１の正出力は２分岐されることによって振幅が半分になるので、図２３Ｂの構成により図２３Ａの構成を用いた場合と同等の動作を実現できる。

したがって本発明は、デジタル信号処理部２０１０と、２つのデジタル−アナログ変換器（ＤＡＣ）２０２１、２０２２と、２系統のアナログ入力信号の相対振幅を調整し、相対振幅を調整された前記２系統のアナログ入力信号の和に等しい第１のアナログ出力信号と、相対振幅を調整された前記２系統のアナログ入力信号の差に等しい第２のアナログ出力信号を出力するアナログ加減算処理部２０４１と、前記アナログ加減算処理部から出力された前記第１のアナログ出力信号および前記第２のアナログ出力信号を、周波数ｆ_ｃで交互に切り替えてアナログ信号として出力するアナログマルチプレクサ２０３１とを備え、前記デジタル信号処理部は、上限周波数がｆ_ｃ未満の所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以下の成分からなる信号を低周波数信号（信号成分Ａ）とし、前記所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以上の成分からなる正周波数成分（信号成分Ｂ）および負周波数成分（信号成分Ｃ）に対して、周波数軸上で前記正周波数成分を−ｆ_ｃシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_ｃシフトした信号を折返し信号としたとき、前記低周波数信号に等しい第１の信号２１６１を生成する手段と、前記折返し信号に等しい第２の信号２１６３を生成する手段とを含み、前記デジタル信号処理部で生成された前記第１の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣ２０２１に入力され、前記デジタル信号処理部で生成された前記第２の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣ２０２２に入力され、前記２つのＤＡＣからの各アナログ出力が、前記２系統のアナログ入力信号として前記アナログ加減算処理部２０３１に入力されることを特徴とする信号生成装置としても実施できる。

加減算処理などの一部をアナログ領域で行う本実施形態の信号生成装置と、すべての処理をデジタル領域で行っていた第１の実施形態とを比べた場合のメリットについて、以下にさらに説明する。これまで述べた本発明のすべての実施形態に係る信号生成装置では、出力信号における主要な雑音の発生源は２つのＤＡＣである。正確には雑音および歪が発生するが、以下の検討では、簡単のため歪も雑音に含めて説明する。各ＤＡＣにおける雑音の大きさは、ＤＡＣのフルスケール値によってほぼ決まり、ＤＡＣが実際に出力する信号の波形には大きくは依存しない。また、ＤＡＣへの入力デジタル信号は、基本的に時間波形における最大値および最小値がＤＡＣのフルスケール値の範囲内となるように規格化しなければならない。図５の（ｃ）および（ｄ）に示したように、デジタル領域で複数の信号成分を重ねたものをＤＡＣに入力する場合、重ね合わさった後の信号の時間波形における最大値および最小値がＤＡＣのフルスケールの範囲内になるよう規格化しなければならない。したがって、各信号成分を単独でＤＡＣから出力する場合と比べ、各信号成分の信号強度を下げる必要がある。結果として、ＤＡＣの出力信号のＳＮＲは劣化してしまう。そこで本実施形態の信号生成装置では、デジタル領域ではなくアナログ領域で複数信号成分の重ね合わせ（加減算）を行うことで、上述のＳＮＲの劣化の問題を回避している。

上述のＳＮＲの劣化の問題をより具体的に説明するため、以下では単純な２トーン信号を生成する場合を考える。まず、各ＤＡＣのフルスケール値を最小−１、最大＋１とする。周波数ｆ_１のシングルトーン正弦波信号を１個のＤＡＣにより生成する場合、この正弦波の全振幅は２（最小値−１、最大値＋１）に設定できるため、信号強度は１／２となる。次に、デジタル領域で元のｆ_１の正弦波に対して、新たに周波数ｆ_２の正弦波を振幅比１：１で加算し、ＤＡＣ出力信号を２トーン信号に変更する場合を考える。このとき２トーン信号の時間波形（ビート波形）の全振幅を２（最小値−１、最大値＋１）とするためには、周波数ｆ_１およびｆ_２の成分の全振幅は、半減させてそれぞれ１（最小値−１／２、最大値＋１／２）としなければならない。全振幅１の正弦波の信号強度は１／８である。従って、周波数ｆ_１の成分のみの信号強度に着目すれば、周波数ｆ_２の成分を加算する場合には、周波数ｆ_１の成分の信号強度は加算前に比べ１／４に減少することになる。前述のようにフルスケール値が一定である限り、ＤＡＣによって付加される雑音強度は一定である。したがって、周波数ｆ_２の成分を加算するために、ＳＮＲは１／４となって、対数表記で６ｄＢの劣化となる。

上述の周波数ｆ_１の成分を低周波数信号に、周波数ｆ_２の成分を折り返し信号にそれぞれ読み替えれば、本実施形態の信号生成装置と比べた場合の第１の実施形態におけるＤＡＣ部でのＳＮＲ劣化のメカニズムを概算的に理解できる。実際には、第１の実施形態におけるデジタル処理では、折り返し信号はｒ倍して折返すため、低周波数信号の劣化分と高周波数信号でＤＡＣ部でのＳＮＲ劣化幅は異なるが、平均としては６ｄＢ以上の劣化となる。

上述のＤＡＣのフルスケール値によって規定されるＳＮＲの劣化が生じる一方で、第１の実施形態においては、２つのＤＡＣの出力がそれぞれ低周波数信号および折り返し信号の両方の信号成分を含み、これらを最後にアナログ加算して信号を再構成するという一種のダイバーシティ合成を行っている。このため、低周波数信号および折り返し信号をそれぞれ個別のＤＡＣ２０２１、２０２２で出力する本実施形態に比べ、逆にダイバーシティ効果によるＳＮＲ改善も得られる。しかしながら、このダイバーシティ効果によるＳＮＲ改善は３ｄＢであり、その改善効果では上述のＤＡＣにおける６ｄＢのＳＮＲ劣化分を埋め合わせることはできない。結局、第１の実施形態よりも本実施形態の信号生成装置の方が、良好なＳＮＲを達成できることになる。

尚、一般のデータ変調信号等においては、上述のような単純な２トーン信号の場合に比べて低周波数信号と折り返し信号の間の相関が小さいため、第１の実施形態におけるＤＡＣ部でのＳＮＲ劣化分は６ｄＢよりは小さくなる。しかしながら、所望信号における低周波数信号（Ａ）と高周波数信号（ＢおよびＣ）の信号強度が等しい場合、第１の実施形態におけるＤＡＣ部でのＳＮＲ劣化分は３ｄＢ以上となる。このため、第１の実施形態におけるダイバーシティ効果による改善を考慮しても、本実施形態の方が一般により良好なＳＮＲを達成できる。低周波数信号の信号強度および高周波数信号の信号強度の間に大きな差があり、かつ両者の相関が小さい場合では、第１の実施形態におけるＤＡＣ部でのスケーリングによるＳＮＲ劣化が３ｄＢ未満となる。このため、本実施形態よりも良好なＳＮＲを達成できる場合もあると考えられる。しかしながら、本発明の効果が最大限に発揮されるのは、利用可能な帯域（ＤＣ〜周波数ｆ_ｃ）を極力広く使う場合であって、そのような場合には低周波数信号および高周波数信号の間の信号強度差は小さくなる。したがって多くの場合、加減算処理などの一部をアナログ領域で行う本実施形態の信号生成装置を用いることにより、第１の実施形態と比べてＳＮＲ改善のメリットを得ることができる。

図２０、図２１Ａ、図２１Ｂおよび図２３Ａに示した構成から明らかなように、ＤＡＣ２０２１、２０２２の各出力点からアナログマルチプレクサ２０３１の出力までは、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸とするとほぼ対称な構成となっている。したがって、本実施形態の信号生成装置においても、第１の実施形態と同様、ＤＡＣの振幅および遅延の調整は最低限度のもので済む。図２３Ｂの構成を用いた場合は２つの信号経路は対称とはならないが、単にパッシブな回路の接続形態が経路間で異なるだけの差異である。図１３Ａに示した従来技術の構成例のように通常はアクティブ素子からなるミキサを一方の経路のみに挿入するような構成と比べれば、本実施形態の信号生成装置では、ＤＡＣの振幅および遅延等の調整はより軽度のもので済む。

[第９の実施形態]
図２４は、本発明の第９の実施形態に係る信号生成装置のデジタル信号処理部の構成およびフローを説明するブロック図である。本実施形態の信号生成装置の全体構成は、図２０に示したアナログ加減算処理部２０４１を含む第８の実施形態の信号生成装置２０００と同じである。本実施形態の信号生成装置は、さらに、図１４の（ａ）〜（ｇ）に示した第６の実施形態の一連の波形合成処理を動作原理とする点で、第８の実施形態と相違する。第６の実施形態の一連の波形合成処理を行うため、図１６の構成に類似しているが、デジタル領域の一部の加減算処理を含まない図２４に示したようなデジタル信号処理部２４１０を備える。したがって、本実施形態の信号生成装置は、第６の実施形態の特徴および第８の実施形態の特徴の両方を備えたものとなる。

本実施形態の信号生成装置の動作原理は第６の実施形態と類似しているが、一部の加減算処理をアナログ領域で行っている。第６の実施形態においては低周波数信号と平行移動信号の加減算処理がデジタル信号処理部１６１０内で行われていた。これに対して、本実施形態では同等の加減算処理がアナログ加減算処理部２０４１内で行われる。したがって、本実施形態の信号生成装置は、第８の実施形態で説明した第１の実施形態に対するメリットデメリットの関係が、本実施形態の信号生成装置にもそのまま当てはまる。すなわち、本実施形態の信号生成装置では、第６の実施形態と比べてアナログ部品が増加するか、または、アナログ回路構成が複雑化するデメリットが生じるものの、最終的な出力信号の信号対雑音比（ＳＮＲ）を改善することができるメリットが得られる。

図２４に示した本実施形態のデジタル信号処理部２４１０と、図１６に示した第６の実施形態のデジタル信号処理部１６１０とでは、以下の２点のみで相違する。第１に、図１６の加算部１６４１および減算部１６４２に相当する部分がデジタル信号処理部２４１０からは省かれている。したがって、低周波数信号２４６１から折り返し信号２４２１を減算する減算部２４４３の出力は、そのまま第７の信号２４７１として、補償部２４５１を経てＤＡＣ２０２１へと出力される。同様に、平行移動信号２４２２をリサンプル部２４３３でリサンプルした信号は、そのまま第８の信号２４７２として、補償部２４５２を経てＤＡＣ２０２２へと出力される。第２に、デジタル信号処理部２４１０では、平行移動部２４２２において定数ｒ倍の処理を行わない。

図２５は、本発明の第９の実施形態の信号生成装置における減算部出力の第７の信号およびリサンプル部出力の第８の信号を周波数領域で模式的に表した図である。以下では、本実施形態の図２５および第６の実施形態の図１６を参照しながら、本実施形態の信号生成装置における波形合成動作と第６の実施形態における波形合成動作との間の相違点に絞って説明する。図１４の（ｃ）および（ｄ）に示したように第６の実施形態においては、低周波数信号Ａに折り返し信号Ｂおよび折り返し信号Ｃを逆相で重ね、さらにｒ倍された平行移動信号ｒＢおよびｒＣを同相で重ね、または、ｒ倍された平行移動信号ｒＢおよびｒＣを逆相で重ねる段階までの処理を、それぞれすべてデジタル領域で行っていた。

これに対し本実施形態では、図２５の（ａ）に示した低周波数信号Ａに折り返し信号ＢおよびＣを逆相で重ねた信号が、第７の信号としてＤＡＣ２０２１へと送られる。また、図２５の（ｂ）に示した、未だ定数ｒ倍されていない平行移動信号ＢおよびＣが、第８の信号としてＤＡＣ２０２２へと送られる。第７の信号および第８の信号は、ＤＡＣ２０２１、２０２２よって、それぞれアナログ信号へと変換される。その後アナログ領域で、アナログ加減算処理部２０４１において加減算などの処理が行われ、図１４の（ｃ）および（ｄ）に相当する信号を出力される。すなわち、加算部２１４１の出力として、図１４の（ｃ）に示したｒ倍された平行移動信号ｒＢおよびｒＣを上述の第７の信号に加算した信号に相当する信号が出力される。また減算部２１４２の出力として、図１４の（ｄ）に示したｒ倍された平行移動信号ｒＢおよびｒＣを上述の第８の信号から減算した信号に相当する信号が、出力される。その後の信号合成の原理は、図１４の（ｅ）〜（ｇ）に示した第６の実施形態の場合と同様である。

したがって本発明は、デジタル信号処理部２４１０と、２つのデジタル−アナログ変換器（ＤＡＣ）２０２１、２０２２と、２系統のアナログ入力信号の相対振幅を調整し、相対振幅を調整された前記２系統のアナログ入力信号の和に等しい第１のアナログ出力信号と、相対振幅を調整された前記２系統のアナログ入力信号の差に等しい第２のアナログ出力信号を出力するアナログ加減算処理部２０４１と、前記アナログ加減算処理部から出力された前記第１のアナログ出力信号および前記第２のアナログ出力信号を、周波数ｆ_ｃ／２で交互に切り替えてアナログ信号として出力するアナログマルチプレクサ２０３１とを備え、前記デジタル信号処理部は、上限周波数がｆ_ｃ未満の所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以下の成分からなる信号を低周波数信号とし、前記所望の出力信号のうち周波数の絶対値が概ねｆ_ｃ／２以上の成分からなる正周波数成分および負周波数成分に対して、周波数軸上で前記正周波数成分を−ｆ_ｃシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_ｃシフトした信号を折返し信号２４６３とし、周波数軸上で前記正周波数成分を−ｆ_ｃ／２シフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_ｃ／２シフトした信号を平行移動信号２４６４としたとき、前記低周波数信号から前記折返し信号を減算した信号に等しい第７の信号を生成する手段と、前記平行移動信号に等しい第８の信号を生成する手段とを含み、前記デジタル信号処理部で生成された前記第７の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、前記デジタル信号処理部で生成された前記第８の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力され、前記２つのＤＡＣからの各アナログ出力が、前記２系統のアナログ入力信号として前記アナログ加減算処理部に入力されることを特徴とする信号生成装置としても実施できる。

既に述べたように、本実施形態の信号生成装置は、第６の実施形態の特徴と、第８の実施形態の特徴とを組み合わせたものであって、両方の特徴を合わせ持つことになる。第１の実施形態に対して、第８の実施形態で既に説明したメリットデメリットの関係が、第６の実施形態に対して、本実施形態の信号生成装置にもそのまま当てはまる。すなわち、本実施形態の信号生成装置では、平行移動信号を加減算する処理をデジタル領域ではなくアナログ領域で行うことで、アナログ部品が増加するか、または、アナログ回路構成が複雑化するデメリットが生じるものの、最終的な出力信号の信号対雑音比（ＳＮＲ）を改善することができるメリットが得られる。ＤＡＣへの入力デジタル信号の振幅をＤＡＣフルスケール以内に収めるためのスケーリングによるＳＮＲ劣化を抑制し、最終的な出力信号のＳＮＲを第６の実施形態と比べて改善することができる。

さらに、本実施形態の信号生成装置を第８の実施形態と比べれば、前述の第６の実施形態と第１の実施形態と比べた場合のメリットと同様、アナログマルチプレクサのクロック周波数を半分にして、かつ、イメージ信号を抑制することができる。但し、本実施形態では、図２５の（ａ）に示したように、一方のＤＡＣ２０２１への入力信号として低周波数信号Ａと折り返し信号ＢおよびＣとを重ねた信号を用いるため、第８の実施形態に比べればＳＮＲは悪くなる。

本実施形態の信号生成装置においても、ＤＡＣ２０２１、２０２２の各出力点からアナログマルチプレクサ２０３１の出力までは、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸とすればほぼ対称な構成となっている。したがって、本実施形態においても、第１の実施形態の場合と同様に、ＤＡＣにおける振幅および遅延の調整は最低限度のもので済む。

以上述べてきた本発明の信号生成装置のすべての実施形態では、デジタル信号処理部への入力信号として実数信号を仮定していた。このため、図５および図１４に関連する説明においては、正周波数成分Ｂの成分および負周波数成分Ｃの信号成分は、互いに周波数軸上で折返して複素共役をとった関係となるような信号として記述してきた。しかし実際には、図５および図１４を用いて説明した信号生成過程において、逆相干渉による信号成分の打ち消し合い、および、同相干渉による信号成分の残留は、Ｂの信号成分およびＣの信号成分が互いに独立であっても成立する。言い換えると、Ｂの信号成分およびＣの信号成分が折り返して複素共役をとった関係にない場合であっても、変わらずに成立することが図５および図１４から容易に理解できる。このことは、デジタル信号処理部への入力信号が複素信号であっても、本発明の効果を変わらず得ることができることを意味している。

実際には図１におけるＤＡＣ１２１および１２２への入力信号は実数信号である必要があるが、例えば図９に示した第３の実施形態の光送信器のようにＩＱ変調を行う場合において、複素信号の同相（Ｉ）成分と直交（Ｑ）成分に分けてから個別にデジタル信号処理を行う必要性は無い。すなわち、複素信号のままでデジタル信号処理を行って、第３の信号および第４の信号を得た後に、実部をＩチャネル側のＤＡＣに、虚部をＱチャネル側のＤＡＣに送る方法をとることも可能である。

以上詳細に述べてきたように、本発明の信号生成装置によれば、装置内に含まれる単体のＤＡＣによって本来的に出力可能な帯域を越えて、より広帯域のアナログ信号が出力可能となる。さらに、ＤＡＣの各出力点からアナログマルチプレクサの出力までは、電気信号の進行方向に沿って２つの信号経路を見た場合、進行方向を仮想的な中心軸とすれば対称な構成となっている。したがって、ＤＡＣの振幅および遅延の調整は最低限度のもので済み、従来技術の信号生成装置における回路構成の非対称性の問題も解消することができる。

本発明は、一般的に通信システムに利用することができる。特に、高速のデジタル信号処理を含む装置に利用できる。

Claims (13)

1. デジタル信号処理部と、
   ２つのデジタル−アナログ変換器（ＤＡＣ）と、
   クロック周波数ｆ _c で駆動され、前記２つのＤＡＣから出力されるアナログ信号を前記クロック周波数ｆ_cで交互に切り替えてアナログ信号として出力するアナログマルチプレクサとを備え、
   前記デジタル信号処理部は、
   上限周波数がｆ_c未満の所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以下の成分からなる信号を低周波数信号とし、
   前記所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以上の成分からなる正周波数成分および負周波数成分に対して、周波数軸上で前記正周波数成分を−ｆ_cシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_cシフトした信号を折返し信号としたとき、
   前記折返し信号に定数を乗じ、前記低周波数信号に加算した信号に等しい第１の信号を生成する手段と、
   前記折返し信号に前記定数を乗じ、前記低周波数信号から減算した信号に等しい第２の信号を生成する手段とを含み、
   前記定数は、前記アナログマルチプレクサを駆動するパルス列信号の直流成分の強度を１としたとき、前記パルス列信号の周波数±ｆ _c の成分の強度の逆数であり、
   前記デジタル信号処理部で生成された前記第１の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、
   前記デジタル信号処理部で生成された前記第２の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力されること
   を特徴とする信号生成装置。
2. 前記定数は、π／２以上の実数であることを特徴とする請求項１に記載の信号生成装置。
3. 前記アナログマルチプレクサの出力帯域は、前記２つのＤＡＣの各々の出力帯域より広帯域であることを特徴とする請求項１または２に記載の信号生成装置。
4. 前記デジタル信号処理部は、前記第１の信号および前記第２の信号に対し、前記ＤＡＣの応答特性を補償する処理を行う補償手段をさらに含むことを特徴とする請求項１に記載の信号生成装置。
5. 前記アナログマルチプレクサの後段に、ｆ_c以上の周波数成分を抑制するローパスフィルタをさらに備えたことを特徴とする請求項１に記載の信号生成装置。
6. 送信情報データのシンボルマッピング、パルス整形、チャネル等化処理を行った信号が前記デジタル信号処理部へ入力され、前記アナログマルチプレクサからの前記アナログ信号が変調手段へ入力されることを特徴とする請求項１に記載の信号生成装置。
7. 前記変調手段は、直交変調器、偏波多重直交変調器、電気／光変換（Ｅ／Ｏ）デバイスのうちのいずれかであることを特徴とする請求項６に記載の信号生成装置。
8. 前記所望の信号は、複数の周波数サブキャリア信号で構成されたマルチキャリア信号であって、
   前記デジタル信号処理部は、
   送信情報データを並列に分岐する、シリアル／パラレル変換手段と、
   前記分岐されたデータをシンボルマッピングし、前記複数のサブキャリアの各々に載せる複数のサブシンボルからなるサブシンボル列を生成するシンボルマップ手段と、
   前記正周波数成分および前記負周波数成分に対応する前記複数のサブシンボルの一部のサブシンボルに対し、前記周波数軸上のシフトを行うことで、前記低周波数信号に対応する周波数帯域に折り返したサブシンボルを生成する手段と、
   前記低周波数信号に対応するサブシンボルおよび前記折り返したサブシンボルに前記定数を乗じたサブシンボルを加算または減算して、中間サブシンボル列を得る手段と、
   前記中間サブシンボル列を逆離散フーリエ変換（ＩＤＦＴ）するＩＤＦＴ演算手段と、
   前記ＩＤＦＴ演算手段からの出力データ列を直列に並べるパラレル／シリアル変換手段と
   を含むことを特徴とする請求項１に記載の信号生成装置。
9. 請求項１乃至７いずれかに記載の信号生成装置において、前記２つのＤＡＣの各々を請求項１乃至７いずれかに記載の信号生成装置自体で置き換える操作をＮ回（Ｎは１以上の任意の整数）繰り返して得られるＮ＋１段ネスト型構成を有し、
   前記Ｎ＋１段ネスト型構成において外側からｎ段目（ｎは１以上Ｎ＋１以下の整数）に位置する２ｎ−１個の前記信号生成装置における前記アナログマルチプレクサの切り替え周波数をｆ_c,nとしたとき、ｆ_c,k／２＜ｆ_c,k+1＜ｆ_c,k（ｋは１以上Ｎ以下の整数）であることを特徴とする多段ネスト型信号生成装置。
10. デジタル信号処理部と、
    ２つのデジタル−アナログ変換器（ＤＡＣ）と、
    クロック周波数ｆ _c ／２で駆動され、前記２つのＤＡＣから出力されるアナログ信号を前記クロック周波数ｆ_c／２で交互に切り替えてアナログ信号として出力するアナログマルチプレクサとを備え、
    前記デジタル信号処理部は、
    上限周波数がｆ_c未満の所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以下の成分からなる信号を低周波数信号とし、
    前記所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以上の成分からなる正周波数成分および負周波数成分に対して、周波数軸上で前記正周波数成分を−ｆ_cシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_cシフトした信号を折返し信号とし、
    周波数軸上で前記正周波数成分を−ｆ_c／２シフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_c／２シフトした信号を平行移動信号としたとき、
    前記平行移動信号に定数を乗じた信号を前記低周波数信号に加算し、さらに前記折返し信号を減算した信号に等しい第３の信号を生成する手段と、
    前記平行移動信号に前記定数を乗じた信号を前記低周波数信号から減算し、さらに前記折返し信号を減算した信号に等しい第４の信号を生成する手段とを含み、
    前記定数は、前記アナログマルチプレクサを駆動するパルス列信号の直流成分の強度を１としたとき、前記パルス列信号の周波数±ｆ _c ／２の成分の強度の逆数であり、
    前記デジタル信号処理部で生成された前記第３の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、
    前記デジタル信号処理部で生成された前記第４の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力されること
    を特徴とする信号生成装置。
11. 前記デジタル信号処理部は、前記第３の信号および前記第４の信号に対し、前記ＤＡＣの応答特性を補償する処理を行う補償手段をさらに備えたことを特徴とする請求項１０に記載の信号生成装置。
12. 前記所望の信号は、複数の周波数サブキャリアで構成されたマルチキャリア信号であって、
    前記デジタル信号処理部は、
    送信情報データを並列に分岐する、シリアル／パラレル変換手段と、
    前記分岐されたデータをシンボルマッピングし、前記複数のサブキャリアの各々に載せる複数のサブシンボルからなるサブシンボル列を生成するシンボルマップ手段と、
    前記正周波数成分および前記負周波数成分に対応する前記複数のサブシンボルの一部のサブシンボルに対し、前記周波数軸上のシフトの操作を行うことで、前記低周波数信号に対応する周波数帯域に折り返したサブシンボルおよび前記低周波数信号に対応する周波数帯域に平行移動したサブシンボルを生成する手段と、
    前記低周波数信号に対応するサブシンボル、前記折返したサブシンボル、および前記平行移動したサブシンボルに前記定数を乗じたサブシンボルを加算または減算して、中間サブシンボル列を得る手段と、
    前記中間サブシンボル列を逆離散フーリエ変換（ＩＤＦＴ）するＩＤＦＴ演算手段と、
    前記ＩＤＦＴ演算手段からの出力データ列を直列に並べるパラレル／シリアル変換手段と
    を含むことを特徴とする請求項１０に記載の信号生成装置。
13. デジタル信号処理部と、
    ２つのデジタル−アナログ変換器（ＤＡＣ）と、
    ２系統のアナログ入力信号の相対振幅が定数倍となるように調整し、相対振幅を調整された前記２系統のアナログ入力信号の和に等しい第１のアナログ出力信号と、相対振幅を調整された前記２系統のアナログ入力信号の差に等しい第２のアナログ出力信号とを出力するアナログ加減算処理部と、
    クロック周波数ｆ _c で駆動され、前記アナログ加減算処理部から出力された前記第１のアナログ出力信号および前記第２のアナログ出力信号を、前記クロック周波数ｆ_cで交互に切り替えてアナログ信号として出力するアナログマルチプレクサとを備え、
    前記デジタル信号処理部は、
    上限周波数がｆ_c未満の所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以下の成分からなる信号を低周波数信号とし、
    前記所望の出力信号のうち周波数の絶対値が概ねｆ_c／２以上の成分からなる正周波数成分および負周波数成分に対して、周波数軸上で前記正周波数成分を−ｆ_cシフトした信号、並びに、周波数軸上で前記負周波数成分を＋ｆ_cシフトした信号を折返し信号としたとき、
    前記低周波数信号に等しい第１の信号を生成する手段と、
    前記折返し信号に等しい第２の信号を生成する手段とを含み、
    前記定数は、前記アナログマルチプレクサを駆動するパルス列信号の直流成分の強度を１としたとき、前記パルス列信号の周波数±ｆ _c の成分の強度の逆数であり、
    前記デジタル信号処理部で生成された前記第１の信号に対応するデジタル信号が、前記２つのＤＡＣの一方のＤＡＣに入力され、
    前記デジタル信号処理部で生成された前記第２の信号に対応するデジタル信号が、前記２つのＤＡＣの他方のＤＡＣに入力され、
    前記２つのＤＡＣからの各アナログ出力が、前記２系統のアナログ入力信号として前記アナログ加減算処理部に入力されること
    を特徴とする信号生成装置。

Images