JP7040626B2 - 信号生成装置 - Google Patents
信号生成装置 Download PDFInfo
- Publication number
- JP7040626B2 JP7040626B2 JP2020546707A JP2020546707A JP7040626B2 JP 7040626 B2 JP7040626 B2 JP 7040626B2 JP 2020546707 A JP2020546707 A JP 2020546707A JP 2020546707 A JP2020546707 A JP 2020546707A JP 7040626 B2 JP7040626 B2 JP 7040626B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sub
- analog
- signals
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J1/00—Frequency-division multiplex systems
- H04J1/02—Details
- H04J1/08—Arrangements for combining channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmitters (AREA)
Description
本発明は、例えば高速信号伝送システムなどに用いられるデジタル-アナログ変換器を用いた信号生成装置に関する。
スマートフォンの広い普及に代表されるように、インターネットのトラフィックは日々増え続けており、光ファイバ通信や無線通信、有線電気通信等の大容量化・高機能化が求められている。システムの大容量化・高機能化のための要素技術として、効率的なネットワーク構成、高度なデジタル変復調システムや、高速動作可能な光・電子デバイスなどの開発が続いている。例えば通信装置の送信側回路に着目すると、デジタル信号処理に特化したプロセッサであるデジタル信号処理回路(DSP:Digital Signal Processor)を用いて、高度な多値変調や波形整形などの処理をデジタル信号のレベルで行う検討が盛んに行われている。
DSPを利用したこのようなデジタル信号処理技術の導入にあたっては、DSPにより生成されるデジタル信号を最終的な高速のアナログ信号に変換する、高速動作可能なデジタル-アナログ変換器(DAC:Digital-to-Analog Converter)が不可欠である。しかしながら、現行のCMOSプラットフォームを用いて作製されたDACでは、そのアナログ出力帯域が20GHz程度と不十分であり、通信システムの大容量化を実現するにあたってのボトルネックの1つとなっていた。これを解決する技術として、複数のサブDACとミキサやマルチプレクサ等の高速アナログデバイスを用いることで、単体のDACの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置が提案されている。
非特許文献1では、2個のサブDACを用い、一方のサブDACの出力信号周波数を乗算器でアップコンバートしたうえで他方のサブDACの出力信号と加算することで、サブDAC単体の出力帯域と比べてより広帯域な信号を生成する技術が提案されている。さらに非特許文献2では、非特許文献1の原理を3個のサブDACに拡張した構成による広帯域信号生成が報告されている。さらに特許文献3では、デジタル信号処理による前処理を用いることで、乗算器によるアップコンバートを用いた広帯域信号生成において、従来必要であったアナログ周波数フィルタを不要とする技術が提案されている。また、特許文献1では、複数のサブDACとアナログマルチプレクサを用いた構成で広帯域信号を生成する手段が開示されている。
C. Laperle and M. O’Sullivan, "Advances in High-Speed DACs, ADCs, and DSP for Optical Coherent Transceivers", J. Lightw. Technol., vol.32, no.4, pp.629-643 (2014)
X. Chen, S. Chandrasekhar, S. Randel, G. Raybon, A. Adamiecki, P. Pupalaikis, P. Winzer, "All-electronic 100 GHz bandwidth digital-to-analog converter generating PAM signals up to 190 GBaud", J. Lightw. Technol vol.35, no.3, pp.411-417 (2017)
T. Jyo, H. Yamazaki, M. Nagatani, H. Hamada, H. Fukuyama, and H. Nosaka, "An 80-Gbaud Transmitter using Bandwidth Interleaving with Sideband Cancelling Method", in Proc. European Microwave Week 2018, paper EuMC15-1 (2018)
D. Zhou and V. E. DeBrunner, "Novel Adaptive Nonlinear Predistorters Based on the Direct Learning Algorithm," IEEE J. Trans. Signal Process., vol.55, no.1, pp.120-133 (2007)
上記のような広帯域信号生成技術において、高品質な信号を生成するためには、サブDACの個体差やアナログバイスの不完全性を補償する技術が必要となる。
このため特許文献1では、デジタル信号処理部において、サブDAC毎に周波数応答を補償する補償部を設ける構成が開示されている(段落0060および図6の651および652)。また、特許文献2では、このような補償を行うために必要な伝達関数を推定する手段を備えた光伝送システムが開示されている。
しかしながら実際のデバイスでは、各サブDACのベースバンド出力信号同士を比較した場合の周波数応答差と、各サブDACの出力信号がアナログデバイスの機能によってアップコンバートされたイメージ信号同士を比較した場合の周波数応答差とが、必ずしも互いに一致しないために、サブDAC毎の補償だけでは補償が不完全になってしまう場合があるという課題があった。また、アナログデバイスの不完全性によって、理想的には生じないはずの次数のイメージ信号が僅かに生じることによる信号劣化についても、上記のサブDAC毎の補償では補償しきれないという課題があった。
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、複数のサブDACと高速アナログデバイスを用いることで、単体のサブDACの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置において、高効率、高精度な補償により高品質な信号生成を実現することのできる信号生成装置を提供することである。
本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。
(構成1)
デジタル信号処理部と、
アナログ帯域がfBであるM個(Mは2以上の整数)のサブDACと、
前記M個のサブDACが出力するM個のアナログ信号を用いて周波数(M-1)fB以上の成分を含む広帯域なアナログ信号を生成する広帯域アナログ信号生成部とを備え、
前記デジタル信号処理部は、
所望の出力信号を周波数軸上でM個の部分に分割しそれぞれをベースバンドにダウンコンバートした信号に相当するM個の原分割信号を生成する手段と、
前記M個の原分割信号を周波数軸上で折返してM個の折返し分割信号を生成する手段と、
前記M個の原分割信号および前記M個の折返し分割信号を入力とし、前記M個のサブDACへと送信されるM個の複合信号を出力とする2M×Mフィルタとを備え、
前記2M×Mフィルタは、
2M2通りの入出力の組合せに対して独立に応答関数を設定可能である
ことを特徴とする信号生成装置。
デジタル信号処理部と、
アナログ帯域がfBであるM個(Mは2以上の整数)のサブDACと、
前記M個のサブDACが出力するM個のアナログ信号を用いて周波数(M-1)fB以上の成分を含む広帯域なアナログ信号を生成する広帯域アナログ信号生成部とを備え、
前記デジタル信号処理部は、
所望の出力信号を周波数軸上でM個の部分に分割しそれぞれをベースバンドにダウンコンバートした信号に相当するM個の原分割信号を生成する手段と、
前記M個の原分割信号を周波数軸上で折返してM個の折返し分割信号を生成する手段と、
前記M個の原分割信号および前記M個の折返し分割信号を入力とし、前記M個のサブDACへと送信されるM個の複合信号を出力とする2M×Mフィルタとを備え、
前記2M×Mフィルタは、
2M2通りの入出力の組合せに対して独立に応答関数を設定可能である
ことを特徴とする信号生成装置。
(構成2)
前記広帯域アナログ信号生成部は、
2個の入力信号を一定の周波数で高速に切り替えて出力するアナログマルチプレクサ、
または前記アナログマルチプレクサをツリー状に多段接続した回路、
またはミキサによってM個の入力信号のうち少なくともM-1個を周波数アップコンバートした後に合波して出力する回路、
または前記アナログマルチプレクサとミキサを複合的に用いた回路
のいずれかであることを特徴とする構成1に記載の信号生成装置。
前記広帯域アナログ信号生成部は、
2個の入力信号を一定の周波数で高速に切り替えて出力するアナログマルチプレクサ、
または前記アナログマルチプレクサをツリー状に多段接続した回路、
またはミキサによってM個の入力信号のうち少なくともM-1個を周波数アップコンバートした後に合波して出力する回路、
または前記アナログマルチプレクサとミキサを複合的に用いた回路
のいずれかであることを特徴とする構成1に記載の信号生成装置。
(構成3)
前記広帯域アナログ信号生成部は、
2つのミキサとコンバイナ、および90度位相シフタからなるIQ変調器型回路
であることを特徴とする構成1に記載の信号生成装置。
前記広帯域アナログ信号生成部は、
2つのミキサとコンバイナ、および90度位相シフタからなるIQ変調器型回路
であることを特徴とする構成1に記載の信号生成装置。
(構成4)
前記2M×Mフィルタの、2M2通りの入出力の組合せに対して独立に設定される応答関数Gmq(f)は、
前記広帯域アナログ信号生成部の周波数応答をRkp(f)としたときに、次式
但し、チルダ記号~は、前記サブDACのアナログ帯域をfBとしたときに、元の関数をfB/2を中心に折返して複素共役を取る折返し操作を示している
により決定される
ことを特徴とする構成1ないし3のいずれか1項に記載の信号生成装置
前記2M×Mフィルタの、2M2通りの入出力の組合せに対して独立に設定される応答関数Gmq(f)は、
前記広帯域アナログ信号生成部の周波数応答をRkp(f)としたときに、次式
により決定される
ことを特徴とする構成1ないし3のいずれか1項に記載の信号生成装置
(構成5)
前記デジタル信号処理部は、前記原分割信号を生成する手段の入力側に接続されたメイン非線形フィルタと、前記2M×MフィルタのM個の出力の各々に接続されたM個のサブ非線形フィルタとのすくなくとも一方を備える
ことを特徴とする構成1ないし4のいずれか1項に記載の信号生成装置。
前記デジタル信号処理部は、前記原分割信号を生成する手段の入力側に接続されたメイン非線形フィルタと、前記2M×MフィルタのM個の出力の各々に接続されたM個のサブ非線形フィルタとのすくなくとも一方を備える
ことを特徴とする構成1ないし4のいずれか1項に記載の信号生成装置。
以上説明したように、本発明によれば、複数のサブDACと高速アナログデバイスを用いることで、単体のサブDACの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置において、高精度な補償による高品質な信号生成を、従来技術より低い計算負荷で実現することができる。
以下の説明において、スペクトルを表す数式や図においては、簡単のため正周波数成分のみを表し、負周波数成分は省略する。以下の説明で用いる信号は全て実信号であるため、負周波数成分は正周波数成分のfを-fで置き換え、全体の複素共役を取った関数となる。また、上付きのアスタリスク(*)は複素共役を表すものとする。
また、デジタル信号処理部への入力として用いられる入力信号とは、所望の(装置全体の最終的な出力信号として望ましい)アナログ信号をサンプリングして得られるデジタル信号に相当するものだが、これは実際に所望のアナログ信号を物理的に生成してサンプリングしたものではなく、送信デジタルデータ列、変調フォーマット、所望パルス形状等に基づきデジタル領域で仮想的に生成したものである。このような仮想的なデジタル入力信号の生成は、本発明に限らず通信用DSPの送信側処理として一般的に行われることである。
また、本明細書においては主に信号のスペクトルに着目して動作を説明するが、説明の対象がデジタル信号である場合、スペクトルとは暗黙的に第1ナイキスト領域内のスペクトル、すなわち直流から当該デジタル信号のサンプリングレートの1/2までの周波数領域で定義されるスペクトルを指すものとする。また、特に断りのない限り、デジタル信号のサンプリングレートは、原信号の最大周波数の2倍を超える値に設定されるものとする。たとえば周波数範囲0~fMAXの成分からなる信号は、サンプリングレート>2fMAXのデジタル信号として扱われる。
また、本明細書において、DACのアナログ帯域とは、当該DACが特段大きな信号劣化なく出力可能なアナログ信号の上限周波数を指す。具体的には、出力アナログ信号の強度がDC近傍に比べ一定の値だけ減衰する周波数をアナログ帯域とする場合が多い。アナログ帯域を定義する信号強度の減少量の閾値は、生成すべき信号のスペクトル形状や受信側装置の特性等に応じて任意に設定されるべきものであるが、典型的には3~6dB程度、最大でも概ね20dB程度とすべきである。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置100は、入力信号101が入力されるデジタル信号処理部110、サブDAC121~122、出力信号102を出力する広帯域アナログ信号生成部131から構成される。サブDACの個数をM個(M≧2の整数)とすると、本例はM=2の例だが、その動作原理はM≧3の構成にも拡張可能である。
図1は、本発明の第1の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置100は、入力信号101が入力されるデジタル信号処理部110、サブDAC121~122、出力信号102を出力する広帯域アナログ信号生成部131から構成される。サブDACの個数をM個(M≧2の整数)とすると、本例はM=2の例だが、その動作原理はM≧3の構成にも拡張可能である。
サブDAC121~122のアナログ帯域をfBとする。広帯域アナログ信号生成部131は、サブDAC121~122から入力される信号をそれぞれfBの整数倍だけ周波数シフトしたイメージを生成し、それらを重ね合わせることで、出力信号102として周波数範囲0~2fB程度の広帯域な信号を出力する機能を有する。
広帯域アナログ信号生成部131の具体的な構成例としては、図2に示されるようなアナログマルチプレクサ211を用いたもの、図3に示されるようなミキサ321とコンバイナ331を用いたもの、図4に示されるようなミキサ421,422、コンバイナ431、90度位相シフタ441からなるIQ変調器型のもの等が挙げられる。図2~図4の構成の動作の詳細については後述するが、図2~4に示した構成例のいずれにおいても、デジタル信号処理部110で適切な信号処理を行えば、出力信号102はサブDAC121~122のアナログ帯域の2倍である0~2fBの領域にわたる任意の広帯域信号とすることができる。
図5は、実施形態1、図1のサブDAC121~122の出力信号のスペクトルを表した図であり、図6は、広帯域アナログ信号生成部131からの出力信号102のスペクトルを説明する図である。
図5には、サブDAC121~122の出力信号のスペクトルを、Y1(f)~Y2(f)として示している。図6には、上のベースバンド成分(0次)からイメージ信号の次数の順に下へ、各サブDACに対応する信号のスペクトルを示している。図6の最下段のf軸上には、広帯域アナログ信号生成部131からの出力信号102のスペクトルを、ZOUT(f)として示している。図6の右上には、図中で使用する各信号のスペクトル成分の記号の説明を示している。
後述の通り、説明の便宜上、サブDAC121~122の応答特性は広帯域アナログ信号生成部131のモデルの方に含めるものとするので、Y1(f)~Y2(f)はサブDAC121~122が完全にフラットな理想的な周波数応答を持つものと仮定した場合の出力信号のスペクトルである。すなわちY1(f)~Y2(f)は、サブDAC121~122への入力デジタル信号のスペクトルと一致する(正確には、当該デジタル信号の第1ナイキスト領域に相当する周波数領域において両者は一致する)。
Y1(f)~Y2(f)は概ね周波数範囲0~fBの成分からなるスペクトルである。ZOUT(f)はY1(f)~Y2(f)のベースバンド成分および1~2次のイメージから生成される。但しここでは、k次イメージとは元の信号を周波数軸上でkfBだけシフトした信号を指す。Ym(f)(m=1,2)のk次イメージ(k=1,2,…)をYm,k(f)とすると、式(1)として
と表すことができる。
式(1)右辺の第一項と第二項はそれぞれk次イメージの下側波帯と上側波帯に相当する。下側波帯はkfBを中心に低周波数側の概ね(k-1)fB~kfBの範囲に成分を持ち、上側波帯はkfBを中心に高周波数側の概ねkfB~(k+1)fBの範囲に成分を持つ。
一般には、これらのイメージおよびベースバンド成分にそれぞれ異なる応答関数を乗じた後に加算したものがZOUT(f)となる。図6を参照すると、ZOUT(f)のうちf=(k-1)fB~kfBの成分は概ねY1(f)~Y2(f)のk-1次イメージの上側波帯とk次イメージの下側波帯から構成されることがわかる(但し0次イメージの上側波帯=ベースバンド成分)。つまり、ZOUT(f)を概ね周波数fB毎の部分に区切ったものを低周波数数側からZ1(f1),Z2(f2),…とすると、各Zk(fk)はそれぞれ2個のk-1次上側波帯および2個のk次下側波帯の計4個のスペクトル成分の重ね合わせとして表現できることがわかる。このときZk-1(fk-1)とZk(fk)はkfB周辺で多少の重なりを持ってもよい。変数fkをfで置換したZk(f)は、Zk(fk)をベースバンドにダウンコンバートした信号に相当する。Zk(f)とY1(f)~Y2(f)との関係は、以下の式(2)のように表すことができる。
ただし、Rkp(f)は広帯域アナログ信号生成部131の周波数応答を表しており、p=1~2(1~M)についてはYp(f)のk-1次イメージの上側波帯に対する周波数応答、p=3~4(M+1~2M)についてはYp-4(f)のk次イメージの下側波帯に対する周波数応答である。
Rkp(f)は理想的な動作において生じるイメージの応答だけでなく、デバイスの不完全性等により生じるスプリアス成分の応答も含む。また、説明の便宜上、前段のサブDAC121~122およびそれらと広帯域アナログ信号生成部131との接続部等の応答(振幅、位相を含む)もRkp(f)に含めるものとする。例えばサブDAC121の高周波数側の減衰がサブDAC122に比べ大きい場合は、Rk1(f)の高周波数側とRk3(f)の低周波数側がRk2(f)、Rk4(f)に比べ大きくなる。
同様に、各サブDAC121~122と広帯域アナログ信号生成部131との間のケーブルによる信号遅延時間の差(スキュー)も、Rkp(f)の位相特性に含まれる。これにより、Y1(f)~Y2(f)は、サブDAC121~122への入力デジタル信号をそのままアナログ信号に変換した信号のスペクトルと考えることができる(正確には、当該デジタル信号の第1ナイキスト領域に相当する周波数領域において両者は一致する)。
なお、式(2)は雑音や非線形歪の影響は考慮していない。雑音は式(2)右辺に加算される形で、非線形歪は式(2)や図2では考慮されていない位置に現れるイメージ等の形でそれぞれ最終的な出力に影響するが、一般的には信号生成装置100は雑音や非線形歪の影響が十分小さくなるような条件で用いられる。
例えば、アナログ領域(サブDACの出力以降)において信号振幅が小さくなりすぎると雑音の影響が大きくなり、大きくなりすぎると非線形歪の影響が大きくなってしまうので、使用するデバイスの特性に合わせて最適な振幅となるよう調整される。DCバイアスの最適化も非線形歪の大きさに影響する。このような調整は、本発明の信号生成装置に限った特殊なものではなく、高速信号を生成する装置において広く一般に行われるものである。
また、一般にM個のサブDACを使った場合、広帯域アナログ信号生成部の出力として任意の波形が得られる周波数範囲は0~MfB(本例では0~2fB)である。MfBより高周波数側には不要なイメージが残る場合があるが、これらのイメージは送信側或いは受信側のアナログフィルタ、或いは受信側のデジタルフィルタで容易に除去することができる。
このため以降の説明では、k=1~M(本例では1~2)の要素についてのみ注目し、k>Mの要素については無視する。すなわち、広帯域アナログ信号生成部131の周波数応答については、式(2)のRkp(f):k=1~M(本例では1~2)にのみ注目し、各fに対しM行2M列(本例では2行4列)の行列として扱えばよい。
このように、広帯域アナログ生成部131の動作を、M個のサブDACからの入力信号およびそれらを周波数軸上で反転した信号の計2M個の入力信号、出力信号をM個の帯域に分割してベースバンドにダウンコンバートした信号に相当するM個の出力信号、およびそれらを結ぶM行2M列の応答関数で表現するという従来技術にはない発想が、本発明の基礎となる。
ここで、広帯域アナログ信号生成部131の具体的構成例の詳細について、式(2)と関連付けながら説明する。
まず、図2に示したアナログマルチプレクサ211を用いた広帯域アナログ信号生成部131の構成について説明する。アナログマルチプレクサ211は、2個の入力アナログ信号をクロック周波数fclkで高速に切り替えながら出力するスイッチ(セレクタ)回路である。特許文献1に詳しく示される通り、アナログマルチプレクサ211からの出力信号は、理想的には2個の入力アナログ信号のベースバンド成分と、周波数fclkを中心とするイメージ成分とを加算したものとして表すことができる。また理想的には、ベースバンド成分間の位相差はゼロ、イメージ成分間の位相差はπであるる。また、ベースバンド信号とイメージ信号の振幅比を1:1/rとすると、アナログマルチプレクサ211の動作が遷移時間ゼロのスイッチングであればr=π/2だが、実際には遷移時間は有限であり、r=2程度となることもある。
クロック周波数の設定は二通りの方法があり、fclk=2fBとする場合(特許文献1の第1~第5の実施形態)と、fclk=fBとする場合(特許文献1の第6~第7の実施形態)がある。便宜上、前者をタイプ1、後者をタイプ2とする。
タイプ1の場合、アナログマルチプレクサ211の動作が理想的であれば、イメージはfclk=2fBの周りにのみ発生する(正確にはfclkの奇数倍の周波数の周りにのみ発生するが、関心のある周波数範囲0~2fB内ではfclk=2fBの周りのイメージのみ考慮すればよい)ため、式(2b)として、
と表すことができる。
ここで、クロック周波数の1倍であるfclkの周りのイメージは通常は1次イメージと呼ばれるが、本願では図2の考え方に従ってfBを単位にイメージの次数を定義しているので、fclk=2fBの周りのイメージは2次イメージに該当する。
また、タイプ2の場合、アナログマルチプレクサ211の動作が理想的であれば、イメージはfclk=fBの周りにのみ発生する(正確にはfclkの奇数倍の周波数の周りにのみ発生するが、関心のある周波数範囲0~2fB内ではfclk=fBの周りのイメージのみ考慮すればよい)ため、式(2c)として、
と表すことができる。
この場合は、fclk=fBの周りのイメージは、本願の図2の考え方においても1次イメージとなる。
次に、図3に示したミキサ321とコンバイナ331を用いた広帯域アナログ信号生成部131の構成について説明する。ミキサ321は入力アナログ信号の一方を周波数fclkの正弦波と乗算することで、周波数fclkだけアップコンバートするものである。この構成でfclk=fBとすると、出力信号102はサブDAC121からの出力アナログ信号のベースバンド成分にサブDAC122からの出力アナログ信号の1次イメージを加算したものになるから、ミキサ321およびコンバイナ331の動作が理想的であれば、式(2d)として、
のように表すことができる。
次に、図4に示したIQ変調器型の広帯域アナログ信号生成部131の構成について説明する。この例では2個のミキサ421および422を、互いに位相が90度異なる正弦波で駆動し、それぞれの出力信号をコンバイナ431で加算して出力する。fclk=fBとすれば、ミキサ421および422はそれぞれ互いに位相が90度ことなる1次イメージを出力するから、ミキサ421~422およびコンバイナ431の動作が理想的であれあれば、式(2e)として、
のように表すことができる。
特許文献1~3では、式(2b)~(2d)のような理想的な動作、或いはここに各サブDAC121~122の応答特性だけを考慮に入れた動作を前提として、デジタル信号処理部110で行うべき信号処理の内容を開示している。しかしながら、実際のデバイスにおいては式(2b)~(2d)の通りにはならない。
一般的にはRkp(f)は式(2b)や(2c)のように定数ではなく、周波数依存性を持ち、周波数依存性(応答スペクトルの波形)も要素ごとに異なる。また、式(2b)~(2d)でゼロとなっている要素も、実際にはゼロにはならない。例えば図2の構成例をタイプ2の条件で駆動した場合には理想的には2次イメージが生じないため、式(2c)ではR23(f)=R24(f)=0となっているが、実際にはデバイスの不完全性に起因して2次イメージも発生し、R23(f)とR24(f)は非ゼロの応答となる。後述するように、このような応答の非理想性も含め高精度に補償できる点が本発明の特徴である。
図7に、図1のデジタル信号処理部110内部の機能ブロック図を示す。デジタル信号処理部110では、式(2)で一般的に表されるような広帯域アナログ信号生成部131の特性に応じて、最終的な出力信号102として所望のアナログ信号が得られるよう、各サブDAC121~122に送るデジタル信号を生成する。デジタル信号処理部110への入力信号101は、所望のアナログ信号をサンプリングしたデジタル信号に相当する信号であり、デジタル領域で仮想的に生成される。入力信号101のスペクトルをXtarget(f)とする。Xtarget(f)は概ね周波数範囲0~MfB(本例では0~2fB)の成分からなるスペクトルである。
帯域分割部611では、入力信号101を概ね周波数fB毎に分割し、それぞれをベースバンドにダウンコンバートした信号に相当する原分割信号621~622を生成する。原分割信号621~622のスペクトルをX1(f)~X2(f)とすると、以下の式(3)の関係が成り立つ。
このときXk-1(fk-1)とXk(fk)はkfB周辺で多少の重なりを持ってもよい。Xk(f)はそれぞれ概ね周波数範囲0~fBの成分からなるスペクトルである。原分割信号621~622は入力信号101に比べ帯域幅が1/M程度(1/2程度)となるため、入力信号101に比べ1/M程度(1/2程度)のサンプリングレートで表現できる。このため、帯域分割部211でのデジタル処理には、帯域分割後にダウンサンプリングを行う処理も含めておくことが望ましい。
スペクトル折返し部612では、原分割信号621~622を周波数軸上でfB/2を中心に折返して複素共役を取ることで、折返し分割信号631~632を生成する。折返し分割信号631~632のスペクトルは、式(1)と同様のチルダ(~)を用いて
と表せる。
2M×Mフィルタ(4×2フィルタ)613は、原分割信号621~622および折返し分割信号631~632を入力として受け入れ、サブDAC121~122へと送る複合信号641~642を生成する。前述の通り、式(2)のモデルではサブDAC121~122およびそれらと広帯域信号生成部131との接続部の応答もRkm(f)に含むので、これらの複合信号641~642のスペクトルは式(1),(2)におけるY1(f)~Y2(f)そのものである。(正確には複合信号641~642はデジタル信号であるため、その第1ナイキスト領域におけるスペクトルが式(1),(2)におけるY1(f)~Y2(f)と一致するということである。)
ただしGmq(f)は4×2フィルタ(2M×Mフィルタ)613の応答関数であり、m=1~2(1~M)はそれぞれ出力として得られる複合信号641~642に対応し、q=1~2(1~M)はXq(f)、q=3~4(M+1~2M)は
に対応する。
このように4×2フィルタ613は、原分割信号621~622および折返し分割信号631~632に対し、それぞれ独立に設定可能な応答関数Gmq(f)を乗じた後に重ね合わせることで、複合信号641~642を得るフィルタである。原分割信号621~622および折返し分割信号631~632はいずれも周波数が概ねfB以下の成分からなる信号なので、複合信号641~642も周波数が概ねfB以下の成分からなり、アナログ帯域が概ねfBであるサブDAC121~122によって問題なくアナログ信号に変換することができる。
すなわち、信号生成装置100の最終的な出力信号102のスペクトルZOUT(f)のうち概ね周波数0~2fBの範囲をXtarget(f)と概ね一致させることができる。
この式(14)より、所与のRkp(f)に対して、式(5)を満たすようなGmq(f)を求めることができる。
前述の通りRkp(f)は、サブDAC121~122の応答特性の個体差、サブDAC121~122と広帯域アナログ信号生成部131との接続間のスキュー、および各次数のイメージに対する広帯域アナログ信号生成部131の応答特性(デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答も含む)をすべて含んでいる。そのため、Gmq(f)を係数とする4×2フィルタ213は、サブDACの個体差、スキュー、次数ごとの応答特性差を全て補償し、信号生成装置100全体として理想的なDAC特性が得られるような複合信号641~642を生成することができる。
なお式(14)よりGmq(f)を求めるためにはRkp(f)が与えられる必要があるが、Rkp(f)は実測によって求めるか、シミュレーション等により求めればよい。例えば実測により求めるなら、サブDAC121~122のアナログ応答は個別に測定しておき、広帯域アナログ信号生成部131の応答は4系統の入力信号を1系統ずつ入力して応答を評価する等の方法が考えられる。
(従来技術との比較)
従来技術にはない本発明の大きな特徴は、2M×Mフィルタ(4×2フィルタ)613の部分にある。以下、本発明と、特許文献1に記載の従来技術とを比較する。
従来技術にはない本発明の大きな特徴は、2M×Mフィルタ(4×2フィルタ)613の部分にある。以下、本発明と、特許文献1に記載の従来技術とを比較する。
図8は、特許文献1に記載の従来の信号生成装置において、前記タイプ1の条件(fclk=2fB)とした際のデジタル信号処理部710の機能ブロック図を示す。ただし、図7と比較しやすい形にするため、特許文献1に記載の形と比べ、全体の機能に影響のない範囲で、処理順序が入れ替わっている場合がある。
図8に示す従来技術に基づくデジタル信号処理部710では、まず入力信号を帯域分割部711で概ね周波数fB毎に分割しベースバンドへとダウンコンバートするが、このうち低周波数側の原分割信号721と、高周波数側の原分割信号をスペクトル折返し部712で折返した折返し分割信号732のみを使う。帯域分割に伴うダウンサンプリングも必要に応じて帯域分割部711で行う。重み付き加算部713では、原分割信号721には定数1が、折返し分割信号732には定数rおよび-rが乗じられたのち、それぞれ加算される。
その後、重み付き加算部713からの出力は、サブチャネル応答補償フィルタ714にて各サブDACを含むサブチャネルのアナログ応答特性を補償するフィルタリングをかけられた後、各サブDACに送られる。なお、重み付き加算部713には基本的に後段の帯域アナログ信号生成部が理想的な動作をすると仮定した場合の定数が設定されており、実際のデバイスの応答特性の補償は全て後段のサブチャネル応答補償部714にて補償される。
図9は、特許文献1に記載の従来の信号生成装置において、前記タイプ2の条件(fclk=fB)とした際のデジタル信号処理部810の機能ブロック図を示す。ただし、図7と比較しやすい形にするため、特許文献1に記載の形と比べ、全体の機能に影響のない範囲で、処理順序が入れ替わっている場合がある。
図9に示す従来技術に基づくデジタル信号処理部810では、まず入力信号を帯域分割部811で概ね周波数fB毎に分割しベースバンドへとダウンコンバートするが、このうち低周波数側の原分割信号821~822と、高周波数側の原分割信号をスペクトル折返し部812で折返した折返し分割信号832のみを使う。帯域分割に伴うダウンサンプリングも必要に応じて帯域分割部811で行う。重み付き加算部813では、原分割信号821には定数1が、原分割信号822には定数rおよび-rが、また折返し分割信号832には係数-1が乗じられたのち、それぞれ加算される。
その後、重み付き加算部813からの出力は、サブチャネル応答補償フィルタ814にて各サブDACを含むサブチャネルのアナログ応答特性を補償するフィルタリングをかけられた後、各サブDACに送られる。なお、重み付き加算部813には基本的に後段の帯域アナログ信号生成部が理想的な動作をすると仮定した場合の定数が設定されており、実際のデバイスの応答特性の補償は全て後段のサブチャネル応答補償部814にて補償される。
従来技術の、図8の重み付き加算部713とサブチャネル補償部714の組合せや、図9の重み付き加算部813とサブチャネル補償部814の組合せでは、周波数依存性を持つフィルタがサブチャネル応答補償部の2個しかないため、補償の自由度が限られ、式(2)のRmq(f)で表されるような広帯域アナログ信号生成部131の応答特性を補償しきれないという課題があった。
具体的には、図8や図9の従来構成では、サブDACの応答特性の個体差や、サブDACと広帯域アナログ信号生成部の接続部のスキューはサブチャネル応答補償部714や814にて補償できるものの、広帯域アナログ信号生成部131におけるイメージの次数ごとの応答特性差や、デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答の補償はできないという課題があった。
これに対し図7の本発明の構成においては、4×2フィルタ613で周波数依存性を持つフィルタを8個(2M2個)用意し、各原分割信号および折返し分割信号毎に個別に適用している。これを式(14)のように設定することで、広帯域アナログ信号生成部131におけるイメージの次数ごとの応答特性差や、デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答の補償も可能になり、より高効率、高精度な補償により高品質な信号を生成できる。
なお、特許文献2においても、基本的に図8や図9のようにサブチャネル毎に応答補償を行う形が想定されている。
[第2の実施形態]
図10は、本発明の第2の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置900は、入力信号901が入力されるデジタル信号処理部910、サブDAC921~923、出力信号902を出力する広帯域アナログ信号生成部931から構成される。サブDACの個数をM(≧2の整数)個とすると、本例はM=3の例である。
図10は、本発明の第2の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置900は、入力信号901が入力されるデジタル信号処理部910、サブDAC921~923、出力信号902を出力する広帯域アナログ信号生成部931から構成される。サブDACの個数をM(≧2の整数)個とすると、本例はM=3の例である。
サブDAC921~923のアナログ帯域をfBとする。広帯域アナログ信号生成部931は、サブDAC921~923から入力される信号をそれぞれfBの整数倍だけ周波数シフトしたイメージを生成し、それらを重ね合わせることで、出力信号902として周波数範囲0~3fB程度の広帯域な信号を出力する機能を有する。
広帯域アナログ信号生成部931の具体的な構成例としては、図11に示されるような2つのミキサ1021、1022とコンバイナ1031を用いたもの、或いは図12に示されるような、アナログマルチプレクサ1111とミキサ1121、コンバイナ1131を複合的に用いたもの等を用いることができる。
図11の広帯域アナログ信号生成部931の構成例では、ミキサ1021は周波数fclk=fBで駆動されサブDAC922からの信号の1次イメージを生成し、ミキサ1022は周波数2fclk=2fBで駆動されサブDAC923からの信号の2次イメージを生成する。3入力のコンバイナ1031は、サブDAC931からのベースバンド成分と、上記で生成された1次イメージ、2次イメージを加算することで広帯域信号を生成する。
図12の広帯域アナログ信号生成部931の構成例では、アナログマルチプレクサ1111は、fclk=fBのタイプ2の条件で駆動され、サブDAC921~922からの信号によりベースバンド成分と1次イメージを生成する。ミキサ1121は、2fclk=2fBで駆動され、サブDAC923からの信号の2次イメージを生成する。2入力のコンバイナ1131は、上記で生成されたベースバンド成分と1次イメージ、2次イメージをを加算することで広帯域信号を生成する。
図11、12に示した広帯域アナログ信号生成部931の構成例のいずれにおいても、デジタル信号処理部910で適切な信号処理を行うことにより、サブDAC921~923のアナログ帯域の3倍の0~3fBの帯域にわたる広帯域の出力信号902を得ることができる。
図13は、実施形態1の図5と同様に、実施形態2、図10のサブDAC921~923の出力信号のスペクトルを表した図であり、図14は、広帯域アナログ信号生成部931からの出力信号902のスペクトルを説明する図である。
図13には、サブDAC921~923の出力信号のスペクトルを、Y1(f)~Y3(f)として示している。図14には、上のベースバンド成分(0次)からイメージ信号の次数の順に下へ、各サブDACに対応する信号のスペクトルを示している。図14の最下段のf軸上には、広帯域アナログ信号生成部931からの出力信号902のスペクトルをZOUT(f)とし、ZOUT(f)を概ね周波数fB毎の部分に区切ったものを低周波数数側からZ1(f1),Z2(f2),…として示している。図14の右上には、図中で使用する各信号のスペクトル成分の記号の説明を示している。
上記第1の実施形態の説明と同様、サブDAC921~923の応答特性は広帯域アナログ信号生成部931のモデルの方に含めるものとするので、Y1(f)~Y3(f)はサブDAC921~923への入力デジタル信号のスペクトルと一致する(正確には、当該デジタル信号の第1ナイキスト領域に相当する周波数領域において両者は一致する)。
以下の説明は、任意の整数M≧2について同様に適用できるものである。このため、可能な限り変数Mを使って説明する。M=3を代入すれば、本実施形態2についての説明となる。
Y1(f)~YM(f)は概ね周波数範囲0~fBの成分からなるスペクトルである。ZOUT(f)はY1(f)~YM(f)のベースバンド成分および1~M次(本例では1~3次)のイメージから生成される。上記第1の実施形態の説明と同様の記法を用いれば、Zk(f)とY1(f)~YM(f)との関係は以下の式(15)のように表すことができる。
ただし、Rkp(f)は広帯域アナログ信号生成部931の周波数応答を表しており、p=1~M(本例では1~3)についてはYp(f)のk-1次イメージの上側波帯に対する周波数応答、p=M+1~2M(本例では4~6)についてはYp-4(f)のk次イメージの下側波帯に対する周波数応答である。
Rkp(f)は理想的な動作において生じるイメージの応答だけでなく、デバイスの不完全性等により生じるスプリアス成分の応答も含む。また、前記第1の実施形態の説明と同様、前段のサブDAC921~923およびそれらと広帯域アナログ信号生成部931との接続部等の応答(振幅、位相を含む)もRkp(f)に含めるものとする。式(15)が雑音や非線形歪の影響を考慮していない点、一般的には信号生成装置900は雑音や非線形歪の影響が十分小さくなるような条件で用いられるという点も、前記第1の実施形態と同様である。
さらには、広帯域アナログ信号生成部931の周波数応答については、式(15)のRkp(f):k=1~M(本例では1~3)にのみ注目し、各fに対しM行2M列(本例では3行6列)の行列として扱えばよいという点も、前記第1の実施形態と同様である。
一方図12に示す広帯域アナログ信号生成部931の構成例を用いた場合、アナログマルチプレクサ1111、ミキサ1121、コンバイナ1131の動作が理想的であれば、Rkp(f)は以下の式(15c)
で表すことができる。
しかしながら、実際のデバイスにおいては式(15b)~(15c)の通りにはならない。
一般的にはRkp(f)は式(15b)や式(15c)のように定数ではなく周波数依存性を持ち、周波数依存性(応答スペクトルの波形)も要素ごとに異なる。また、式(15b)や式(15c)でゼロとなっている要素も、実際にはゼロにはならない。例えばミキサは理想的にはベースバンド成分を通さないため式(15b)ではR21(f)=R31(f)=0となっているが、実際にはデバイスの不完全性に起因してベースバンド成分も透過し、R21(f)やR31(f)は非ゼロの応答となる。このような応答の非理想性も含め高精度に補償できる点が本発明の特徴である。
図15に、図10のデジタル信号処理部910内部の機能ブロック図を示す。デジタル信号処理部910では、式(15)で一般的に表されるような広帯域アナログ信号生成部931の特性に応じて、最終的な出力信号902として所望のアナログ信号が得られるよう、各サブDAC921~923に送るデジタル信号を生成する。デジタル信号処理部910への入力信号901は、所望のアナログ信号をサンプリングしたデジタル信号に相当する信号であり、デジタル領域で仮想的に生成される。入力信号901のスペクトルをXtarget(f)とする。Xtarget(f)は概ね周波数範囲0~MfB(本例では0~3fB)の成分からなるスペクトルである。
帯域分割部1311では、入力信号901を概ね周波数fB毎に分割し、それぞれをベースバンドにダウンコンバートした信号に相当する原分割信号1321~1323を生成する。原分割信号のスペクトルを図中上から順にX1(f)~XM(f)とすると、以下の式(16)の関係が成り立つ。
このときXk-1(fk-1)とXk(fk)はkfB周辺で多少の重なりを持ってもよい。Xk(f)はそれぞれ概ね周波数範囲0~fBの成分からなるスペクトルである。原分割信号1321~1323は入力信号901に比べ帯域幅が1/M程度(1/3程度)となるため、入力信号901に比べ1/M程度(1/3程度)のサンプリングレートで表現できる。このため、帯域分割部1311でのデジタル処理には、帯域分割後にダウンサンプリングを行う処理も含めておくことが望ましい。
スペクトル折返し部1312では、原分割信号1321~1323を周波数軸上でfB/2を中心に折返して複素共役を取ることで、折返し分割信号1331~1333を生成する。折返し分割信号1331~1333のスペクトルは、式(1)と同様のチルダ(~)を用いて
と表せる。
2M×Mフィルタ(本例では6×3フィルタ)1313は、原分割信号1321~1323および折返し分割信号1331~1333を入力として受け入れ、サブDAC921~923へと送る複合信号1341~1343を生成する。
前述の通り、式(15)のモデルではサブDAC921~923およびそれらと広帯域信号生成部931との接続部の応答もRkm(f)に含むので、これらの複合信号1341~1343のスペクトルは式(15)におけるY1(f)~YM(f)そのものである。(正確には複合信号941~942はデジタル信号であるため、その第1ナイキスト領域におけるスペクトルが式(15)におけるY1(f)~YM(f)と一致するということである。)
ただしGmq(f)は2M×Mフィルタ(本例では6×3フィルタ)1313の応答関数であり、m=1~M(本例では1~3)はそれぞれ出力として得られる複合信号1341~1342に対応し、q=1~M(本例では1~3)はXq(f)、q=M+1~2M(本例では4~6)は
に対応する。
このように2M×Mフィルタ(本例では6×3フィルタ)1313は、原分割信号1321~1323および折返し分割信号1331~1333に対し、それぞれ独立に設定可能な応答関数Gmq(f)を乗じた後に重ね合わせることで、複合信号1341~1343を得るフィルタである。原分割信号1321~1323および折返し分割信号1331~1333はいずれも周波数が概ねfB以下の成分からなる信号なので、複合信号1341~1343も周波数が概ねfB以下の成分からなり、アナログ帯域が概ねfBであるサブDAC921~923によって問題なくアナログ信号に変換することができる。
前記第1の実施形態の場合と同様、所与のRkp(f)に対して、2M×Mフィルタ(本例では6×3フィルタ)1313の応答Gmq(f)を適切に設定することで、雑音や非線形歪の影響を無視すれば、式(18)として、
とすることができる。
すなわち、信号生成装置900の最終的な出力信号902のスペクトルZOUT(f)のうち概ね周波数0~MfB(本例では0~3fB)の範囲をXtarget(f)と概ね一致させることができる。
Rkp(f)は、サブDAC921~923の応答特性の個体差、サブDAC921~923と広帯域アナログ信号生成部931との接続間のスキュー、および各次数のイメージに対する広帯域アナログ信号生成部931の応答特性(デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答も含む)をすべて含んでいる。そのため、Gmq(f)を係数とする2M×Mフィルタ(本例では6×3フィルタ)1313は、サブDACの個体差、スキュー、次数ごとの応答特性差を全て補償し、信号生成装置900全体として理想的なDAC特性が得られるような複合信号1341~1343を生成することができる。
[第3の実施形態]
図16は、本発明の第3の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置1400は、入力信号1401が入力されるデジタル信号処理部1410、サブDAC1421~1424、出力信号1402を出力する広帯域アナログ信号生成部1431から構成される。サブDACの個数をM(≧2の整数)個とすると、本例はM=4の例である。
図16は、本発明の第3の実施形態に係る信号生成装置の構成を模式的に示した図である。信号生成装置1400は、入力信号1401が入力されるデジタル信号処理部1410、サブDAC1421~1424、出力信号1402を出力する広帯域アナログ信号生成部1431から構成される。サブDACの個数をM(≧2の整数)個とすると、本例はM=4の例である。
サブDAC1421~1424のアナログ帯域をfBとする。広帯域アナログ信号生成部1431は、サブDAC1421~1424から入力される信号をそれぞれfBの整数倍だけ周波数シフトしたイメージを生成し、それらを重ね合わせることで、出力信号1402として周波数範囲0~4fB程度の広帯域な信号を出力する機能を有する。
広帯域アナログ信号生成部1431の具体的な構成例としては、図17に示されるような3つのミキサ1521~1523と4入力のコンバイナ1531を用いたもの、或いは図18に示されるような、3つのアナログマルチプレクサ1611~1613をツリー状に多段接続したもの等を用いることができる。
図17の広帯域アナログ信号生成部1431の構成例では、ミキサ1521は周波数fclk=fBで駆動されサブDAC1422からの信号の1次イメージを生成し、ミキサ1522は周波数2fclk=2fBで駆動されサブDAC1423からの信号の2次イメージを生成し、ミキサ1523は周波数3fclk=3fBで駆動されサブDAC1424からの信号の3次イメージを生成し、4入力のコンバイナ1531においてそれら3つのイメージをサブDAC1421からの信号のベースバンド成分と加算することで広帯域信号を生成する。
図18の広帯域アナログ信号生成部1431の構成例では、アナログマルチプレクサ1611はfclk=fBのタイプ2の条件で駆動され、サブDAC1421、1422からの信号により、ベースバンド成分と1次イメージを生成する。アナログマルチプレクサ1612はfclk=fBのタイプ2の条件で駆動され、サブDAC1423、1424からの信号により、ベースバンド成分と1次イメージを生成する。さらにアナログマルチプレクサ1613は、2fclk=2fBのタイプ2の条件で駆動され、多段ツリー接続されてアナログマルチプレクサ1611、1612からの信号から、さらにその倍の帯域の信号を生成する。
図17、18に示した広帯域アナログ信号生成部1431の構成例のいずれにおいても、デジタル信号処理部1410で適切な信号処理を行うことにより、サブDAC1421~1424のアナログ帯域の4倍である0~4fBの領域にわたる広帯域の出力信号1402を得ることができる。
図19は、実施形態1の図5、実施形態2の図13と同様に、実施形態3、図16のサブDAC1421~1424の出力信号のスペクトルを表した図であり、図20は、広帯域アナログ信号生成部1431からの出力信号1402のスペクトルを説明する図である。
図19には、サブDAC1421~1424の出力信号のスペクトルを、Y1(f)~Y4(f)として示している。図20には、上のベースバンド成分(0次)からイメージ信号の次数の順に下へ、各サブDACに対応する信号のスペクトルを示している。図20の最下段のf軸上には、広帯域アナログ信号生成部1431からの出力信号1402のスペクトルをZOUT(f)とし、ZOUT(f)を概ね周波数fB毎の部分に区切ったものを低周波数数側からZ1(f1),Z2(f2),…として示している。図20の右上には、図中で使用する各信号のスペクトル成分の記号の説明を示している。
上記第1および第2の実施形態の説明と同様、サブDAC1421~1424の応答特性は広帯域アナログ信号生成部1431のモデルの方に含めるものとするので、Y1(f)~Y4(f)はサブDAC1421~1424への入力デジタル信号のスペクトルと一致する(正確には、当該デジタル信号の第1ナイキスト領域に相当する周波数領域において両者は一致する)。 広帯域アナログ信号生成部1431の周波数応答を表すRkp(f)とY1(f)~Y4(f)とZ1(f)~Z4(f)との関係は、前記式(15)およびその説明部分でM=4とした場合に該当する。
図21に、図16のデジタル信号処理部1410内部の機能ブロック図を示す。デジタル信号処理部1410についての説明は、前記第2の実施形態におけるデジタル信号処理部910の説明においてMの値を3から4に変更したものに該当する。所与のRkp(f)に対して、2M×Mフィルタ(本例では8×4フィルタ)1813の応答関数Gmq(f)を式(19)に従って設定することで、信号生成装置1400の最終的な出力信号1402のスペクトルZOUT(f)のうち概ね周波数0~MfB(本例では0~4fB)の範囲をXtarget(f)と概ね一致させることができる。
Rkp(f)は、サブDAC1421~1424の応答特性の個体差、サブDAC1421~1424と広帯域アナログ信号生成部1431との接続間のスキュー、および各次数のイメージに対する広帯域アナログ信号生成部1431の応答特性(デバイス不完全性によって生じる、理想的には生じないはずの次数のイメージの応答も含む)をすべて含んでいる。そのため、Gmq(f)を係数とする2M×Mフィルタ(本例では8×4フィルタ)1813は、それらの個体差、スキュー、次数ごとの応答特性差を全て補償し、信号生成装置1400全体として理想的なDAC特性が得られるような複合信号1841~1844を生成することができる。
[本発明の作用効果(計算量の削減)について]
本発明の計算量の観点から見た作用効果について検討する。従来技術においては、所望信号のスペクトルXをサンプル点数N個のデジタル波形で表し、これにデバイス応答の不完全性を補償するためのN×N行列Hを乗じて信号Pを得た後、Pをスペクトル分割し各サブDACに送るというデジタル補償手段が提案されている。(非特許文献2)これはすなわち、全ての周波数成分間のクロストークを考慮してデバイスの不完全性を補償するという原理であるが、補償のための計算量がN2で増大するという問題がある。
本発明の計算量の観点から見た作用効果について検討する。従来技術においては、所望信号のスペクトルXをサンプル点数N個のデジタル波形で表し、これにデバイス応答の不完全性を補償するためのN×N行列Hを乗じて信号Pを得た後、Pをスペクトル分割し各サブDACに送るというデジタル補償手段が提案されている。(非特許文献2)これはすなわち、全ての周波数成分間のクロストークを考慮してデバイスの不完全性を補償するという原理であるが、補償のための計算量がN2で増大するという問題がある。
一方本発明は、原分割信号と折返し分割信号を基底として系を捉え、これらの分割信号を入力として2M×Mフィルタを適用しデバイスの不完全性を補償する、という新たな着想に基づいている。従来手法に比べ、本発明は、同等の補償精度を得るために必要な計算負荷が大きく削減されるという顕著なメリットがある。
従来手法と本発明で、計算負荷を具体的に比較する。サブDACをM個用いて周波数範囲0~MfBの広帯域信号を生成する場合を考える。補償を適切に行うためのフィルタの周波数分解能をdfとすると、従来手法ではサンプル点数NはN=MfB/dfとなり、補償行列Hの要素数、すなわち補償に必要な係数の数はN2個である。
一方本発明においては、分割信号の周波数範囲は0~fBとなるので、2M×Mフィルタを構成する各部分フィルタのサンプル点数はそれぞれfB/dfであり、係数の数はトータルで2M2fB/df=2MN個である。つまり、本発明と従来手法で、補償に用いる係数の数の比は2M:Nである。
現実的にはM=2~16程度であり、M=2ならN>4において、M=16としてもN>32において、それぞれ本発明の補償フィルタの方が計算負荷が小さいことになる。例えばfMAX=64GHzとすれば、N=4はdf=16GHz、N=32はdf=2GHzに相当するが、これらは十分な分解能とは言い難く、高精度な補償を行うためにはNをこれよりも大きな値とすることが望ましい。
典型的には、少なくとも1GHzの分解能で補償を行うことが望ましく、これは上記の条件ではN=64に相当するため、M=2なら本発明は従来の手法に対し係数の数が1/16、M=16としても1/2で済むことになる。当然ながら、fBを大きくすれば、同じ分解能を得るために必要なNも大きくなり、本発明がより有利となる。
なお補償の精度に関しては、本明細書図6、14、20に説明した動作原理を考えれば、サブDACおよび広帯域アナログ信号生成部の応答はRkp(f)(k=1~M,p=1~2M)でほぼ完全に記述できるので、前述の通り式(14)のようにGmq(f)(m=1~M,q=1~2M)を設定すれば補償としては十分であり、これ以上係数を増やしたN×N行列での補償を行っても補償精度の改善はあまり望めないことがわかる。従って、現実的なサブDAC個数を前提として、広い信号帯域で充分な分解能の補償を行うためには、DSPの計算負荷の観点から本発明を用いることが有利である。
見方を変えれば、従来のN×N行列による補償は、システム全体を完全なブラックボックスとして扱っているために無駄が多いのに対し、本発明ではシステムの動作原理を考慮し補償に必要な係数の数を2MNに絞っているので計算が効率的になる、と捉えることもできる。
[第4の実施形態]
本発明の第4の実施形態に係る信号生成装置は、図1に示した第1の実施形態に係る信号生成装置と同様の構成において、デジタル信号処理部110に代わり、図22に示す内部機能ブロック図で表されるデジタル信号処理部2210を用いた構成をとる。図22に示すデジタル信号処理部2210は、図7に示したデジタル信号処理部110と比べ、帯域分割部2211の前段にメイン非線形フィルタ2251が、4×2フィルタ(2M×Mフィルタ)2213の後段にサブ非線形フィルタ2261~2262がそれぞれを追加されている。
本発明の第4の実施形態に係る信号生成装置は、図1に示した第1の実施形態に係る信号生成装置と同様の構成において、デジタル信号処理部110に代わり、図22に示す内部機能ブロック図で表されるデジタル信号処理部2210を用いた構成をとる。図22に示すデジタル信号処理部2210は、図7に示したデジタル信号処理部110と比べ、帯域分割部2211の前段にメイン非線形フィルタ2251が、4×2フィルタ(2M×Mフィルタ)2213の後段にサブ非線形フィルタ2261~2262がそれぞれを追加されている。
本実施形態では非線形歪の影響を考慮した構成をとっている。前述の第1~3の実施形態においては、前述の式(2)の説明で記載の通り、信号生成装置を非線形歪の影響が十分小さくなるような条件で用いることを前提とし、非線形歪を考慮していなかった。しかしながら実際には、出力信号振幅を大きくする場合等において、非線形歪による特性劣化が問題になることもある。そのような場合には、デジタル信号処理部に非線形フィルタ(非線形プリディストータ)を追加することにより、非線形歪を補償することが望ましい。
本発明の信号生成装置においては、非線形歪は2種類に分けて考える必要がある。すなわち、広帯域信号が生成される前のアナログ領域で生じる非線形歪と、広帯域信号が生成された後のアナログ領域で生じる非線形歪である。以下では前者をサブチャネル非線形歪、後者をメインチャネル非線形歪と呼ぶことにする。サブチャネル非線形歪には、サブDACで生じる非線形歪や、広帯域アナログ信号生成部の入力側回路(入力バッファアンプ等)で生じる非線形歪が含まれる。一方メインチャネル非線形歪には、広帯域アナログ信号生成部の出力側回路(出力バッファアンプ等)で生じる非線形歪や、その後段に接続される光変調器で生じる非線形歪等が含まれる。
非線形処理は線形処理と異なり基本的に順序を入れ替えたり帯域毎に分割することはできない。サブチャネル非線形歪およびメインチャネル非線形歪を補償するにはそれぞれ個別の非線形フィルタを適切な順序で配置する必要がある。具体的には、メインチャネル非線形歪を補償するには、最終的な出力として得たい広帯域信号全体に対する非線形補償を行えばよいので、デジタル信号処理部2210の帯域分割部2211の前段にメイン非線形フィルタ2251を追加すればよい。一方でサブチャネル非線形歪を補償するには、各サブDACに送られる複合信号に対して非線形補償を行えばよいので、デジタル信号処理部の4×2フィルタ(2M×Mフィルタ)2213の後段にサブ非線形フィルタ2261~2262を追加すればよい。
各非線形フィルタの具体的な構成としては、例えばVolterraフィルタやMemory Polynomialフィルタなど、アナログ電子部品や光変調器の非線形補償手段として一般的に用いられる非線形フィルタを用いることができる。フィルタ係数は、シミュレーション結果やテスト信号を用いた実測データに基づいて最適化することができる。最適化のアルゴリズムとしては、例えば非特許文献4に示されるような直接学習法や間接学習法等を用いることができる。
なお本実施形態はM=2の構成だが、M=3以上でも同様の構成を用いることができることは自明である。例えば図10に示したM=3構成であれば、図15に示したデジタル信号処理部において、帯域分割部1311の前段にメイン非線形フィルタを、6×3フィルタ(2M×Mフィルタ)1313の各出力ポートの後段にサブ非線形フィルタをそれぞれ配置すれば、メインチャネル及びサブチャネル非線形歪を補償することができる。
また、本実施形態ではメインチャネル及びサブチャネル非線形歪の両方を補償する構成をとったが、どちらか一方のみの歪が問題となる場合、或いは両方が問題となるが回路構成の複雑さを考慮しどちらか一方のみの補償に絞る場合等は、メイン非線形フィルタ2251あるいはサブ非線形フィルタ2261~2262のいずれか一方のみを用いてもよい。これはM≧3の場合でも同様である。
以下、メイン非線形フィルタとサブ非線形フィルタを本実施形態4のように配置する必要性について、少し詳しく説明する。本実施形態4は基本的に第1の実施形態に非線形補償の機能を加えたものである。第1の実施形態に非線形補償の機能を加えることを考えた場合、一見、図7の4×2フィルタ(2M×Mフィルタ)613に含まれる8個の応答関数Gmq(f)を夫々非線形関数で置き換えた構成(以下、成分毎分割構成と呼ぶ)でも良いように見えるかもしれないが、実際には成分毎分割構成では正しく非線形歪を補償することはできない。
なぜなら、現実にアナログ信号として生成されるのはサブDAC121~122からの出力信号および広帯域信号生成部131からの出力信号102であり、これらの信号は、基本的に原分割信号621~622および折返し分割信号631~632の4成分(以下、単に4成分と呼ぶ)の線形結合である。従って、これらの現実のアナログ信号が現実のアナログデバイスの特性によって非線形歪を受けた後の信号には、4成分のそれぞれのべき乗成分だけでなく、4成分間の積の成分も含まれる。ところが上記の成分毎分割構成は、4成分それぞれのべき乗成分は補償可能だが、4成分間の積の成分は補償できない。
一方、図22に示した構成とすれば、帯域分割部2211への入力はほぼ広帯域信号生成部131からの出力信号102と同じ割合で4成分を含んだ信号であり、また4×2フィルタ(2M×Mフィルタ)2213からの出力はほぼサブDAC121~122からの出力信号と同じ割合で4成分を含んだ信号であるため、これらを入力とするメイン非線形フィルタ2251およびサブ非線形フィルタ2261~2262を用いれば、4成分それぞれのべき乗成分と4成分間の積成分を共に正しく補償することができる。
実際には、非線形歪についても、前述の線形応答と同様、広帯域アナログ信号生成部131におけるイメージの次数ごとに非線形歪の出方が異なること(以下、次数毎の非線形応答特性差と呼ぶ)も考えられるので、図22の構成で全ての非線形歪を完全には補償しきれるとは限らない。しかしながら、そもそも本信号生成装置はほぼ線形に応答する範囲で使用されるものであり、非線形歪の強度(非線形歪による理想信号からのズレ成分の強度)は信号強度に対して微小(典型的には-10dB以下)である。上記の次数毎の非線形応答特性差は、非線形歪の強度に対して更に微小なので、その影響は十分小さい。
本発明によれば、複数のサブDACと高速アナログデバイスを用いることで、単体のサブDACの出力帯域と比べてより広帯域な信号を生成することのできる信号生成装置において、高精度な補償による高品質な信号生成を、従来技術より低い計算負荷で実現することができる。
100,900、1400 信号生成装置
101,701,801、901、1401 入力信号
102、902、1402 出力信号
110、710,810,910、1410、2210 デジタル信号処理部
121~122、921~923、1421~1424 サブDAC
131,931、1431 広帯域アナログ信号生成部
211、1111、1611~1613 アナログマルチプレクサ
321、421,422、1021、1022,1121、1521~1523 ミキサ
331、431、1031,1131,1531 コンバイナ
441 90度位相シフタ
611,711,811,1311、1811、2211 帯域分割部
621、622,721、821、822、1321~1323、1821~1824、2221、2222 原分割信号
631、632,732,832、1331~1333、1831~1834、2231、2232 折返し分割信号
613,1313,1813、2213 2M×Mフィルタ
641、642,741,742,841,842、1341~1343、1841~1844、2241、2242 複合信号
713,813 重み付き加算部
612、712,812、1312,1812、2212 スペクトル折返し部
714,814 サブチャネル応答補償フィルタ
2251 メイン非線形フィルタ
2261、2262 サブ非線形フィルタ
101,701,801、901、1401 入力信号
102、902、1402 出力信号
110、710,810,910、1410、2210 デジタル信号処理部
121~122、921~923、1421~1424 サブDAC
131,931、1431 広帯域アナログ信号生成部
211、1111、1611~1613 アナログマルチプレクサ
321、421,422、1021、1022,1121、1521~1523 ミキサ
331、431、1031,1131,1531 コンバイナ
441 90度位相シフタ
611,711,811,1311、1811、2211 帯域分割部
621、622,721、821、822、1321~1323、1821~1824、2221、2222 原分割信号
631、632,732,832、1331~1333、1831~1834、2231、2232 折返し分割信号
613,1313,1813、2213 2M×Mフィルタ
641、642,741,742,841,842、1341~1343、1841~1844、2241、2242 複合信号
713,813 重み付き加算部
612、712,812、1312,1812、2212 スペクトル折返し部
714,814 サブチャネル応答補償フィルタ
2251 メイン非線形フィルタ
2261、2262 サブ非線形フィルタ
Claims (5)
- デジタル信号処理部と、
アナログ帯域がfBであるM個(Mは2以上の整数)のサブDACと、
前記M個のサブDACが出力するM個のアナログ信号を用いて周波数(M-1)fB以上の成分を含む広帯域なアナログ信号を生成する広帯域アナログ信号生成部とを備え、
前記デジタル信号処理部は、
所望の出力信号を周波数軸上でM個の部分に分割しそれぞれをベースバンドにダウンコンバートした信号に相当するM個の原分割信号を生成する手段と、
前記M個の原分割信号を周波数軸上で折返してM個の折返し分割信号を生成する手段と、
前記M個の原分割信号および前記M個の折返し分割信号を入力とし、前記M個のサブDACへと送信されるM個の複合信号を出力とする2M×Mフィルタとを備え、
前記2M×Mフィルタは、
2M2通りの入出力の組合せに対して独立に応答関数を設定可能である
ことを特徴とする信号生成装置。 - 前記広帯域アナログ信号生成部は、
2個の入力信号を一定の周波数で高速に切り替えて出力するアナログマルチプレクサ、
または前記アナログマルチプレクサをツリー状に多段接続した回路、
またはミキサによってM個の入力信号のうち少なくともM-1個を周波数アップコンバートした後に合波して出力する回路、
または前記アナログマルチプレクサとミキサを複合的に用いた回路
のいずれかであることを特徴とする請求項1に記載の信号生成装置。 - 前記広帯域アナログ信号生成部は、
2つのミキサとコンバイナ、および90度位相シフタからなるIQ変調器型回路
であることを特徴とする請求項1に記載の信号生成装置。 - 前記デジタル信号処理部は、前記原分割信号を生成する手段の入力側に接続されたメイン非線形フィルタと、前記2M×MフィルタのM個の出力の各々に接続されたM個のサブ非線形フィルタとのすくなくとも一方を備える
ことを特徴とする請求項1ないし4のいずれか1項に記載の信号生成装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018170037 | 2018-09-11 | ||
JP2018170037 | 2018-09-11 | ||
PCT/JP2019/025018 WO2020054173A1 (ja) | 2018-09-11 | 2019-06-24 | 信号生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020054173A1 JPWO2020054173A1 (ja) | 2021-08-30 |
JP7040626B2 true JP7040626B2 (ja) | 2022-03-23 |
Family
ID=69777103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020546707A Active JP7040626B2 (ja) | 2018-09-11 | 2019-06-24 | 信号生成装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11438083B2 (ja) |
JP (1) | JP7040626B2 (ja) |
WO (1) | WO2020054173A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023166714A1 (ja) * | 2022-03-04 | 2023-09-07 | 日本電信電話株式会社 | 信号生成装置、信号生成方法及びコンピュータプログラム |
WO2023166713A1 (ja) * | 2022-03-04 | 2023-09-07 | 日本電信電話株式会社 | 信号生成装置、信号生成方法及びコンピュータプログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017033446A1 (ja) | 2015-08-27 | 2017-03-02 | 日本電信電話株式会社 | 信号生成装置 |
JP2017184053A (ja) | 2016-03-30 | 2017-10-05 | 富士通株式会社 | 歪補償装置、及び歪補償方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7173980B2 (en) * | 2002-09-20 | 2007-02-06 | Ditrans Ip, Inc. | Complex-IF digital receiver |
US9621330B2 (en) * | 2011-11-30 | 2017-04-11 | Maxlinear Asia Singapore Private Limited | Split microwave backhaul transceiver architecture with coaxial interconnect |
US8885106B2 (en) * | 2013-03-13 | 2014-11-11 | Silicon Laboratories Inc. | Multi-tuner using interpolative dividers |
JP6636884B2 (ja) * | 2016-09-06 | 2020-01-29 | 日本電信電話株式会社 | 光送信機、光伝送システム及び光受信機 |
JP6649230B2 (ja) | 2016-11-08 | 2020-02-19 | 日本電信電話株式会社 | 信号生成器 |
US10778263B2 (en) * | 2019-02-15 | 2020-09-15 | United States Of America As Represented By The Secretary Of The Air Force | Poly phased, time-interleaved RF-DAC for multi-function frequency-agile, tunable transmitter |
-
2019
- 2019-06-24 JP JP2020546707A patent/JP7040626B2/ja active Active
- 2019-06-24 WO PCT/JP2019/025018 patent/WO2020054173A1/ja active Application Filing
- 2019-06-24 US US17/274,526 patent/US11438083B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017033446A1 (ja) | 2015-08-27 | 2017-03-02 | 日本電信電話株式会社 | 信号生成装置 |
JP2017184053A (ja) | 2016-03-30 | 2017-10-05 | 富士通株式会社 | 歪補償装置、及び歪補償方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2020054173A1 (ja) | 2020-03-19 |
JPWO2020054173A1 (ja) | 2021-08-30 |
US11438083B2 (en) | 2022-09-06 |
US20210320735A1 (en) | 2021-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6583096B2 (ja) | 歪補償装置、及び歪補償方法 | |
EP2924938B1 (en) | Method and system for updating multi-frequency-band pre-distortion coefficient lookup table | |
DE69933243T2 (de) | Funkgerät mit verzerrungskompensation | |
JP7040626B2 (ja) | 信号生成装置 | |
JP2013507043A (ja) | バンドパスデジタル/アナログ変換器のための方法および装置 | |
WO2012112360A1 (en) | Digital pre-distortion | |
EP3208938B1 (en) | Pre-distortion processing device and method | |
KR20180013900A (ko) | 신호 프로세싱 시스템 및 신호 프로세싱 방법 | |
US20120268191A1 (en) | Digital pre-distortion | |
CN104660182A (zh) | 通信装置及减小波峰因数的方法 | |
Schmidt et al. | Digital signal splitting among multiple DACs for analog bandwidth interleaving (ABI) | |
Schmogrow et al. | Real-time Nyquist signaling with dynamic precision and flexible non-integer oversampling | |
JP6649230B2 (ja) | 信号生成器 | |
TW516293B (en) | VSB digital modulator | |
WO2019031447A1 (ja) | 光送信機、光受信機及び通信システム | |
CN108011853A (zh) | 混合滤波器组dac延迟和相位偏移的估计和补偿方法 | |
WO2006038484A1 (ja) | 送信装置及び歪補償方法 | |
WO2020066423A1 (ja) | 波長分散補償装置、波長分散補償方法及び光受信装置 | |
Liu et al. | Support for MIMO Pre-Equalization in BI-DAC System: An Accurate Frequency Response Obtaining Method | |
JP6512092B2 (ja) | 周波数特性補正回路 | |
WO2023166713A1 (ja) | 信号生成装置、信号生成方法及びコンピュータプログラム | |
JP2012013455A (ja) | 任意信号発生装置 | |
Zhao et al. | A Magnitude-Response Compensation Method in the FI-DAC-Based Arbitrary Waveform Generator | |
Linglong et al. | An analog channel calibration method for bandwidth interleave | |
CN104685846B (zh) | 数字预失真 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7040626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |