KR102080538B1 - 신호 프로세싱 시스템 및 신호 프로세싱 방법 - Google Patents

Abstract

본 발명은 적어도 제 1, 제 2, 및 제 3 디지털-아날로그 컨버터(31-33, DAC); 샘플링된 신호를 샘플링된 신호의 상이한 주파수 부분에 대응하는 제 1 및 제 2 신호로 분할하고, 제 1 신호를 제 1 DAC(31)로 송신하고, 제 2 신호를 제 1 및 제 2 서브 신호로 분할하고, 제 1 서브 신호를 제 2 DAC(32)로 그리고 제 2 서브 신호를 제 3 DAC(33)로 송신하도록 구성된 프로세싱 유닛(21)으로서, 제 1 서브 신호는 제 2 신호의 실수부에 대응하고 제 2 서브 신호는 제 2 신호의 허수부에 대응하는, 프로세싱 유닛(21); 제 2 DAC(32)의 아날로그 출력 신호와 제 3 DAC(33)의 아날로그 출력 신호를 믹싱하도록 구성된 IQ 믹서(600); 및 제 1 DAC(31)의 아날로그 출력 신호와 IQ 믹서(600)의 출력 신호를 결합하기 위한 결합기(4)를 포함하는 신호 프로세싱 시스템에 관한 것이다. 본 발명은 또한 신호 프로세싱의 방법에 관한 것이다.

Description

신호 프로세싱 시스템 및 신호 프로세싱 방법

본 발명은 제 1 항, 제 19 항, 및 제 24 항에 따른 신호 프로세싱 시스템 및 제 10 항 및 제 20 항에 따른 신호 프로세싱 방법에 관한 것이다.

높은 데이터 레이트에 대한 필요성 증가는 고속 통신 시스템에 대한 요구 사항을 상승시켰다. 오늘날의 통신 시스템의 경우, 디지털-아날로그 컨버터(digital-to-analog converter, DAC)에 기초한 유연한 송신기가 바람직하다. 이들은 송신된 신호의 변조된 대역폭 및 변조 형식을 변경할 수 있다. 이러한 디바이스의 성능은 대역폭 및 샘플 레이트에 의해 결정된다.

그러나, DAC의 아날로그 구성 요소는 그러한 디바이스에 의해 달성 가능한 총 대역폭에 제한을 가하여 다중 병렬 (인터리빙(interleaving)된) DAC를 사용하는 시스템이 개발되었다. DAC 출력 신호를 인터리빙하는 것은 시간 또는 주파수 체계에서 수행될 수 있다. 예를 들어, US 7,535,394는 주파수 인터리빙을 위한 하드웨어 설정을 설명한다. 그러나, 시스템 손상으로 인해 시스템의 출력 신호의 품질이 제한될 수 있다.

본 발명의 목적은 다중 DAC로 구성된 시스템의 출력 신호의 품질, 샘플 레이트, 및/또는 대역폭을 개선하는 것이다.

본 발명에 따르면, 신호 프로세싱 시스템이 제공되며, 시스템은,

- 적어도 제 1, 제 2, 및 제 3 디지털-아날로그 컨버터(DAC);

- 샘플링된 신호를 샘플링된 신호의 상이한 주파수 부분에 대응하는 제 1 및 제 2 신호로 분할하고, 제 1 신호를 제 1 DAC로 송신하고, 제 2 신호를 제 1 및 제 2 서브 신호로 분할하고, 제 1 서브 신호를 제 2 DAC로 그리고 제 2 서브 신호를 제 3 DAC로 송신하도록 구성된 프로세싱 유닛으로서, 제 1 서브 신호는 제 2 신호의 실수부에 대응하고 제 2 서브 신호는 제 2 신호의 허수부에 대응하는, 프로세싱 유닛;

- 제 2 DAC의 아날로그 출력 신호와 제 3 DAC의 아날로그 출력 신호를 믹싱하도록 구성된 IQ 믹서;

- 제 1 DAC의 아날로그 출력 신호와 IQ 믹서의 출력 신호를 결합하기 위한 결합기를 포함한다.

IQ 믹서는 단일 DAC와 비교하여 3배 더 큰 아날로그 대역폭을 가질 수 있는 원하는 출력 스펙트럼을 발생시키기 위해 3개의 DAC를 사용하는 것을 허용한다. 이러한 대역폭의 증가는 상당한 계산 오버헤드를 도입하지 않으면서 달성될 수 있다. 제 1 DAC는 샘플링된 신호의 제 1 스펙트럼 부분을 핸들링하고, 한편 IQ 믹서, 및 따라서 제 2 및 제 3 DAC는 샘플링된 신호의 제 2 및 제 3 스펙트럼 부분을 핸들링한다.

IQ 믹서로 인해, 제 2 신호의 스펙트럼은 공액 대칭 특성(실수 값의 시간 도메인 신호에 대응함)을 가질 필요가 없다. 따라서, 스펙트럼은 음의 주파수뿐만 아니라 양의 주파수에 대해 정의될 수 있으며, 여기서 결과적인 시간 도메인 신호는 복소수 값일 수 있다.

프로세싱 유닛은 샘플링된 신호를 주파수 도메인에서 제 1 및 제 2 신호로 분할하는 것을 수행하도록 구성될 수 있다. 특히, 샘플링된 신호의 제 1 스펙트럼 부분은 제 1 DAC에 직접 피드되는 실수 값 신호(제 1 신호)에 대응한다. 제 2 스펙트럼 부분은 대응하는 시간 도메인 신호가 복소화되도록 공액 대칭을 보이지 않을 수 있다. 예를 들어, 시간 도메인 신호를 발생시키기 위해 제 2 신호에 대해 푸리에 변환(예를 들어, IFFT)을 사용한 후에, 이 시간 도메인 신호는 실수부 및 허수부(제 1 및 제 2 서브 신호)로 분리되고, 이는 각각 각각 제 2 및 제 3 DAC에 공급된다. 따라서, 프로세싱 유닛은 샘플링된 신호를 시간 도메인에서 제 1 및 제 2 신호로 분할하는 것을 수행하도록 구성될 수 있고/있거나, 제 1 및 제 2 서브 신호를 발생시키기 위해 제 2 신호의 푸리에 변환을 수행하도록 구성될 수 있다.

제 2 및 제 3 DAC에 공급되는 제 1 및 제 2 서브 신호를 발생시키기 위한 비 공액 대칭 제 2 신호 스펙트럼의 분할은 또한 시간 도메인 대신 스펙트럼 도메인에서 수행될 수 있다. 따라서, 프로세싱 유닛은 샘플링된 신호를 주파수 도메인에서 제 1 및 제 2 신호로 분할하는 것을 수행하도록 구성될 수 있으며, 여기서 프로세싱 유닛은 또한 제 1 및 제 2 서브 신호를 발생시키기 위해 제 2 신호의 푸리에 변환을 수행하도록 구성될 수 있다. 예를 들어, 동위상(제 2 DAC에 공급되는 제 1 서브 신호) 및 직교(제 3 DAC에 공급되는 제 2 서브 신호)에 대한 개별 신호가 대응하는 스펙트럼 성분의 IFFT에 의해 직접 각각 획득될 수 있다. 이 변형예는 각각 홀수 및 짝수 함수 및 스펙트럼에 대해 푸리에 변환의 일반적인 대칭 특성의 이용을 필요로 할 수 있다.

물론, 3개를 초과하는 DAC 및/또는 복수의 IQ 믹서가 사용될 수 있음에 또한 유의한다. 또한, DAC는 표준 단일 DAC일 필요는 없다. 예를 들어, 제 1, 제 2, 및/또는 제 3 DAC는 복수의 서브 DAC에 의해 실현될 수 있다. 예를 들어, DAC 중 적어도 하나는 아날로그 합산점과 결합하여 시간 인터리빙, 예를 들어 디지털 시간 인터리빙을 사용하여 TIDAC 장치, 또는 아날로그 멀티플렉서를 포함하는 MUXDAC 장치에 의해 구현된다 (하기의 상세한 설명 참조).

제 1 신호에 대응하는 샘플링된 신호의 주파수 부분은 제 2 신호에 대응하는 샘플링된 신호의 주파수 부분보다 낮은 주파수를 포함할 수 있다.

본 발명의 또 다른 실시예에 따르면, 시스템은 DAC의 출력을 필터링하기 위한 저역 통과 필터 및/또는 IQ 믹서의 출력을 필터링하기 위한 대역 통과 필터를 더 포함할 수 있다. 그러나, 이러한 필터는 단지 선택 사항이다. 아날로그 필터가 사용되지 않거나 적어도 저역 통과 필터 또는 대역 통과 필터가 생략되는 것이 또한 가능하다.

또한, 프로세싱 유닛은 디지털 신호 프로세서(예를 들어, 프로그램된 디바이스의 형태, 즉 대응하는 소프트웨어가 구비된 프로그램 가능한 디바이스)에 의해 실현될 수 있다.

결합기는 예를 들어 전력 결합기, (예를 들어, 주파수 선택적인) 다이플렉서 또는 트리플렉서와 같은 수동 결합기일 수 있다. 또한, 결합기는 능동 디바이스(예를 들어, 합산 또는 차동 증폭기)일 수 있다.

또한 IQ 믹서(IQ 변조기)는 단측파대 변조를 위해 구성될 수 있다.

예를 들어, IQ 믹서는 전자 디바이스이다. 그러나, IQ 변조기는 또한 광전자 변조기에 의해 실현될 수 있다. 물론, 본 발명은 3개의 DAC 및/또는 1개의 IQ 믹서를 사용하는 시스템에 제한되지 않는다는 것에 유의한다. 오히려, 3개를 초과하는 DAC 및 하나를 초과하는 IQ 믹서(예를 들어, 하나를 초과하는 IQ 변조기 또는 변조기의 조합)가 제공될 수 있다. 특히, 상이한 변조기의 조합, 예를 들어 적어도 하나의 IQ 변조기, 적어도 하나의 RF 변조기, 및/또는 단측파대(single sideband, SSB) 변조를 위한 적어도 하나의 변조기의 조합이 사용될 수 있다. 예를 들어, 8개의 DAC(DAC 1-8)가 사용될 수 있으며, 여기서, DAC 1은 기저 대역을 프로세싱하고, DAC 2는 신호의 동위상 성분을 제 1 IQ 믹서에 공급하고, DAC 3은 신호의 직교 성분을 제 1 IQ 믹서에 공급하고, DAC 4는 신호를 제 1 RF 변조기에 공급하고, DAC 5는 신호를 SSB 변조기에 공급하고, DAC 6은 신호를 제 2 RF 변조기에 공급하고, DAC 7은 신호의 동위상 성분을 제 2 IQ 믹서에 공급하고, 및/또는 DAC 8은 신호의 직교 성분을 제 2 IQ 믹서에 공급한다. 물론, 이러한 성분 또는 추가 성분 중 오직 일부만이 사용될 수 있다.

제 2 양태에 있어서의 본 발명은 특히, 전술한 시스템을 사용하는 신호 프로세싱 방법에 관한 것으로, 방법은:

- 적어도 제 1 및 제 2 디지털-아날로그 컨버터(DAC)를 제공하는 단계;

- 프로세싱 유닛에 의해 샘플링된 신호를 샘플링된 신호의 상이한 주파수 부분에 대응하는 적어도 제 1 및 제 2 신호로 분할하는 단계;

- 제 1 및 제 2 신호를 전치 이퀄라이징하는 단계;

- 제 1 DAC를 사용하여 전치 이퀄라이징된 제 1 신호를 제 1 아날로그 신호로 컨버팅하는 단계;

- 제 2 DAC를 사용하여 전치 이퀄라이징된 제 2 신호를 제 2 아날로그 신호로 컨버팅하는 단계;

- 결합기를 사용하여 제 1 및 제 2 아날로그 신호를 결합하는 단계를 포함하고,

- 여기서 프로세싱 유닛, 제 1 DAC, 및 결합기는 제 1 프로세싱 채널을 규정하고,

- 여기서 프로세싱 유닛, 제 2 DAC, 및 결합기는 제 2 프로세싱 채널을 규정하고, 여기서

- 전치 이퀄라이징된 제 1 신호는 전치 이퀄라이징된 제 1 신호가 제 1 프로세싱 채널과 제 2 프로세싱 채널 사이의 누화를 보상하는 방식으로 제 1 신호를 프로세싱함으로써 발생되거나/발생되고, 전치 이퀄라이징된 제 2 신호는 전치 이퀄라이징된 제 2 신호가 제 1 프로세싱 채널과 제 2 프로세싱 채널 사이의 누화를 보상하는 방식으로 제 2 신호를 프로세싱함으로써 발생된다.

따라서, 본 발명에 따른 방법은 일반적으로 샘플링된 입력 신호를 적어도 제 1 및 제 2 신호로 분할하고, 디지털-아날로그 컨버전을 위해 적어도 2개의 DAC를 사용하고, 아날로그 신호를 재결합함("아날로그 대역폭 인터리빙(analog bandwidth interleaving)" - ABI)으로써 대역폭을 증가시키는 것에 관한 것이다. 단일 DAC를 사용하는 대신에 복수의 DAC가 사용된다는 것을 의미하며, 여기서 원칙적으로, 임의의 개수의 DAC가 사용될 수 있다. 아날로그 출력 신호의 품질은 전치 이퀄라이징된 신호를 발생시킬 때 다중 프로세싱 채널(적어도 2개) 사이의 누화 효과를 고려하여 개선된다. 전치 이퀄라이징된 제 1 및 제 2 신호의 발생은 (예를 들어, 프로세싱 유닛 또는 또 다른 디지털 신호 프로세서에 의한) 디지털 신호 프로세싱에 의해 수행될 수 있다.

제 1 및 제 2 프로세싱 채널은 아날로그 필터와 같은 추가 구성 요소를 포함할 수 있음에 유의한다. 이러한 추가 구성 요소는 프로세싱 유닛과 결합기 사이에 배치될 수 있다. 그러나, 결합기의 출력을 프로세싱하기 위한 추가 구성 요소(예를 들어, 필터)(즉, 결합기 뒤에 배치된 구성 요소)가 각각 제 1 및 제 2 프로세싱 채널의 일부를 형성하고, 전치 이퀄라이징된 신호를 발생시킬 때 고려되는 것이 또한 가능하다.

본 발명의 일 실시예에 따르면, 전치 이퀄라이징된 제 1 및 제 2 신호를 발생시키는 것은 제 1 및/또는 제 2 프로세싱 채널의 적어도 하나(예를 들어, 공간, 주파수, 및/또는 시간 부분)에 대한 캘리브레이션 측정의 결과를 사용하여 수행된다.

예를 들어 믹서, 필터, 커플러, 결합기, 및/또는 DAC의 주파수 응답의 아날로그 손상을 보상하기 위해, 이들 구성 요소의 주파수 응답에 관한 정보가 필요하다. 캘리브레이션 측정은 채널 추정 알고리즘을 사용하여 전체 시스템에 대해 이 정보를 검색할 수 있다. 또한, 캘리브레이션은 외부 수신기 또는 내부 수신기(DAC와 공통 유닛을 형성할 수 있음)를 사용하여 수행될 수 있다.

예를 들어, 캘리브레이션 측정은 제 1 및/또는 제 2 프로세싱 채널에 대한 채널 추정 기법을 사용하여 수행된다. 채널 추정을 위한 특정 시퀀스는 절대적으로 필요하지는 않지만, 채널 추정 품질을 개선시킬 수 있음에 유의한다. 본 발명의 일 실시예에 따르면, 제 1 채널 추정 시퀀스는 제 1 DAC로 (그리고 예를 들어, 제 1 프로세싱 채널을 통해) 송신되고, 제 2 채널 추정 시퀀스는 제 2 DAC로 (그리고 제 2 프로세싱 채널을 통해) 송신되며, 여기서 제 1 채널 추정 시퀀스는 제 2 채널 추정 시퀀스와 구별 가능하다. 예를 들어, 직교 시퀀스는 채널 추정을 위해 제 1 및 제 2 프로세싱 채널을 통해 송신될 수 있다(그 시퀀스는 예를 들어 주파수, 시간, 코드에 대해 및/또는 공간적으로 직교한다).

캘리브레이션 측정이 제 1 및/또는 제 2 프로세싱 채널의 아날로그 섹션의 적어도 일부의 S 및/또는 X 파라미터 측정을 포함하는 것이 또한 가능하다. 예를 들어, S 및/또는 X 파라미터 측정 결과를 사용하여, 다중 DAC 시스템의 구성 요소에 의해 유도된 신호 손상에 관한 정보가 획득될 수 있다. 시스템은 전체적으로 측정되거나 구성 요소의 파라미터가 개별적으로 측정되고, 이후에 디지털 방식으로 결합되는데, 여기서 측정 결과는 구성 요소 중 적어도 일부의 공장 캘리브레이션에 사용될 수 있다. DAC 시스템의 동작 중에, 시스템은 파라미터의 변화, 예를 들어 구성 요소의 온도 변경 등을 보상할 필요가 있을 수 있다.

이에 따라, 전치 이퀄라이징된 제 1 및 제 2 신호는 결합기에 의해 생성된 아날로그 신호의 일부를 사용하여 수행된 재-캘리브레이션 측정의 결과에 의해 적응적으로 발생될 수 있다. 즉, 제 1 및 제 2 신호의 전치 이퀄라이제이션은 제 1 및 제 2 DAC의 동작 중에 지속적으로 적응될 수 있다. 재-캘리브레이션은 개별 주파수 라인 또는 주파수 범위를 측정하는 것으로 포함할 수 있다. 또한, 재-캘리브레이션은 시스템의 믹서(예를 들어, 전술한 IQ 믹서)의 로컬 오실레이터를 추적하는 것 및 위상 및/또는 주파수 편차의 보상을 포함할 수 있다.

물론, 전술한 IQ 믹서 시스템은 또한 전치 이퀄라이징 방법을 사용할 수 있음에 또한 유의한다. 즉, 전치 이퀄라이징된 제 1 및 제 2 신호(및 따라서 전치 이퀄라이징된 제 1 및 제 2 서브 신호)가 발생되어 제 1, 제 2, 및 제 3 DAC에 공급될 수 있다. 예를 들어, 전치 이퀄라이징된 신호는 (프로세싱 유닛, DAC, 및 결합기 사이에 형성된 형성된) 프로세싱 채널 사이의 누화를 보상하고/하거나 IQ 믹서의 IQ 불균형(즉, IQ 믹서의 I 경로와 Q 경로 사이의 누화)을 보상하는 방식으로 (제 1 및 제 2 신호에 기초하여) 발생된다.

예를 들어, 캘리브레이션 측정은 다음 단계 중 적어도 하나를 포함한다:

- 채널 추정 시퀀스(CE 시퀀스)를 발생시키는 단계;

- 제 1 DAC로 채널 추정 시퀀스를 실행하는 단계;

- 제 1 DAC에 의해 생성된 아날로그 신호를 얻는 단계;

- 제 2 DAC로 채널 추정 시퀀스를 실행하는 단계;

- 제 2 DAC에 의해 생성된 아날로그 신호를 얻는 단계;

- 예를 들어 교차 상관으로 제 1 프로세싱 채널과 제 2 프로세싱 채널 사이의 경로 지연을 추정하는 단계;

- 채널 추정 기법을 사용하여 채널 추정을 수행하는 단계;

- (예를 들어, 데이터 시퀀스의 형태로) 채널 추정에 의해 획득된 캘리브레이션 데이터를 프로세싱 유닛에 의한 사용을 위해 메모리에 로딩하는 단계;

- 주파수 도메인에서 보상 데이터를 사용하여 제 1 및 제 2 신호(시퀀스)를 전치 보상하고 (예를 들어, IFFT에 의해) (2개의) 스펙트럼을 시간 도메인으로 변환하는 단계;

- 각각 제 1 및 제 2 DAC로 전치 보상된 제 1 및 제 2 시퀀스를 실행하는 단계.

제 1 및 제 2 DAC는 동기화될 수 있음에 유의한다. 또한, 채널 추정 시퀀스는 제 1 및 제 2 DAC에 동시에 공급될 수 있음에 유의한다.

또한, 본 발명의 또 다른 실시예에 따르면, 채널 추정 기법은 제 1 및 제 2 프로세싱 채널의 조합을 MIMO(multiple input multiple output, 다중 입력 다중 출력) 시스템으로서 처리하는 것을 포함한다. 예를 들어, 캘리브레이션 측정은 MIMO 시스템과 관련된 주파수 응답 행렬의 계수를 결정하는 것을 포함한다. 제 1 및 제 2 프로세싱 채널이 MIMO 시스템으로 처리되면, 채널들 사이의 교차 커플링은 주파수 도메인에서 선형 시스템으로 모델링될 수 있다. 그러나, 누화 성분이 주파수에서 역전될 수 있기 때문에, 표준 MIMO 문제로서의 설명은 도움을 주지 못할 수 있다. 따라서, 다음의 예시적인 공식에 의해 설명될 바와 같이 수정된 MIMO 공식이 사용될 수 있다.

DSP(digital signal processing, 디지털 신호 프로세싱) 동작

샘플링된 입력 신호는 2N 포인트 데이터 시퀀스

일 수 있으며, 2개의 DAC에 적용하기 위해 푸리에 도메인에서 분할되어야 한다.

대응하는 스펙트럼

(푸리에 변환)은 제 1 및 제 2 스펙트럼

및

로 분할된다:

여기서 플러스 및 마이너스 위 첨자는 각각 스펙트럼의 양 및 음의 주파수 범위를 표시한다. 입력 신호는 시간 도메인 신호일 필요는 없다는 것에 유의한다. 오히려, 주파수 도메인 변조 포맷, 예를 들어 DMT 또는 OFDM이 이용된다면, 입력 신호는 먼저 그것의 주파수 도메인 표현으로 주어지고 바로 분할될 수 있다. 따라서, 시간 및 주파수 도메인 양자 모두에서 임의의 신호가 프로세싱될 수 있다. 분할 동작은 하측파대의 브릭 월(brick-wall) 필터링 및 상측파대의 브릭 월 필터링 및 암묵적 다운컨버전 양자 모두에 대응할 수 있다. 높은 측파대를 다운믹스하기 위한 디지털 로컬 오실레이터는 필수는 아니다. 또한, 상승 코사인 필터링과 같은 다른 분할 접근법도 가능하지만, 오버 헤드를 도입할 수 있고, 따라서 달성 가능한 전체 대역폭을 감소시킬 수 있다. 그래도, 임펄스 응답의 길이가 제한되기 때문에 시간 도메인 거동을 개선시킬 수 있다.

2개의 데이터 스펙트럼(제 1 및 제 2 신호)을 획득하면, 전치 이퀄라이제이션은

에 따라 수행되며, 여기서

인

은 이퀄라이제이션을 수행하는 임의의 함수를 나타낸다.

인 시퀀스

(역 푸리에 변환)은 각각 제 1 및 제 2 DAC에 공급된다.

프로세싱 채널의 정의에 관한 다음의 설명은

및

가 되도록 전치 이퀄라이저가 비활성인 것을 제공한다는 것을 유의한다.

채널 모델 획득

전치 이퀄라이저를 사용하여 왜곡을 소거하면, 입력 스펙트럼은 업컨버전으로 인해 제 1 DAC에 의해 주파수 영역

에서 그리고 제 2 DAC에 의해 영역

에서 변경될 수 있다. 주파수

에 위치한 주파수 성분은 바로 수정될 수 없다. 그러나,

에서의 원치 않는 성분은 적절한 필터에 의해 성형되거나 적절한 가파른 롤 오프 필터와 결합하여 오버샘플링을 이용하여 소거될 수 있다. 이는 DSP를 적용하여 제 1 프로세싱 채널과 제 2 프로세싱 채널 사이의 누화 효과를 없앨 가능성을 연다.

수신된 신호

(출력 아날로그 신호)는

의 샘플링 레이트 및 스펙트럼 표현

에 대응하는 주파수 범위

로 제한된다. 스펙트럼은 낮은 주파수 대역과 높은 주파수 대역

으로 분할되어, DAC에 의해 개별적으로 수정 가능한 2개의 신호 스펙트럼을 산출한다.

MIMO 문제 식별

다음에서는, 스펙트럼의 개별 주파수 성분이 중요해진다. 표기법은

대신에

를 참조하여 이들에 초점을 맞추며, k는 이산 주파수를 표시한다.

문제의 해결책을 구하기 위해,

및

의

및

로의 변환이 계산되어야 한다. 실제 문제는 실제 스펙트럼의 미러 스펙트럼인 교차 커플링 항(term)을 포함하며, 이는 주파수가 역전되고 복소 공액된다. 이는 이산 스펙트럼의 반복적인 특성을 이용하여, DFT:

의 샘플 포인트의 절반을 시프트하여 설명될 수 있다.

비이상적인 필터링으로 인해 생기는 교차 커플링 문제는

과 같이 표시되고, 여기서

및

는 이퀄라이저 이후의(즉, 제 1 및 제 2 전치 이퀄라이징된 신호를 발생시킨 후의) 스펙트럼이다.

파생된 모델은 특수한 2x2 MIMO 모델이고, 하기에서 보여진 바와 같이 표준 4x4 MIMO 모델로 다시 작성될 수 있다. 1 x 1, 또는 2 x 1, 또는 심지어 4 x 1 모델과 같은 다른 접근법이 또한 가능하다.

MIMO 문제 해결책

위에서 제시된 바와 같이, 2x2 MIMO ABI 모델은

에 의해 주어진 선형 방정식 시스템이다.

원래의 스펙트럼을 복원하는 것은 위에서 설명한 바와 같이 MIMO 채널 효과를 역전시키는,

및

의

및

로의 변환을 필요로 한다. 따라서, 다음의 조건이

및

에 대해 만족되어야 한다:

위의 선형 방정식 시스템은 예를 들어

에 대해

에 대한 제 1 방정식을 풀고 그 다음에 이 수식을 제 2 방정식으로 대체함으로써 풀 수 있다.

일반적으로, MIMO 시스템은

과 같이 주파수 도메인에서 기술되며, 각각의 주파수 라인

에 대한 개별 방정식이 있다.

는 출력 신호이고,

는 DAC 출력 신호이고,

는 잡음 샘플의 벡터이다. 이는

,

,

으로 주어지며,

및

은 수신기(예를 들어, DAC 시스템 출력에서의 주파수 대역) 및 송신기(예를 들어, 분할한 후의 주파수 대역)의 수를 표시한다. 채널 행렬

는

와 같이 정의된다.

채널 손상을 없애는 전치 이퀄라이저는 가중치 행렬

로 주어진다:

이며,

및

는

,

으로 주어진다.

제로 포싱(forcing) 이퀄라이저, 최소 평균 제곱 오차(minimum mean square error, MMSE) 이퀄라이저, 또는 적응형 이퀄라이저와 같은

를 획득하기 위한 복수의 적합한 이퀄라이저가 있다. 적응형 이퀄라이저로서, 예를 들어 최소 평균 제곱 이퀄라이저가 사용될 수 있는데, 여기서, 그러나, 재귀적 최소 제곱(recursive least squares, RLS) 이퀄라이저와 같은 다른 유형이 또한 비선형 적응형 이퀄라이저로서 가능하다. 적응 이퀄라이제이션을 위해 최소 평균 제곱(least mean square, LMS) 이퀄라이저를 사용하면, LMS에 대한 이퀄라이저 계수는

에 따라 업데이트되며,

는 LSM 알고리즘의 업데이트 계수이다. 이 이퀄라이저를 사용하여, 스펙트럼 범위

의 주파수 성분만이 변경될 수 있다. 주파수 성분

은

에 가까운 주파수 성분을 수정함으로써 간접적으로 영향을 받는다. 오버샘플링(아래 참조)이 통합되어 이미지 대역을 높은 주파수 영역으로 시프트시킬 수 있다. 따라서, 이미지의 소거는 양호한(즉, 가파른 롤 오프) 아날로그 필터와 결합하여 작은 오버샘플링 인수, 예를 들어 10%를 데이터에 적용함으로써 가능하다. 시스템을 지속적으로 적응시키기 위해서는, 시스템의 상태가 지속적으로 추적되어야 한다. 이를 위해, 시스템 작동 중에 재-캘리브레이션을 허용하도록 샘플링 오실로스코프가 시스템에 삽입될 수 있다.

물론, 주파수 도메인에서 수행되는 모든 동작은 시간 도메인에서 유사하게 수행될 수 있음에 유의한다. 또한, 지속적인 데이터 스트림에 대해, 중첩-가산 또는 중첩-저장과 같은 주파수 도메인 이퀄라이제이션을 위한 추가적인 기술이 도입될 수 있다. 또 다른 가능성은 지속적인 동작을 가능하게 하는 시간 도메인 이퀄라이저의 실현이다.

또한, 본 발명은 특히 전술한 방법을 수행하기 위한 신호 프로세싱 시스템에 관한 것으로, 시스템은:

- 샘플링된 신호를 샘플링된 신호의 상이한 주파수 부분에 대응하는 적어도 제 1 및 제 2 신호로 분할하도록 구성된 프로세싱 유닛;

- 제 1 및 제 2 신호를 전치 이퀄라이징하기 위한 전치 이퀄라이징 유닛;

- 적어도 전치 이퀄라이징된 제 1 신호를 제 1 아날로그 신호로 컨버팅하기 위한 제 1 디지털-아날로그 컨버터(DAC), 및 전치 이퀄라이징된 제 2 신호를 제 2 아날로그 신호로 컨버팅하기 위한 제 2 DAC;

- 제 1 및 제 2 아날로그 신호를 결합하기 위한 결합기를 포함하고,

- 여기서 프로세싱 유닛, 제 1 DAC, 및 결합기는 제 1 프로세싱 채널을 규정하고,

- 여기서 프로세싱 유닛, 제 2 DAC, 및 결합기는 제 2 프로세싱 채널을 규정하고,

- 여기서 전치 이퀄라이징 유닛(프로세싱 유닛의 일부일 수 있음)은 전치 이퀄라이징된 제 1 신호가 제 1 프로세싱 채널과 제 2 프로세싱 채널 사이의 누화를 보상하는 방식으로 제 1 신호를 프로세싱함으로써 전치 이퀄라이징된 제 1 신호 발생시키고/시키거나, 전치 이퀄라이징된 제 2 신호가 제 1 프로세싱 채널과 제 2 프로세싱 채널 사이의 누화를 보상하는 방식으로 제 2 신호를 프로세싱함으로써 전치 이퀄라이징된 제 2 신호를 발생시키도록 구성된다.

또한, 제 3 양태에 따른 본 발명은 또한, 특히 전술한 바와 같은 신호 프로세싱 방법에 관한 것으로, 방법은,

- 적어도 제 1 및 제 2 디지털-아날로그 컨버터(DAC)를 제공하는 단계;

- 프로세싱 유닛을 사용하여 샘플링된 신호를 샘플링된 신호의 상이한 주파수 부분에 대응하는 적어도 제 1 및 제 2 신호로 분할하는 단계;

- 제 1 DAC를 사용하여 제 1 신호에 기초하여 제 1 아날로그 신호를 생성하는 단계;

- 제 2 DAC를 사용하여 제 2 신호에 기초하여 제 2 아날로그 신호를 생성하는 단계;

- 결합기를 사용하여 제 1 및 제 2 아날로그 신호를 결합하는 단계; 및

- 오버샘플링된 제 1 신호를 생성하고 제 1 아날로그 신호를 획득하기 위해 제 1 DAC에 의해 오버샘플링된 제 1 신호를 컨버팅하고/하거나, 오버샘플링된 제 2 신호를 생성하고 제 2 아날로그 신호를 획득하기 위해 제 2 DAC에 의해 오버샘플링된 제 2 신호를 컨버팅하는 단계를 포함한다.

예를 들어, 오버샘플링된 제 1 신호는 샘플링된 신호 및/또는 제 1 신호를 오버샘플링함으로써 생성되고/되거나, 오버샘플링된 제 2 신호는 샘플링된 신호 및/또는 제 2 신호를 오버샘플링함으로써 생성된다.

샘플링된 신호(디지털 스펙트럼)의 오버샘플링은 원하는 대역에서 멀어지게 (아날로그 출력 신호의) 이미지 대역을 이동시키는 데 사용된다. 따라서, 적절한 아날로그 필터가 이미지 대역을 소거(예를 들어, 거의 완전하게) 및/또는 누화를 피하기 위해 사용될 수 있다. 그러나, 오버샘플링 방법은 전술한 전치 이퀄라이징 방법과 결합될 수 있는데, 즉 제 1 및 제 2 신호는 DAC에 공급되기 전에 전치 이퀄라이징된다.

오버샘플링은 시간 도메인에서의 sinc 보간에 대응하는 샘플링된 신호, 제 1 신호, 및/또는 제 2 신호의 스펙트럼에 제로를 삽입함으로써 수행될 수 있다. 또한, 오버샘플링은 샘플링된 신호, 제 1 신호, 및/또는 제 2 신호의 스펙트럼에 상승 코사인 필터링을 함으로써 수행될 수 있다. 다른 오버샘플링 접근법도 또한 실현 가능하다는 것에 또한 유의한다.

제 1 프로세싱 경로(제 1 DAC를 포함함) 내의 신호는 오직 한 번만 필터링을 겪고, 따라서 높은 주파수 및 낮은 주파수 양자 모두에서 반드시 오버샘플링할 것을 필요로 하지 않으므로, 입력 스펙트럼(샘플링된 신호)은 적어도 2개의 DAC 사이에서 동일하지 않게 나눠질 수 있다. 제 2 신호는 기저 대역에서 발생되지 않고 중간 주파수에서 발생될 수 있다. 이 프로세스는 디지털 업믹싱 또는 디지털 업컨버전이라고 불린다. 그렇게 함으로써, 제로를 삽입하여 오버샘플링이 적용될 수 있다. 그 다음에, 신호는 디지털 로컬 오실레이터로 원하는 주파수로 업컨버팅된다. 디지털 이미지 소거 필터는 원치 않는 측파대를 소거할 수 있다. 따라서, 스펙트럼 제로는 높은 주파수 및 낮은 주파수 양자 모두에서 발생될 수 있다.

제 1 및 제 2 아날로그 신호를 결합할 때, 신호를 왜곡시키는 누화 항이 존재하지 않을 수 있다. 아날로그 필터 및 DAC sinc 롤 오프의 특성만 보상되어야 할 수 있다.

결과적인 ABI 문제는

와 같이 기술될 수 있다.

따라서, 전술한 MIMO 프로세싱은 필요하지 않을 수 있고, 프로세싱 채널(제 1 및 제 2 DAC를 포함함)은 2개의 단일 입력 단일 출력(single input single output, SISO) 필터를 사용하여 이퀄라이징될 수 있다.

본 발명의 또 다른 변형예는 제 1 DAC 또는 제 2 DAC에 대해서만 오버샘플링을 사용한다. 제 1 DAC에만 오버샘플링을 사용하는 예시적인 경우에서, MIMO 문제(상기 참조)는

으로 감소될 수 있다.

따라서, 이퀄라이제이션의 필요성은 오버샘플링이 없는 경우와 비교하여 감소되어 전술한 본 발명의 제 2 양태와 비교하여 더 높은 전체 대역폭에서 실행할 수 있다. 설명된 오버샘플링 방법은 전술한 IQ 시스템과 함께 사용될 수 있다.

또한, 본 발명은 특히 전술한 방법을 수행하기 위한 신호 프로세싱 시스템에 관한 것으로, 시스템은:

- 샘플링된 신호를 샘플링된 신호의 상이한 주파수 부분에 대응하는 제 1 및 제 2 신호로 분할하기 위한 프로세싱 유닛;

- 적어도 제 1 신호에 기초하여 제 1 아날로그 신호를 생성하기 위한 제 1 디지털-아날로그 컨버터(DAC), 및 제 2 신호에 기초하여 제 2 아날로그 신호를 생성하기 위한 제 2 DAC;

- 제 1 및 제 2 아날로그 신호를 결합하기 위한 결합기; 및

- 오버샘플링된 제 1 신호를 생성하고/하거나 오버샘플링된 제 2 신호를 생성하기 위한 오버샘플링 유닛으로서, 여기서 제 1 DAC는 제 1 아날로그 신호를 획득하기 위해 오버샘플링된 제 1 신호를 컨버팅하도록 구성되고, 여기서 제 2 DAC는 제 2 아날로그 신호를 획득하기 위해 제 2 DAC에 의해 오버샘플링된 제 2 신호를 컨버팅하도록 구성되는, 오버샘플링 유닛을 포함한다.

본 발명의 실시예는 이하에서 도면을 참조하여 설명된다:
도 1은 본 발명의 실시예에 따른 신호 프로세싱 시스템의 블록 다이어그램을 도시한다;
도 2는 도 1의 수정예를 도시한다;
도 3은 본 발명에 따른 신호 프로세싱 방법의 실시예를 도시하는 다이어그램을 도시한다;
도 4는 시스템의 특정 위치에서의 스펙트럼을 도시하는 도 1의 시스템의 블록 다이어그램을 도시한다;
도 5는 수신된 주파수 스펙트럼의 부분을 도시하는 다이어그램을 도시한다;
도 6은 수신된 주파수 스펙트럼의 성분을 도시하는 다이어그램을 도시한다;
도 7은 MIMO 모델을 도시하는 블록 다이어그램을 도시한다;
도 8은 본 발명의 또 다른 실시예에 따른 신호 프로세싱 시스템의 블록 다이어그램을 도시한다;
도 9는 도 8의 수정예를 도시한다;
도 10은 도 8 또는 도 9의 시스템을 사용하는 스펙트럼 분할 기법을 도시하는 도면을 도시한다;
도 11은 DAC의 가능한 구현예를 도시한다;
도 12는 캘리브레이션 설정을 도시하는 블록 다이어그램을 도시한다;
도 13은 채널 식별 시스템의 상이한 실현예를 도시한다;
도 14는 채널 추정 기법을 도시하는 다이어그램을 도시한다;
도 15는 도 14의 수정예를 도시한다;
도 16은 채널 추정 기법의 또 다른 변형예를 도시한다;
도 17은 MIMO 디지털 신호 프로세싱을 도시하는 다이어그램을 도시한다;
도 18은 MIMO 디지털 신호 프로세싱을 더 도시하는 다이어그램을 도시한다;
도 19는 상승 코사인 필터링의 개념을 도시한다;
도 20은 각각 상승 코사인 주파수 도메인 필터 및 브릭 월 필터의 주파수 응답을 도시한다;
도 21은 본 발명에 따른 신호 프로세싱 방법의 또 다른 실시예를 도시하는 다이어그램을 도시한다; 그리고
도 22는 도 21에 도시된 방법을 수행할 때 시스템의 특정 위치에서의 스펙트럼을 도시하는 도 1의 시스템의 블록 다이어그램을 도시한다.

도 1은 본 발명의 실시예에 따른 신호 프로세싱 시스템(1)을 도시한다. 시스템(1)은 프로세싱 유닛(21) 및 디지털 신호 프로세서(22)를 포함한다. 또한, 시스템은 제 1 및 제 2 디지털-아날로그 컨버터(DAC, 31, 32) 및 결합기(4)를 포함한다.

프로세싱 유닛(21)은 샘플링된 입력 신호 d(n)을 수신하고, 샘플링된 신호 d(n)을 샘플링된 신호의 상이한 주파수 부분에 대응하는 제 1 및 제 2 신호 d₁(n), d₂(n)으로 분할한다. 디지털 신호 프로세서(22)는 바람직하게는 공동으로 제 1 신호 d₁(n) 및 제 2 신호 d₂(n)을 프로세싱함으로써 전치 이퀄라이징된 제 1 신호 x₁(n) 및 전치 이퀄라이징된 제 2 신호 x₂(n)을 발생시키는 전치 이퀄라이징 유닛(220)을 실현한다. 전치 이퀄라이징된 제 1 및 제 2 신호 x₁(n), x₂(n)은 각각 제 1 및 제 2 DAC(31 , 32)에 의해 제 1 및 제 2 아날로그 신호 s₁(t) 및 s₂(t)로 컨버팅된다. 물론, 프로세싱 유닛(21)은 또한 디지털 신호 프로세서(22)에 의해 실현될 수 있다.

(필터(51, 52, 53)를 사용하여) 아날로그 필터링하고 (로컬 오실레이터(61)를 포함하는 믹서(6)를 사용하여) 제 2 아날로그 신호S₂(t)를 업믹싱한 후에, 최종 아날로그 신호 S₁'(t) 및 S₂'''(t)가 생성된다. 최종 아날로그 신호 S₁'(t) 및 S₂' ''(t)는 결합기(4)로 결합되어 결합된 출력 신호 s(t)를 생성한다. 프로세싱 시스템(1)의 동작은 또한 도 3에 도시되어 있다.

프로세싱 유닛(21), 제 1 DAC(31), 및 결합기(4)는 제 1 프로세싱 채널(101)을 규정하고, 한편 프로세싱 유닛(21), 제 2 DAC(32), 및 결합기(4)는 제 2 프로세싱 채널(102)을 규정한다. 필터(51, 52, 53)는 또한 프로세싱 채널(101, 102)의 일부일 수 있음에 유의한다. 디지털 신호 프로세서(22)는 는 제 1 및 제 2 프로세싱 채널(101, 102) 사이의 누화를 보상하는 방식으로 전치 이퀄라이징된 제 1 신호 x₁(n)을 발생시키고/시키거나, 제 1 및 제 2 프로세싱 채널(101, 102) 사이의 누화를 보상하는 방식으로 전치 이퀄라이징된 제 2 신호 x₂(n)을 발생시킨다. 누화 보상의 세부 사항이 위에서 논의되었다.

아날로그 필터(51, 52, 53) 중 적어도 하나는 도 2에 도시된 바와 같이 생략될 수 있음에 유의한다. 아날로그 필터가 전혀 사용되지 않는 것이 또한 가능하다. 그러나, 저역 통과 필터(50)는 믹서(6)의 상측파대를 억제하기 위해 신호를 결합한 후에(즉, 결합기(4) 후에) 삽입될 수 있다. 필터(50)는 또한 믹서(6) 뒤에 배치될 수 있다. DAC의 수가 2를 초과하면 (따라서 하나를 초과하는 믹서가 사용되면), 필터(50)는 가장 높은 LO 주파수를 갖는 믹서의 측파대를 억제하는 데 사용된다.

본 발명에 따른 방법의 실시예의 개요가 도 1 또는 도 2에 도시된 시스템을 사용하여 수행될 수 있는 도 3에 도시되어 있다. 도 1 및 도 2에서 입력 신호 d(n)에 대응하는 2N 포인트 디지털 입력 신호(시퀀스)는 이산 푸리에 변환(discrete Fourier transformation; DFT)을 겪어 (단계 1에 도시된) 시퀀스의 스펙트럼 표현을 획득하며, 여기서 I⁺, I^-, II⁺, 및 II^-는 각각 신호 부분 I 및 II의 양 및 음의 주파수 대역을 설명한다. 화살표는 대역의 주파수의 방향을 표시한다.

단계 2에 도시된 바와 같이, 입력 신호는 (예를 들어, 도 1 또는 도 2의 프로세싱 유닛(21)을 사용하여) 스펙트럼 도메인에서 동일한 길이 N(2)의 두 부분으로 분할된다. 그 다음에, 이 2개의 스펙트럼(주파수) 부분은 각각 역 이산 푸리에 변환(inverse discrete Fourier transformation, IDFT)에 의해 시간 도메인으로 각각 변환된다. 다음 단계에서, 디지털 신호는 예를 들어 아날로그 신호를 발생시키기 위해 어떠한 오버샘플링도 없이 최대 샘플 레이트 fs에서 실행되는 DAC(예를 들어, 도 1 또는 도 2의 DAC(31, 32))로 피드된다(단계 3).

DAC의 제로 오더 홀드(zero-order-hold, ZOH) 연산으로 인해, DAC 출력 신호는 sinc 함수에 의해 감쇠되며, 이는 단계 3에서 삼각형으로 나타내어진다. 이미지 대역은 적절한 저역 통과 필터(단계 4)에 의해 소거된다. 그러나, 필터는 유한 롤 오프 특성으로 인해 모든 이미지 대역 성분을 필터링하지 않는다. 제 1 프로세싱 경로(도 1 또는 도 2에서의 프로세싱 경로(101) 참조)에서의 제 1 아날로그 신호의 아날로그 프로세싱은 종료되는 한편, 제 2 아날로그 신호는 추가 프로세싱 단계를 겪는다. 예를 들어, 제 2 아날로그 신호는 높은 주파수 영역으로 시프트되기 위해 업믹싱된다(예를 들어, 도 1 또는 도 2에서의 LO(61)와 같은 로컬 오실레이터(local oscillator, LO)에 의해 곱해진다)(단계 5).

예를 들어, LO의 주파수 위치에 대해 두 가지 대안 1 및 2가 존재한다. LO는 샘플링 주파수의 절반 fs/2에 위치되거나, LO는 샘플링 주파수 fs에 직접 위치된다. 두 번째 대안을 수행하기 위해, 대응하는 스펙트럼이 프로세싱의 끝에서 상위 대역에서 올바른 주파수 배향을 보장하기 위해 D/A 컨버전 전에 디지털 방식으로 반전되어야 한다. 코사인 캐리어로 업컨버전하면 2개의 측파대를 발생시킬 것이다. 이러한 측파대 중 하나는 중복되고 대역 통과 필터에 의해 소거될 수 있다 (단계 6). 마지막으로, fs의 대역폭 및 2fs의 샘플링 레이트로 디지털 입력 파형의 아날로그 표현을 형성하기 위해 (예를 들어, 도 1 또는 도 2에서의 결합기(4)를 사용하여) 2개의 개별 아날로그 신호가 결합된다 (단계 7).

믹서(6)가 생략될 경우에, 비욘드 나이퀴스트(Beyond-Nyquist) 시그널링이 사용될 수 있다: 제 2 신호는 디지털 스펙트럼 반전에 의해 대안 2에서와 같이 발생될 것이다. 단계 3에서 DAC 후에 저역 통과 필터를 사용하는 대신에, 대역 통과 필터가 사용되어 주파수 범위

내의 제 2 나이퀴스트 구역에 있는 주파수를 선택할 것이다. 믹서에 의해 야기되는 비선형 왜곡을 피할 수 있다. 또한, LO 위상 잡음을 피한다. 이 변형예의 가능한 단점은 사인 롤 오프로 인해 fs에 가까운 주파수에서 진폭의 더 큰 손실일 수 있다. 이는 DAC에 대해 비제로 복귀(non-return-to-zero, NRZ) 연산 대신에 제로 복귀(Return-to-Zero, RZ) 연산을 사용하여 피할 수 있다.

또한, 대안 1에서, LO는 대역 내에 위치되고, 따라서 신호(파형)를 방해할 수 있다. 이러한 간섭을 감소시키기 위해, (예를 들어, 매우 양호한) 노치 필터가 LO 라인을 제거하기 위해 이용될 수 있다. 그러나, 이는 시간 도메인 파형의 저하를 초래할 수 있다. 그러나, 주파수 도메인 파형, 예를 들어 OFDM은 영향을 덜 받을 수 있다. 또한, LO의 위상이 알려져 있으면, 디지털 LO가 발생되고 디지털 신호에 삽입될 수 있으며, 이는 아날로그 신호에서 방해하는 LO 라인을 제거할 수 있다.

도 4에 도시된 블록 다이어그램은 도 3에 도시된 스펙트럼을 도 1에 도시된 시스템(1)과 관련시키다. 프로세싱 유닛(21) 및 디지털 신호 프로세서(22)(및 따라서 전치 이퀄라이징)는 공통 유닛에서 결합된다는 것에 유의한다.

도 5는

의 샘플링 레이트에 대응하는, 주파수 범위

로 제한되는 수신된 신호의 스펙트럼 표현

를 도시한다. 수신된 신호는 실수 값 신호이지만, DFT가 양면 스펙트럼을 산출하기 때문에, 단면 스펙트럼 대신에 여기서는 양면 스펙트럼이 보여진다. 스펙트럼은 이미 전술한 바와 같이 낮든 주파수 대역

및 상위 주파수 대역

으로 분할된다:

스펙트럼

및

의 또 다른 표현이 도 6에 도시되어 있다. 스펙트럼

및

는 원하는 주요 성분 및 원치 않는 누화 성분으로 각각 분리된다. 이미 위에서 논의된 바와 같이, 문제는 실제 스펙트럼의 미러 스펙트럼인 교차 커플 링 항을 포함한다. 주파수의 방향을 표시하는 도 6에서의 화살표는 스펙트럼이 주파수에서 역전되고 복소 공액된 것을 시각화한다. 이 연산은 이산 푸리에 변환의 샘플 포인트의 절반 DFT:

을 시프트함으로써, 이산 스펙트럼의 반복적인 특성을 이용하여 설명될 수 있다.

이미 전술한 바와 같이, 도 5에 도시된 바와 같이 비이상적인 필터링으로 인해 생기는 교차 커플링 문제는

과 같이 표시되고, 여기서

및

는 이퀄라이저 후의(제 1 및 제 2 신호의 전치 이퀄라이징을 수행한 후의) 스펙트럼이다. 이 MIMO 시스템은 도 7에 시작화되어 있다. 곧바로, 표준 MIMO 문제와의 차이점은 주파수 도메인에서의 2개의 추가 시프트 연산으로 볼 수 있다. 파생된 모델은 특수한 2x2 MIMO 모델이고, 또한 전술한 바와 같이 표준 4x4 MIMO 모델로 다시 작성될 수 있다. 1 x 1, 또는 2 x 1, 또는 심지어 4 x 1 모델과 같은 다른 접근법이 또한 가능하다.

도 8은 본 발명의 또 다른 실시예에 따른 신호 프로세싱 시스템(1)을 도시한다. 시스템(1)은 DSP 유닛(22)으로부터 디지털(샘플링된) 입력 신호를 수신하는 제 1, 제 2, 및 제 3 DAC(31, 32, 33)를 포함한다. 샘플링된 입력 신호를 샘플링된 신호의 상이한 주파수 부분에 대응하는 분할 신호로 분할하기 위한 프로세싱 유닛(21)은 DSP 유닛(22)에 의해 제공되거나 별개의 유닛에 의해 실현될 수 있다.

프로세싱 유닛(21)은 입력 신호를 샘플링된 신호의 제 1 및 제 2 주파수 부분에 대응하는 제 1 및 제 2 신호로 분할하며, 여기서 제 1 신호는 제 1 DAC(31)로 송신된다. 제 2 신호는 제 1 및 제 2 서브 신호로 분할되며, 여기서 제 1 서브 신호는 제 2 DAC(32)에 공급되고, 한편 제 2 서브 신호는 제 3 DAC(33)에 공급된다. 제 1 서브 신호는 제 2 신호의 실수부에 대응하고, 제 2 서브 신호는 제 2 신호의 허수부에 대응한다 (도 10 참조).

프로세싱 시스템(1)은 제 2 DAC(32)의 아날로그 출력 신호 및 제 3 DAC(33)의 아날로그 출력 신호를 수신하는 IQ 믹서(600)(로컬 오실레이터(601)를 포함함)를 더 포함한다. IQ 믹서(600)는 DAC(32, 33)의 출력 신호를 믹싱하고, 그 출력을 (아날로그 필터(54)를 통해) 결합기(4)에 송신한다. 따라서, 결합기(4)는 IQ 믹서(600)의 출력 신호를 제 1 DAC(31)의 출력 신호와 결합한다. DAC(31-33)의 출력 신호는 아날로그 필터(51-53)를 통해 각각 결합기(4) 및 IQ 믹서(600)에 피드된다는 것에 유의한다. 그러나, 필터(51-54) 중 적어도 일부는 도 9에 나타내어진 바와 같이 생략될 수 있다.

IQ 믹서(600)로 인해, 제 2 신호의 스펙트럼은 실수 값의 시간 도메인 신호에 대응하는 공액 대칭 특성을 가질 필요가 없다. 따라서, 스펙트럼은 독립적으로 음의 주파수뿐만 아니라 양의 주파수에 대해 정의될 수 있고, 결과적인 시간 도메인 신호는 복소수 값일 수 있다. 도 10은 입력 신호 (데이터) 스펙트럼의 파티셔닝을 도시한다. 스펙트럼은 두 부분으로 분할된다. 제 1 부분(스펙트럼 부분 I ^-, I⁺를 포함함)은 제 1 DAC(31)에 직접 피드되는 실수 값 신호에 대응한다. 스펙트럼의 제 2 부분(스펙트럼 부분 II⁺, III⁺를 포함함)은 대응하는 시간 도메인 신호가 복소수가 되도록 공액 대칭을 보이지 않는다. 푸리에 변환(예를 들어, IFFT) 후에, 시간 도메인 신호는 각각 제 2 및 제 3 DAC에 피드되는 실수부 및 허수부(즉, 제 1 및 제 2 서브 신호)로 분리된다.

전술한 바와 같이, 제 1 및 제 2 DAC에 대한 비 공액 대칭 스펙트럼의 분할은 또한 시간 도메인 대신에 스펙트럼 도메인에서 수행될 수 있다. 따라서, 동위상 성분(제 2 DAC(32)) 및 직교 성분(제 3 DAC(33))에 대한 개별 신호가 직접적으로 특정 스펙트럼 성분의 푸리에 변환(예를 들어, IFFT)에 의해 각각 획득될 수 있다. 이 단계는 각각 홀수 및 짝수 함수 및 스펙트럼에 대해 푸리에 변환의 일반적인 대칭 특성의 이용을 필요로 한다.

3개를 초과하는 DAC가 사용될 수 있고, 도 8 및 도 9의 DAC(31-33)는 별개의 표준 단일 DAC일 필요는 없음에 또한 유의한다. 예를 들어, 이들 중 적어도 일부는 복수의 서브 DAC에 의해 실현될 수 있다. 예를 들어, 서브 DAC(300a-300k)는 도 11a에 도시된 바와 같이 아날로그 합산 포인트(7)와 결합하여 디지털 시간 인터리빙을 사용하는 TIDAC로서 구현될 수 있다. 또한, 이들은 도 11b에 도시된 바와 같이 아날로그 멀티플렉서(70, MUXDAC)를 갖는 MUXDAC로서 실현될 수 있다. MUXDAC 실현은 반드시 단일 멀티플렉서에서 DAC(300a-300k)의 모든 출력을 결합할 필요는 없다. 오히려, 다단식 멀티플렉서가 또한 가능한데, 예를 들어, 8개의 DAC의 경우 2:1의 3단 멀티플렉서(1단 : 4x 2:1, 2단 : 2x 2:1, 3단 : 1x 2:1)가 가능하다. 개별 서브 DAC(300a-300k)는 또한 주파수 인터리빙될 수 있어서, 주파수 인터리빙된 DAC의 다중 계층 구조를 생성한다.

또한, 시스템(1)은 도 1 및 도 2와 관련하여 위에서 논의된 바와 같이 전치 이퀄라이징 유닛(220)을 또한 포함할 수 있으며, 여기서 전치 이퀄라이징 유닛은 DAC(31-33)에 공급된 신호를 전치 이퀄라이징하도록 구성된다.

도 12는 도 1에 도시된 시스템에 기초하고 캘리브레이션 절차를 수행하도록 구성된 본 발명에 따른 또 다른 프로세싱 시스템(1)을 도시한다. 캘리브레이션을 수행하기 위해, 시스템(1)은 제 1 및 제 2 프로세싱 채널(101, 102)에 관한 채널 추정을 수행하는 데 사용되는 채널 식별 유닛(80)을 포함한다. 분할기(81)는 결합기(4)의 출력 신호의 일부를 분기하는 데 사용되며, 분기된 부분은 채널 식별 유닛(80)에 공급된다. 물론, 스위치가 또한 분할기 대신에 사용될 수 있다.

도 13a 내지 도 13c는 채널 식별 유닛(80)의 상이한 실현을 도시한다. 도 13a에 따르면, (분할기(81)에 의해 생성된) 신호의 전체 스펙트럼이 (오실로스코프(800)를 사용하여) 얻어지고 DSP/CE 블록(801)에 의해 프로세싱된다. 도 13b에 따르면, (필터(802)를 사용한) 필터링 및 (믹서(803)를 사용한) 다운 컨버전에 의해 신호의 부분이 획득되므로, 오실로스코프(800)의 대역폭 및 샘플 레이트에 대한 요구 사항을 제한한다. 필터 및 믹서(803)의 LO(8031)는 튜닝 가능할 수 있어, 전체 스펙트럼의 반복적 식별을 가능하게 한다. 순차적으로 획득된 정보는 디지털 방식으로 재결합됨으로써, 전체 스펙트럼 폭에 대한 정보를 획득한다.

또한, 도 13c에서, LO의 주파수

및 위상

에 관한 정보가 얻어지는데, 이는 오직 LO(61, 601)가 시스템 설정에서 유일한 중요한 동적 요소이기 때문이다. 이는 LO의 안정화를 위해 (오실로스코프(800)를 사용하여) PLL로부터 현재 주파수 및 위상에 대한 정보를 판독함으로써 또는 스코프와 결합하여 노치 필터에 의해 획득된다. 초기 채널 식별이 이 변형예에 대해 필요할 수 있다.

물론, 본 발명은 도 13a 내지 도 13c에 도시된 실현에 제한되지 않는다. 예를 들어, 관련된 변형예뿐만 아니라 하이브리드 변형예가 가능하다. 또한, 채널 추정을 위한 전용 시퀀스는 절대적으로 필요하지는 않지만, 채널 추정 품질을 개선시킬 수 있다.

또한, 이미 전술한 바와 같이, 믹서(6), 필터(51-53), 결합기(4), 및/또는 DAC(31, 32)의 주파수 응답의 아날로그 손상을 보상하기 위해, 이들 시스템의 임펄스 응답 및/또는 주파수 응답에 관한 정보가 필요하다. 캘리브레이션 루틴은 채널 추정 알고리즘(위 참조)을 사용하여 전체 시스템에 대해 이 정보를 검색한다. 그러나, S 파라미터 분석기 또는 X 파라미터 분석기를 사용하여 이 정보를 획득하는 것이 또한 가능하다. 시스템은 전체적으로 측정되거나 구성 요소의 파라미터가 개별적으로 측정되고 이후에 디지털 방식으로 결합된다. 동작 동안, 시스템(1)은 변화하는 파라미터, 예를 들어 구성 요소의 온도 변동 등을 보상할 필요가 있을 수 있다. 특히, 캘리브레이션 절차는 시스템(1)을 지속적으로 적응시키기 위해 시스템(1)의 동작 중에 사용된다. 가능한 캘리브레이션 절차는 이미 위에서 설명되었다.

예를 들어, 캘리브레이션 절차는 도 14a, 도 14b, 및 도 16에 도시된 채널 추정 기법을 사용한다. 도 14a에 따르면, 제 1 DAC(31)만이 실행 중이며, 여기서 (분할기(81)로부터의) 신호 s'(t)는 채널 식별 유닛(80)의 오실로스코프(800)에 의해 얻어진다. FFT가 (DSP 유닛(801)을 사용하여) 계산되고, 결과적인 신호는 스펙트럼 도메인에서

로 다운 샘플링된다. 스펙트럼을 두 부분으로 분할한 후에, 스펙트럼은 시간 도메인으로 컨버팅되는데, 여기서 2개의 개별 최소 제곱(Least-Squares, LS) CE가 수행된다. 그 중 하나는 이미지 스펙트럼을 나타내는 시퀀스를 가지고, 다른 하나는 정규 스펙트럼을 나타내는 시퀀스를 갖는다. 마지막으로, 획득된 채널 임펄스 응답은 H₁₁(k) 및 H₂₁(k)를 산출하는 주파수 도메인으로 변환된다. 동일한 절차가 H₁₂(k) 및 H₂₂(k)를 계산하는 데 사용되지만, 차이점에 있어서는, 오직 제 2 DAC(32)만이 실행된다는 것이다 (도 14b). 채널 주파수 응답은 주파수 도메인 이퀄라이제이션(frequency domain equalization, FDE)을 수행하기 위해 데이터 패턴의 길이와 일치하도록 추후에 보간된다.

또한, CE는 또한 ABI 시퀀스(즉, 페이로드 시퀀스)로 수행될 수 있으나, 품질은 예를 들어, 동일한 길이의 DBBS(De Bruijn Binary Sequence) 패턴을 사용함으로써 개선될 수 있다. 채널 추정은 또한 주파수 도메인에서 수행될 수 있음에 유의한다.

전술한 CE 기법의 문제를 피하기 위해, 또 다른 기법이 도 15에 제시되어 있다. 이 기법에 따르면, 감소된 수의 FFT/IFFT 연산이 이용된다. 이전 섹션에서 제시된 기법의 CE 시퀀스는

및

범위 내의 스펙트럼 성분을 결정할 수 있다. 이러한 새로운 시퀀스로,

범위 내의 스펙트럼 성분은 단일 단계에서 추정될 수 있고, 따라서 보다 효율적이고 신뢰할 수 있는 추정치가 획득될 수 있다.

또 다른 해결책(도 16)은 MIMO 2x1 채널이 공동으로 추정되는 MIMO 최소 제곱 채널 추정 기법을 사용한다. 결과적인 주파수 응답은 4개의 채널 주파수 응답을 검색하기 위해 주파수 도메인에서 분할된다.

반복적인 데이터 시퀀스를 사용하는 ABI 기법에 대한, 예를 들어 임의 파형 발생기(arbitrary waveform generator, AWG)에 대한 DSP 단계가 도 17에 도시되어 있다. 주파수 도메인 변조 형식, 예를 들어 OFDM 또는 DMT을 사용하면, 제 1 FFT 연산에 대한 필요성을 제거한다. 입력 신호(시퀀스) d(n)는 고속 푸리에 변환(fast Fourier transform, FFT)을 사용하여 주파수 도메인으로 변환된다. 그 다음에, 두 부분

및

로 분할된다. 또한,

및

양자 모두의 시프트된 버전 및 비시프트된 버전이 발생된다. 이퀄라이저가

인 스펙트럼

및

에 적용된다 (즉, 전치 이퀄라이징이 수행된다). 결과적인 스펙트럼은 역 고속 푸리에 변환(inverse fast Fourier transform, IFFT) 연산을 통해 시간 도메인으로 변환되고, 결과적인 시퀀스는 DAC(31, 32)에 피드될 수 있다.

인 이퀄라이저 계수

는 위에서 논의된 바와 같이 2x2 MIMO 문제에 대한 해에 의해 주어진다.

도 18은 (예를 들어, 도 1 및 도 2의 시스템뿐만 아니라, 도 8 또는 도 9에 도시된 IQ 믹서 시스템과 함께 사용되는) 입력 신호의 분할 및 전치 이퀄라이제이션을 수행하는 예를 일반적으로 도시한다. 입력 시퀀스 d(n)은 FFT를 사용하여 스펙트럼 표현으로 변환된다. 스펙트럼 도메인에서, 시퀀스는 (프로세싱 유닛(21)을 사용하여) 2개의 부분으로 분할되는데, 즉 제 1 및 제 2 신호가 발생된다. 제 1 부분은 입력 신호의 낮은 주파수(low frequency, LF) 성분에 대응하고, 제 2 부분은 입력 신호의 높은 주파수(high frequency, HF) 성분에 대응한다. 분할은 스펙트럼을 파티셔닝함으로써 행해질 수 있으며, 그에 의해 2개의 시퀀스(제 1 및 제 2 신호)의 스펙트럼 표현을 발생시키기 위해 낮은 주파수 샘플 및 높은 주파수 샘플이 주파수 도메인 표현으로부터 선택된다. 이 동작은 레이트 변화를 포함할 수 있다. 도 18에서, 레이트 변화는 하향 화살표로 표시된다.

이제, 전치 이퀄라이징 유닛(220)의 MIMO 이퀄라이저(221)가 뒤따르며, 이는 (이미 전술한 바와 같이) 예를 들어,

a) 각각의 주파수 대역에서의 크기 및/또는 위상

b) 주파수 대역들 사이의 크기 및/또는 위상 불일치 및

c) 주파수 대역 사이의 누화를 보상하고,

d) 또한 비선형 왜곡을 설명할 수 있다.

스펙트럼 분할을 달성하는(즉, 프로세싱 유닛(21)을 구성하기 위한) 다수의 방법이 있다. 다음의 2가지 가능성이 설명된다. 분할 함수에 대한 주요 조건은 모든 이산 주파수에 대해 1과 같게 하고/하거나, 모든 이산 주파수 성분이 하나의 또는 다른 주파수 부분에 존재하는 것을 보장하는 것이다.

예를 들어(위의 도 3의 단계 1 및 단계 2 참조), 브릭월 필터링이 예를 들어, 인수 2(입력 신호(스펙트럼)이 균등하게 분할되는 경우)의 다운 샘플링과 결합되어 이상적인 저역 통과 필터링에 대응하는 입력 신호의 낮은 주파수 부분에 사용될 수 있다. 높은 주파수 부분에 있어서, 이 동작은 대역 통과(고역 통과) 필터링에 이어 뒤따르는 다운믹싱 및 추가적인 이상적인 저역 통과 필터링 액션에 대응한다. 예를 들어, (입력 신호가 균등하게 분할되는 경우) 인수 2 다운샘플링이 뒤따른다. 주파수 도메인에서, 이는 적절한 샘플을 선택함으로써 달성될 수 있다.

또 다른 가능성은 상승 코사인 필터링이다 (도 19 참조). 상승 코사인 함수에서 제로가 곱해진 주파수 샘플은 레이트 컨버전을 수행하기 위해 도면에서 예시된 바와 같이 제거될 수 있다. 상승 코사인 필터의 주파수 응답 H_{rc , low} 및 H_{rc , high}가 도 20a에 도시되어 있다. 도 20b는 브릭 월 필터의 주파수 응답 H_{block , low}, 및 H _{block, high}를 도시한다.

도 21은 본 발명의 또 다른 변형예에 따른 데이터 프로세싱을 위한 방법을 도시한다. 다시, 적어도 제 1 및 제 2 DAC가 제공되고, 샘플링된 신호는 프로세싱 유닛을 사용하여 샘플링된 신호의 상이한 주파수 부분에 대응하는 제 1 및 제 2 신호로 분할된다 (단계 I, II). 또한, 제 1 및 제 2 아날로그 신호가 제 1 및 제 2 DAC를 사용하여 생성된다 (단계 III). 그러나, 도 3에 도시된 방법과 달리, 오버샘플링된 제 1 및 제 2 신호가 발생되고, 제 1 및 제 2 아날로그 신호를 획득하기 위해 제 1 및 제 2 DAC에 의해 컨버팅된다. 물론, 오버샘플링은 전술한 신호의 전치 이퀄라이징과 결합될 수 있다.

(예를 들어, 디지털 스펙트럼에 제로를 삽입함으로써) 오버샘플링은 이미지 대역을 원하는 대역으로부터 멀리 이동시키기 위해 사용된다. 따라서, 적절한 아날로그 필터(단계 IV 및 단계 VI)는 프로세싱 채널 사이의 누화를 피할 수 있도록 이미지를 거의 완전히 제거할 수 있다. 입력 스펙트럼은 제 1 및 제 2 DAC 사이에 불균등하게 분할될 수 있는데, 제 1 프로세싱 경로 내의 신호가 단지 한번만 필터링을 겪고, 따라서 높은 주파수 및 낮은 주파수 양자 모두에서 오버샘플링을 필요로 하지 않기 때문이다. 오버샘플링된 제 2 신호는 기저 대역에서는 발생되지 않고, 중간 주파수에서 발생된다 (디지털 업믹스 또는 디지털 업컨버전). 따라서, 스펙트럼 제로가 높은 주파수 및 낮은 주파수 양자 모두에서 달성된다. 그 다음에, 제 2 신호는 LO를 사용하여 원하는 주파수로 업컨버팅되고 (단계 V), 측파대 폐기 필터(예를 들어, 대역 통과, 고역 통과, 또는 저역 통과 필터)가 원치 않는 측파대를 제거한다 (단계 VI).

전술한 오버샘플링 방법을 수행하기 위한 (예를 들어, 도 1에 도시된 시스템과 동일 한) 시스템(1)의 원리적 설계가 도 22에 도시되어 있으며, 여기서 시스템(1)의 특정 위치에서의 신호 스펙트럼이 또한 도시되어 있다.

Claims (24)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 신호 프로세싱 방법으로서,
    - 적어도 제 1 및 제 2 디지털-아날로그 컨버터(31, 32)(DAC)를 제공하는 단계;
    - 샘플링된 신호를 프로세싱 유닛(21)에 의해 상기 샘플링된 신호의 상이한 주파수 부분에 대응하는 적어도 제 1 및 제 2 신호로 분할하는 단계;
    - 상기 제 1 신호 및 상기 제 2 신호를 전치 이퀄라이징하는 단계;
    - 상기 제 1 DAC(31)를 사용하여 전치 이퀄라이징된 제 1 신호를 제 1 아날로그 신호로 컨버팅하는 단계;
    - 상기 제 2 DAC(32)를 사용하여 전치 이퀄라이징된 제 2 신호를 제 2 아날로그 신호로 컨버팅하는 단계;
    - 결합기(4)를 사용하여 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를 결합하는 단계를 포함하고,
    - 상기 프로세싱 유닛(21), 상기 제 1 DAC(31), 및 상기 결합기(4)는 제 1 프로세싱 채널(101)을 규정하고,
    - 상기 프로세싱 유닛(21), 상기 제 2 DAC(32), 및 상기 결합기(4)는 제 2 프로세싱 채널(102)을 규정하고,
    (i) 상기 전치 이퀄라이징된 제 1 신호가 상기 제 1 프로세싱 채널(101)과 상기 제 2 프로세싱 채널(102) 사이의 누화를 보상하는 방식으로 상기 제 1 신호를 프로세싱함으로써 상기 전치 이퀄라이징된 제 1 신호를 발생시키는 것, 및 (ii) 상기 전치 이퀄라이징된 제 2 신호가 상기 제 1 프로세싱 채널(101)과 상기 제 2 프로세싱 채널(102) 사이의 누화를 보상하는 방식으로 상기 제 2 신호를 프로세싱함으로써 상기 전치 이퀄라이징된 제 2 신호를 발생시키는 것 중 하나 또는 양자 모두를 포함하는, 신호 프로세싱 방법.
11. 제 10 항에 있어서,
    상기 전치 이퀄라이징된 제 1 및 제 2 신호를 발생시키는 것은 상기 제 1 프로세싱 채널(101) 및 상기 제 2 프로세싱 채널(102) 중 하나 또는 양자 모두의 공간, 주파수, 및 시간 부분 중 하나 이상에 대한 캘리브레이션 측정의 결과를 사용하여 수행되는, 신호 프로세싱 방법.
12. 제 11 항에 있어서,
    상기 캘리브레이션 측정은 상기 제 1 프로세싱 채널(101) 및 상기 제 2 프로세싱 채널(102) 중 하나 또는 양자 모두에 대한 채널 추정 기법을 사용하여 수행되는, 신호 프로세싱 방법.
13. 제 12 항에 있어서,
    상기 채널 추정 기법은 상기 제 1 프로세싱 채널(101) 및 상기 제 2 프로세싱 채널(102)의 조합을 MIMO 시스템으로서 처리하는 것을 포함하는, 신호 프로세싱 방법.
14. 제 13 항에 있어서,
    상기 캘리브레이션 측정은 상기 MIMO 시스템과 관련된 주파수 응답 행렬의 계수를 결정하는 것을 포함하는, 신호 프로세싱 방법.
15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 채널 추정 기법은 상기 제 1 DAC(31) 및 상기 제 2 DAC(32) 중 하나 또는 양자 모두에 채널 추정 시퀀스를 송신하는 것을 포함하는, 신호 프로세싱 방법.
16. 제 15 항에 있어서,
    제 1 채널 추정 시퀀스는 상기 제 1 DAC(31)로 송신되고, 제 2 채널 추정 시퀀스는 상기 제 2 DAC(32)로 송신되고, 상기 제 1 채널 추정 시퀀스는 상기 제 2 채널 추정 시퀀스와 구별 가능한, 신호 프로세싱 방법.
17. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 캘리브레이션 측정은 상기 제 1 프로세싱 채널(101) 및 상기 제 2 프로세싱 채널(102) 중 하나 또는 양자 모두의 아날로그 섹션의 적어도 일부의 S 파라미터 측정 및 X 파라미터 측정 중 하나 또는 양자 모두를 포함하는, 신호 프로세싱 방법.
18. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 전치 이퀄라이징된 제 1 및 제 2 신호는 상기 결합기(4)에 의해 생성된 아날로그 신호의 일부를 사용하여 수행된 재-캘리브레이션 측정의 결과에 의해 적응적으로 발생되는, 신호 프로세싱 방법.
19. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    (i) 오버샘플링된 제 1 신호를 생성하고 상기 제 1 아날로그 신호를 획득하기 위해 상기 제 1 DAC(31)에 의해 상기 오버샘플링된 제 1 신호를 컨버팅하는 것 및 (ii) 오버샘플링된 제 2 신호를 생성하고 상기 제 2 아날로그 신호를 획득하기 위해 상기 제 2 DAC(32)에 의해 상기 오버샘플링된 제 2 신호를 컨버팅하는 것 중 하나 또는 양자 모두를 더 포함하는, 신호 프로세싱 방법.
20. 신호 프로세싱 시스템으로서,
    - 샘플링된 신호를 상기 샘플링된 신호의 상이한 주파수 부분에 대응하는 적어도 제 1 및 제 2 신호로 분할하도록 구성된 프로세싱 유닛(21);
    - 상기 제 1 신호 및 상기 제 2 신호를 전치 이퀄라이징하기 위한 전치 이퀄라이징 유닛(220);
    - 적어도 전치 이퀄라이징된 제 1 신호를 제 1 아날로그 신호로 컨버팅하기 위한 제 1 디지털-아날로그 컨버터(31)(DAC), 및 전치 이퀄라이징된 제 2 신호를 제 2 아날로그 신호로 컨버팅하기 위한 제 2 DAC(32); 및
    - 상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를 결합하기 위한 결합기(4)를 포함하고,
    - 상기 프로세싱 유닛(21), 상기 제 1 DAC(31), 및 상기 결합기(4)는 제 1 프로세싱 채널(101)을 규정하고,
    - 상기 프로세싱 유닛(21), 상기 제 2 DAC(32), 및 상기 결합기(4)는 제 2 프로세싱 채널(102)을 규정하고,
    상기 전치 이퀄라이징 유닛(220)은, (i) 상기 전치 이퀄라이징된 제 1 신호가 상기 제 1 프로세싱 채널(101)과 상기 제 2 프로세싱 채널(102) 사이의 누화를 보상하는 방식으로 상기 제 1 신호를 프로세싱함으로써 상기 전치 이퀄라이징된 제 1 신호 발생시키는 것 및 (ii) 상기 전치 이퀄라이징된 제 2 신호가 상기 제 1 프로세싱 채널(101)과 상기 제 2 프로세싱 채널(102) 사이의 누화를 보상하는 방식으로 상기 제 2 신호를 프로세싱함으로써 상기 전치 이퀄라이징된 제 2 신호를 발생시키는 것 중 하나 또는 양자 모두를 수행하도록 구성되는, 신호 프로세싱 시스템.
21. 삭제
22. 삭제
23. 삭제
24. 삭제

Images