JP5649496B2 - バーストcdr回路およびバースト信号から入力データ信号を再生する方法 - Google Patents
バーストcdr回路およびバースト信号から入力データ信号を再生する方法 Download PDFInfo
- Publication number
- JP5649496B2 JP5649496B2 JP2011074358A JP2011074358A JP5649496B2 JP 5649496 B2 JP5649496 B2 JP 5649496B2 JP 2011074358 A JP2011074358 A JP 2011074358A JP 2011074358 A JP2011074358 A JP 2011074358A JP 5649496 B2 JP5649496 B2 JP 5649496B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- sampling
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
従来のバーストCDR回路は、上述した高速な応答速度を有するバーストCDR動作を実現するために、サンプリングする位相クロックとして、8位相程度の位相分解能を適用している。そのため、入力データが例えば1.25Gbpsのビットレートである場合には、サンプリングデータ量は、1.25Gbps×8位相=10.0Gbpsとなり、入力データ信号に対して、必要とされる回路処理能力が大きくなるという問題がある。
また、この発明に係るバーストCDR回路によれば、1/Mタイマ回路は、M倍N位相クロックサンプリング回路に同期したクロックを基準として、バースト信号の1ビット時間の1/M時間ごとに切り替え信号を発生し、セレクタ回路は、M倍N位相クロックサンプリング回路において、M倍N位相クロックでサンプリングされた、隣接位相に係るサンプリングデータから、切り替え信号に応じてサンプリングデータを出力し、最適位相データ高精度抽出回路は、セレクタ回路において、偶奇番号データに基づいて得られ、第3DEMUX回路で並列展開されたサンプリングデータをm回積算し、最も頻度の高いデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相でサンプリングされたサンプリングデータを再生データとして出力する。
また、この発明に係るバースト信号から入力データ信号を再生する方法によれば、簡易位相選択ステップは、N位相クロックサンプリングステップにおいて、N位相クロックでサンプリングされた、隣接位相に係るサンプリングデータに対するEXOR演算結果に基づいて、バースト信号のデータエッジ位相を検出して、このデータエッジ位相から最も離れた位相を簡易中心位相として抽出し、中心位相積算抽出ステップは、第1DEMUXステップで並列展開された中心位相データをn回積算し、最も頻度の高い中心位相データを中心位相番号として抽出するとともに、中心位相番号が偶数番号か奇数番号かを示す偶奇番号データを出力し、最適位相データ高精度抽出ステップは、セレクタステップにおいて、偶奇番号データに基づいて得られ、第2DEMUXステップで並列展開されたサンプリングデータをm回積算し、最も頻度の高いデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相でサンプリングされたサンプリングデータを再生データとして出力する。
また、この発明に係るバースト信号から入力データ信号を再生する方法によれば、1/Mタイマステップは、M倍N位相クロックサンプリングステップに同期したクロックを基準として、バースト信号の1ビット時間の1/M時間ごとに切り替え信号を発生し、セレクタステップは、M倍N位相クロックサンプリングステップにおいて、M倍N位相クロックでサンプリングされた、隣接位相に係るサンプリングデータから、切り替え信号に応じてサンプリングデータを出力し、最適位相データ高精度抽出ステップは、セレクタステップにおいて、偶奇番号データに基づいて得られ、第3DEMUXステップで並列展開されたサンプリングデータをm回積算し、最も頻度の高いデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相でサンプリングされたサンプリングデータを再生データとして出力する。
そのため、時間的に間欠し、互いに異なる位相情報を有するバースト信号から、入力データ信号に最適な位相を有するクロック信号を抽出するとともに、入力データ信号をリタイミング再生することができ、かつ処理が高速で低消費電力なバーストCDR回路およびバースト信号から入力データ信号を再生する方法を得ることができる。
図1は、この発明の実施の形態1に係るバーストCDR回路を示すブロック構成図である。図1において、このバーストCDR回路は、システムクロック発生回路1、N位相クロック生成回路2、N位相クロックサンプリング回路3、簡易位相選択回路4、低速回路出力回路(DEMUX回路)5(第1DEMUX回路)、中心位相積算抽出回路6、セレクタ回路7、DEMUX回路8(第2DEMUX回路)および最適位相データ高精度抽出回路9を備えている。
そのため、時間的に間欠し、互いに異なる位相情報を有するバースト信号から、入力データ信号に最適な位相を有するクロック信号を抽出するとともに、入力データ信号をリタイミング再生することができ、かつ処理が高速で低消費電力なバーストCDR回路を得ることができる。
また、中心位相の抽出において、サンプリングデータをn+m回にわたって積算することにより、中心位相を高精度に抽出することができる。これにより、バースト応答時間を満足しながら、入力データに対するジッタ耐性、および入力パルス幅歪耐力を向上させることができる。
図5は、この発明の実施の形態2に係るバーストCDR回路を示すブロック構成図である。図5において、このバーストCDR回路は、システムクロック発生回路1、M倍N位相クロック生成回路2A、M倍N位相クロックサンプリング回路3A、1/Mタイマ回路10、セレクタ回路7A、DEMUX回路8(第3DEMUX回路)および最適位相データ高精度抽出回路9を備えている。
そのため、上記実施の形態1と同様の効果を得ることができる。
Claims (4)
- バースト信号から入力データ信号を再生するバーストCDR回路であって、
システムクロックから、前記バースト信号の1ビット幅に対して1/N(Nは2以上の整数)位相ずつずれたN位相クロックを生成するN位相クロック生成回路と、
前記N位相クロックをサンプリングクロックとして、前記バースト信号に対するサンプリングを実行し、サンプリングデータを出力するN位相クロックサンプリング回路と、
隣接位相に係る前記サンプリングデータに対するEXOR演算結果に基づいて、前記バースト信号のデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相を簡易中心位相として抽出する簡易位相選択回路と、
前記簡易中心位相に係る中心位相データを並列展開する第1DEMUX回路と、
並列展開された前記中心位相データをn(nは2以上の整数)回積算し、最も頻度の高い中心位相データを中心位相番号として抽出するとともに、前記中心位相番号が偶数番号か奇数番号かを示す偶奇番号データを出力する中心位相積算抽出回路と、
前記偶奇番号データに基づいて、隣接位相に係る前記サンプリングデータから、前記偶奇番号データに対応したサンプリングデータを出力するセレクタ回路と、
前記セレクタ回路からのサンプリングデータを並列展開する第2DEMUX回路と、
並列展開された前記サンプリングデータをm(mはm>nを満たす整数)回積算し、最も頻度の高いデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相でサンプリングされたサンプリングデータを再生データとして出力する最適位相データ高精度抽出回路と、
を備えたことを特徴とするバーストCDR回路。 - バースト信号から入力データ信号を再生するバーストCDR回路であって、
システムクロックから、前記バースト信号速度のM(Mは2以上の整数)倍の速度を持ち、前記バースト信号の1ビット幅に対して1/N(Nは2以上の整数)位相ずつずれたM倍N位相クロックを生成するM倍N位相クロック生成回路と、
前記M倍N位相クロックをサンプリングクロックとして、前記バースト信号に対するサンプリングを実行し、サンプリングデータを出力するM倍N位相クロックサンプリング回路と、
前記M倍N位相クロックサンプリング回路に同期したクロックを基準として、前記バースト信号の1ビット時間の1/M時間ごとに切り替え信号を発生する1/Mタイマ回路と、
隣接位相に係る前記サンプリングデータから、前記切り替え信号に応じてサンプリングデータを出力するセレクタ回路と、
前記セレクタ回路からのサンプリングデータを並列展開する第3DEMUX回路と、
並列展開された前記サンプリングデータをm(mは2以上の整数)回積算し、最も頻度の高いデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相でサンプリングされたサンプリングデータを再生データとして出力する最適位相データ高精度抽出回路と、
を備えたことを特徴とするバーストCDR回路。 - バーストCDR回路において、バースト信号から入力データ信号を再生する方法であって、
システムクロックから、前記バースト信号の1ビット幅に対して1/N(Nは2以上の整数)位相ずつずれたN位相クロックを生成するN位相クロック生成ステップと、
前記N位相クロックをサンプリングクロックとして、前記バースト信号に対するサンプリングを実行し、サンプリングデータを出力するN位相クロックサンプリングステップと、
隣接位相に係る前記サンプリングデータに対するEXOR演算結果に基づいて、前記バースト信号のデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相を簡易中心位相として抽出する簡易位相選択ステップと、
前記簡易中心位相に係る中心位相データを並列展開する第1DEMUXステップと、
並列展開された前記中心位相データをn(nは2以上の整数)回積算し、最も頻度の高い中心位相データを中心位相番号として抽出するとともに、前記中心位相番号が偶数番号か奇数番号かを示す偶奇番号データを出力する中心位相積算抽出ステップと、
前記偶奇番号データに基づいて、隣接位相に係る前記サンプリングデータから、前記偶奇番号データに対応したサンプリングデータを出力するセレクタステップと、
前記セレクタステップにおけるサンプリングデータを並列展開する第2DEMUXステップと、
並列展開された前記サンプリングデータをm(mはm>nを満たす整数)回積算し、最も頻度の高いデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相でサンプリングされたサンプリングデータを再生データとして出力する最適位相データ高精度抽出ステップと、
を備えたことを特徴とするバースト信号から入力データ信号を再生する方法。 - バーストCDR回路において、バースト信号から入力データ信号を再生する方法であって、
システムクロックから、前記バースト信号速度のM(Mは2以上の整数)倍の速度を持ち、前記バースト信号の1ビット幅に対して1/N(Nは2以上の整数)位相ずつずれたM倍N位相クロックを生成するM倍N位相クロック生成ステップと、
前記M倍N位相クロックをサンプリングクロックとして、前記バースト信号に対するサンプリングを実行し、サンプリングデータを出力するM倍N位相クロックサンプリングステップと、
前記M倍N位相クロックサンプリングステップに同期したクロックを基準として、前記バースト信号の1ビット時間の1/M時間ごとに切り替え信号を発生する1/Mタイマステップと、
隣接位相に係る前記サンプリングデータから、前記切り替え信号に応じてサンプリングデータを出力するセレクタステップと、
前記セレクタステップにおけるサンプリングデータを並列展開する第3DEMUXステップと、
並列展開された前記サンプリングデータをm(mは2以上の整数)回積算し、最も頻度の高いデータエッジ位相を検出し、このデータエッジ位相から最も離れた位相でサンプリングされたサンプリングデータを再生データとして出力する最適位相データ高精度抽出ステップと、
を備えたことを特徴とするバースト信号から入力データ信号を再生する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074358A JP5649496B2 (ja) | 2011-03-30 | 2011-03-30 | バーストcdr回路およびバースト信号から入力データ信号を再生する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074358A JP5649496B2 (ja) | 2011-03-30 | 2011-03-30 | バーストcdr回路およびバースト信号から入力データ信号を再生する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209795A JP2012209795A (ja) | 2012-10-25 |
JP5649496B2 true JP5649496B2 (ja) | 2015-01-07 |
Family
ID=47189185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074358A Active JP5649496B2 (ja) | 2011-03-30 | 2011-03-30 | バーストcdr回路およびバースト信号から入力データ信号を再生する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5649496B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160008698A (ko) | 2014-07-14 | 2016-01-25 | 삼성전자주식회사 | 하이브리드 클럭 데이터 복구 회로, 및 이를 포함하는 시스템 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4736628B2 (ja) * | 2005-08-26 | 2011-07-27 | パナソニック電工株式会社 | 無線受信装置及び無線受信方法 |
JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
JP5086014B2 (ja) * | 2007-09-20 | 2012-11-28 | 株式会社リコー | データリカバリ方法およびデータリカバリ回路 |
JP2009141744A (ja) * | 2007-12-07 | 2009-06-25 | Hitachi Ulsi Systems Co Ltd | 通信装置及び半導体装置 |
JP5286845B2 (ja) * | 2008-03-12 | 2013-09-11 | 株式会社リコー | データリカバリ回路 |
-
2011
- 2011-03-30 JP JP2011074358A patent/JP5649496B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012209795A (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068758B2 (ja) | データ再生回路 | |
JP5276928B2 (ja) | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 | |
US6829436B2 (en) | Optical cross-connect device with transparency | |
KR100303315B1 (ko) | 전송속도 무의존성의 광수신 방법 및 장치 | |
CN101874379B (zh) | 比特识别电路 | |
JP2009200570A (ja) | クロック再生回路 | |
JP5649496B2 (ja) | バーストcdr回路およびバースト信号から入力データ信号を再生する方法 | |
JP2010016705A (ja) | 伝送システムおよび伝送方法 | |
JP2009239438A (ja) | 多チャンネルデータ位相制御装置 | |
JP5665495B2 (ja) | データ位相同期装置およびデータ位相同期方法 | |
WO2009121421A1 (en) | Method and apparatus for transferring timing information between clock domains | |
JP5924705B2 (ja) | マルチレート再生装置 | |
JP5633189B2 (ja) | バースト光信号処理装置およびバースト光信号処理方法 | |
KR100895301B1 (ko) | 클럭 위상 정렬 장치 및 그 방법 | |
WO2009116168A1 (ja) | 受信装置 | |
KR20100061279A (ko) | 버스트모드 데이터에 대한 클록 위상 정렬 장치 | |
JP5438055B2 (ja) | Cdr回路 | |
JP2009159114A (ja) | ビット同期回路 | |
JP5037026B2 (ja) | クロック抽出回路および光受信器 | |
JP5262779B2 (ja) | クロックデータ再生回路及び再生方法並びにponシステム | |
JP3876646B2 (ja) | 光受信器 | |
JP5575082B2 (ja) | Ponシステムのcdr回路およびcdr回路におけるパルス幅歪自己検出方法とパルス幅歪自己補償方法 | |
US8615063B2 (en) | Level transition determination circuit and method for using the same | |
JP2012023657A (ja) | データ再生回路、局側光送受信装置及びデータ再生方法 | |
JP3533636B2 (ja) | 識別再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5649496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |