JP5173160B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP5173160B2
JP5173160B2 JP2006194753A JP2006194753A JP5173160B2 JP 5173160 B2 JP5173160 B2 JP 5173160B2 JP 2006194753 A JP2006194753 A JP 2006194753A JP 2006194753 A JP2006194753 A JP 2006194753A JP 5173160 B2 JP5173160 B2 JP 5173160B2
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
wiring board
multilayer wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006194753A
Other languages
English (en)
Other versions
JP2008021941A5 (ja
JP2008021941A (ja
Inventor
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006194753A priority Critical patent/JP5173160B2/ja
Priority to KR1020070069940A priority patent/KR20080007124A/ko
Priority to US11/826,263 priority patent/US20080012120A1/en
Priority to TW096125530A priority patent/TW200806147A/zh
Priority to EP07013920A priority patent/EP1879227A1/en
Publication of JP2008021941A publication Critical patent/JP2008021941A/ja
Publication of JP2008021941A5 publication Critical patent/JP2008021941A5/ja
Application granted granted Critical
Publication of JP5173160B2 publication Critical patent/JP5173160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1338Chemical vapour deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、ビルドアップ法を用いて製作される多層配線基板に関する。この多層配線基板は、半導体デバイス等を搭載したパッケージの製作に適用することができ、あるいは半導体デバイス等を回路基板等に搭載するのに用いられるインターポーザとして適用することができる。
ビルドアップ多層配線基板は、コア基板上の絶縁層にビア開口部を形成してからセミアディティブ法で配線層を形成し、続いて絶縁層と配線層の形成を繰り返すことにより、必要な数の配線層を備えた多層配線基板として製作される。絶縁層は、エポキシ樹脂に代表されるビルドアップ樹脂で形成され、ビルドアップ樹脂はフィラーを含有するため、ビア開口部はレーザ加工で形成するのが一般的である。
図6に、そのような方法で製作した従来のビルドアップ多層配線基板を模式的に示す。この図のビルドアップ多層配線基板は、例えばガラスクロスエポキシ樹脂製の、コア基板101の上に形成した5つの配線層103a、103b、103c、103d、103eを有し、隣り合う配線層の間に層間絶縁膜105ab、105bc、105cd、105deが位置している。隣接配線層どうしを接続するビア107が各層間絶縁膜に形成される一方、2以上の絶縁層を介して上下の配線層(図6の配線基板では一番上の配線層103eと一番下の配線層103a)を接続するビア107’も形成されている。後者のタイプのビア107’は、「スタックビア」として知られており、配線経路を短くする目的で用いられる。スタックビア107’は、各絶縁層105ab、105bc、105cd、105deに個別に形成したビア107’a、107’b、107’c、107’dがランド109を介して接続された構造を持つ。一般に、ビア107も、スタックビア107’を構成する各絶縁層のビア107’a、107’b、107’c、107’dも、樹脂製の各絶縁層にレーザ加工で形成した開口部に配線材料を充填して形成される。最上層の配線層103eの上には、ソルダレジストにより保護層111が形成されていて、その開口部に半導体デバイス(図示せず)などを搭載するのに用いるパッド113が設けられている。図6に示したコア基板101の反対側には、コア基板101のスルーホール115に接続するはんだバンプが設けられることもあり、あるいは図示したのと同様のビルドアップ構造が形成されることもある。
ビルドアップ多層配線基板の絶縁層を樹脂でなくSiO2等の無機材料で形成することも知られている。例えば特許文献1には、アルミニウム板の上に真空蒸着でSiO2絶縁膜を形成した絶縁基板上に、配線層と、真空蒸着した膜厚10μmのSiO2により形成され、エッチングで形成したバイアホールを有する絶縁層を交互に形成した多層配線構造の基板が記載されている。バイアホールは、各絶縁層を形成するたびに形成することが記載されている。
特開平1−257397号公報
図6に示したような従来のビルドアップ多層配線基板では、熱膨張率の異なる異種材料を用いることに起因する熱応力がスタックビア107’を構成する各絶縁層のビア107’a、107’b、107’c、107’dの根元部分に集中しやすく、その部分で断線を引き起こす危険性がある。この熱応力は、ビアの直径が大きいほど、またビアが深くなる(絶縁層が厚くなる)ほど、大きくなる。現状のビルドアップ樹脂による絶縁層は、絶縁性と作業性の観点から、最小限30μmの厚さが必要である。また、樹脂の絶縁層にレーザ加工であける開口部の直径の下限は30〜40μm程度である。これらが、スタックビアの断線の回避を妨げ、現状のビルドアップ多層配線基板における配線とビアの高密度化を妨げる要因となっている。
更に、これまでのビルドアップ多層配線基板のスタックビア107’は、複数の絶縁層の個別のビア107’a、107’b、107’c、107’dを連結して形成されているため、これらの個別ビアの形成精度によっては、接続不良を招きかねないという問題を抱えている。
本発明は、かような問題の解決を目指すものであり、2以上の絶縁層にまたがりながら信頼性の高いビアを有し、且つ、配線とビアの高密度化を可能にする多層配線基板を提供しようとするものである。
本発明の多層配線基板は、複数の配線層と層間絶縁膜を有し、且つ、隣接配線層を接続するタイプのビアと、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアとを有する多層配線基板であって、層間絶縁膜の少なくとも一部が無機絶縁膜で形成されており、且つ、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアが、無機絶縁膜でいずれも形成された層間絶縁膜を貫通する単一のビアとして形成されていることを特徴とする。
好ましくは、層間絶縁膜の全てが無機絶縁膜で作製される。
好ましくは、無機絶縁膜は低温CVD法で形成されている。
好ましくは、無機絶縁膜の厚みは0.5〜2.0μm、より好ましくは0.5〜1.5μm、最も好ましくは0.5〜1.0μmである。
本発明の多層配線基板は、2以上の無機絶縁膜を介して上下の配線層を接続するタイプのビアの形成を、当該2以上の無機絶縁膜を形成してからそれらをホトリソグラフ法により同時に処理して形成した開口部を用いて行うことを特徴とする方法で製造することができる。
本発明によれば、耐圧性に優れた無機絶縁膜を用いることにより薄い層間絶縁膜を利用できるため、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアを含めて、異なる層の配線を接続するビアの深さを、極めて小さくすることが可能である。これにより、ビアにかかる熱応力を小さくすることができ、特に2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアの断線に帰因する接続不良のリスクを最小限にして、高信頼性の多層配線基板を提供することができる。同時に、従来のビルドアップ樹脂を用いて製造された多層配線基板では実現できなかった配線とビアの高密度化を実現することもできる。
本発明はまた、無機絶縁膜の形成を低温CVDにより行うことにより、耐熱性の低い材料を使用した基板への適用が可能であり、汎用性に優れている。
図1に、本発明による多層配線基板の部分模式図を示す。この図の多層配線基板は、コア基板11の上に形成した5つの配線層13a、13b、13c、13d、13eを有し、隣り合う配線層の間に層間絶縁膜15ab、15bc、15cd、15deが位置している。各層間絶縁膜に隣接配線層どうしを接続するタイプのビア17が形成される一方、2以上の絶縁層を介して上下の配線層(図1の配線基板では一番上の配線層13eと一番下の配線層13a)を接続するタイプのビア17’が形成されている。このビア17’は、後に説明するように、接続しようとする上下の配線の間に介在する2以上の層間絶縁膜を貫通する開口部に配線材料を充填して一度に形成される。そのため、ビア17’は、図6を参照して先に説明した従来技術によるビア107’と異なり、層間絶縁膜の数と等しい個別ビア107’a、107’b、107’c、107’d(図6)を連結する必要がなく、そのために必要とされるランド109(図6)も必要としない。最上層の配線層13eの上には、ソルダレジストにより保護層19が形成されていて、その開口部に半導体デバイス(図示せず)などを搭載するのに用いるパッド21が設けられている。図1に示したコア基板11の反対側には、コア基板11のスルーホール23に接続するはんだバンプ(図示せず)があってもよく、あるいは図示したのと同様のビルドアップ多層配線構造を備えてもよい。
本発明の多層配線基板のコア基板11としては、例えばガラスクロスエポキシ樹脂製などの樹脂基板、あるいはシリコン基板などを用いることができる。シリコン基板のような導電性を示す基板を用いる場合には、その表面に絶縁処理を施したものを使用する。
配線層13a〜13eと、2つのタイプのビア17、17’は、Cuなどの一般的な配線材料から、多層配線の形成に一般的に用いられる方法により形成することができる。配線層の厚みは、スパッタや蒸着で配線層を形成する場合は、例えば0.5〜1μm程度でよく、その上に更にめっき法で厚膜を形成する場合は、例えば5〜10μmとすることができる。
本発明では、層間絶縁膜15ab、15bc、15cd、15deの材料として無機材料を用いる。好ましくは、無機材料の層間絶縁膜は低温CVD法により、200℃以下の温度で形成される。従来の多層配線基板で用いられるビルドアップ樹脂から形成される層間絶縁膜では、絶縁性と作業性の必要から、30μm以上の厚さが必要である。それに対し、例えばSiO2の層間絶縁膜は1μmの厚さで100ボルトの耐圧があり、従って本発明におけるSiO2層間絶縁膜は、例えば0.5〜2μmの厚みで十分機能を発揮する。このように、従来の多層配線基板においてビルドアップ樹脂により形成する層間絶縁膜に比べて、本発明の多層配線基板では層間絶縁膜ははるかに薄くてよい。例えば、配線層より薄い厚さの層間絶縁膜を設けてもよい。その場合、本発明の多層配線基板では、層間絶縁膜は下層の表面形状を強く反映した表面形状を有することになり、断面が図1に示したように階段状となる。
層間絶縁膜としては、SiO2、Si34等の無機絶縁膜を用いることができるが、耐圧性や生産性の点から、SiO2が好適である。
隣接配線層を接続するタイプのビア17も、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビア17’も、各層間絶縁膜15ab、15bc、15cd、15deに形成した開口部に配線材料を充填して形成される。層間絶縁膜がビルドアップ樹脂で形成される従来の多層配線基板の場合、ビア用の開口部は層間絶縁膜にレーザ加工で形成される。それに対し、本発明の多層配線基板では、層間絶縁膜にフィラーなどの異種材料が含まれないので、層間絶縁膜のビア形成用の開口部はエッチングを利用するホトリソグラフ法で形成することができる。レーザ加工による場合、開口部の直径は30μm以上になるのに対し、リソグラフ法による場合直径10μm以下の開口部の形成が可能である。
層間絶縁膜をビルドアップ樹脂で形成する従来の多層配線基板では、1つの層間絶縁膜が厚いため、積層した複数の絶縁膜を同時にレーザ加工してビア用の開口部を形成するのは困難である。そのため、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアは、各層間絶縁膜の開口部に個別に形成したビア107’a〜107’d(図6)を連結して作られ、各個別ビアの連結部にはランド109(図6)が存在する。本発明の多層配線基板では、1つの層間絶縁膜が薄いため、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアも、各層間絶縁膜の開口部をリソグラフ法により一括して形成することにより作ることができる。従って、本発明の多層配線基板では、どちらのタイプのビアも単一のビアとして形成されていて、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアには、2以上の単一ビアの連結により形成したビアに特有の中間部のランド(図6の109で示された部材)が存在しない。1つの層間絶縁膜の厚みが増してビア用開口部を形成しようとする積層した層間絶縁膜の全体の厚みが大きくなると、厚いレジスト膜が必要となり、ドライエッチングでのビア用開口部の一括形成は実際上困難になる。SiO2絶縁膜の開口部の形成にドライエッチングを利用する場合、現在のエッチング剤(CF4ガス)に対するSiO2絶縁膜とレジスト膜の選択比は4程度である。本発明の場合、1つのSiO2層間絶縁膜は1μm程度でよいので、例えば4層の層間絶縁膜に一括してビア用開口部を形成する場合、16μmより厚いレジスト膜を使用すればよい。
次に、実施例により本発明を更に説明するが、本発明がこの実施例に限定されるものでないことを理解すべきである。
図2(a)に示したように、スルーホール電極33を形成したガラスクロスエポキシ樹脂製のコア基板31の表面に1層目の配線層35を形成する。スルーホール電極33は、コア基板31にあけた貫通孔の内壁に金属層33aを形成し、孔内の空隙に絶縁樹脂材料33bを充填して形成される。配線層35は、コア基板31の表面に形成したシード層(図示せず)の上にレジストパターン(図示せず)を形成し、露出したシード層上に電解CuめっきでCu層を4μm成長させることにより形成される。この際、配線層35の形成と同様な方法により、ランド75をコア基板31の裏面側のスルーホール電極33上に形成する。その後、レジストパターンとシード層を順に除去する。
続いて、低温のプラズマCVDにより、例えば180℃で、図2(b)に示したように厚さ1μmのSiO2層間絶縁膜37を全面に形成する。この層間絶縁膜37に、既に形成した1層目の配線層35と、次に形成する2層目の配線層とを接続するビアのための開口部39(直径10μm)(図2(c))を形成する。開口部39の形成は、層間絶縁膜37の上にレジストパターン(図示せず)を形成し、その開口部に露出した絶縁膜37をCF4でドライエッチングすることにより行う。その後、レジストパターンを除去する。
続いて、開口部39に配線材料を充填して、図2(d)に示したようにビア41を形成し、同時に層間絶縁膜37の上に2層目の配線層43(厚みは4μm)を形成する。ビア41と配線層43の形成は、層間絶縁膜37を形成したコア基板の表面にシード層(図示せず)を形成後、その上にレジストパターン(図示せず)を形成し、露出したシード層上に電解CuめっきでCu層を成長させることにより行う。その後、レジストパターンとシード層を順に除去する。
図2(b)〜2(d)を参照して説明した工程を繰り返して、図3(a)に示したように4つの配線層35、43、49、55、配線層間の絶縁膜37、45、51と一番上の配線層55を覆う絶縁膜57、及び隣接配線層を相互接続するビア41、47、53を有する中間製品を得る。次に、図3(b)に示したように、中間製品の一番上の絶縁膜57に、その下の4層目の配線層55と、次に形成する5層目の配線層とを接続するビア用の開口部58(直径20μm)と、4つの絶縁膜37、45、51、57を介して1層目の配線層35と5層目の配線層とを接続するビア用の開口部59(直径30μm)を、同時に形成する。開口部58と59の形成は、先に説明した開口部39の形成と同様に、CF4でのドライエッチングを利用するホトリソグラフ法で行う。CF4に対するSiO2絶縁膜とレジスト膜の選択比が4程度であることを考慮して、この場合のレジスト膜の厚みは20μm程度とする。
次に、開口部58、59に配線材料を充填して、図3(c)に示したようにビア61、63を形成するとともに、層間絶縁膜57の上に5層目の配線層65(厚み4μm)を形成する。ビア61、63と配線層65の形成は、これ以前のビア及び配線層の形成と同様に、シード層(図示せず)とその上のレジストパターン(図示せず)の形成、露出したシード層上への電解Cuめっき層の形成により行う。その後、レジストパターンとシード層を順に除去する。
続いて、図4に示したように、5層目の配線層65を形成したコア基板31の全面にソルダレジストにより保護層67、67’を形成し、保護層67の開口部69に、ニッケルめっきと金めっきを順次施し、半導体デバイス(図示せず)などを搭載するのに用いるパッド71を形成する。こうして多層配線構造を形成したコア基板31の反対側には、ソルダレジストで形成した保護層67’の開口部のランド75を介してスルーホール電極33に接続する金属バンプ73を、例えば半田ボールを利用して、形成することができる。図4に示した本発明の一つの態様の多層配線基板は、金属バンプ73により別の基板(一例として、回路基板、例えばマザーボード等)に接続することができる。
図4の多層配線構造を形成したコア基板31の反対側には、同様の多層配線構造を形成することも可能であり、そのような態様の例を図5に示す。図5においては、コア基板31の上下の多層配線構造は同様であり、上下の多層配線構造中の同一の部材は同じ参照番号で示されている。
本発明の上記の態様では層間絶縁膜の全てをSiO2で形成しているが、その一部を別の材料で形成する態様も可能である。例えば図4の態様において一番上の配線層65をその直ぐ下の配線層55に接続するだけでよい場合には、配線層55と65の間の絶縁膜57はエポキシ樹脂のような通常のビルドアップ樹脂で形成してもよい。
本発明の多層配線基板を説明する模式図である。 本発明の多層配線基板の製造工程の前半を模式的に説明する図である。 本発明の多層配線基板の製造工程の後半を模式的に説明する図である。 本発明による多層配線基板の一態様を説明する模式図である。 本発明による多層配線基板のもう一つの態様を説明する模式図である。 従来技術の多層配線基板を説明する図である。
符号の説明
11 コア基板
13a〜13e 配線層
15ab、15bc、15cd、15de 層間絶縁膜
17、17’ ビア
19 保護層
21 パッド
23 スルーホール
31 コア基板
33 スルーホール電極
35、43、49、55、65 配線層
37、45、51、57 層間絶縁膜
41、47、53、61、63 ビア
67、67’ 保護層
71 パッド
73 金属バンプ

Claims (5)

  1. 複数の配線層と層間絶縁膜を有し、且つ、隣接配線層を接続するタイプのビアと、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアとを有する多層配線基板であって、層間絶縁膜の少なくとも一部が無機絶縁膜で形成されており、且つ、2以上の層間絶縁膜を介して上下の配線層を接続するタイプのビアが、無機絶縁膜でいずれも形成された層間絶縁膜を貫通する単一のビアとして形成されており、無機絶縁膜で形成された層間絶縁膜が配線層より薄く、且つそれにより下層配線層の表面形状を反映した階段状に形成されていることを特徴とする多層配線基板。
  2. 層間絶縁膜の全てが無機絶縁膜で作製されている、請求項1記載の多層配線基板。
  3. 無機絶縁膜が低温CVD法で形成されている、請求項1又は2記載の多層配線基板。
  4. 無機絶縁膜の厚みが0.5〜2.0μmである、請求項1から3までのいずれか一つに記載の多層配線基板。
  5. 請求項1から4までのいずれか一つに記載の多層配線基板の製造方法であって、2以上の無機絶縁膜を介して上下の配線層を接続するタイプのビアの形成を、当該2以上の無機絶縁膜を形成してからそれらをホトリソグラフ法により同時に処理して形成した開口部を用いて行うことを特徴とする多層配線基板製造方法。
JP2006194753A 2006-07-14 2006-07-14 多層配線基板及びその製造方法 Expired - Fee Related JP5173160B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006194753A JP5173160B2 (ja) 2006-07-14 2006-07-14 多層配線基板及びその製造方法
KR1020070069940A KR20080007124A (ko) 2006-07-14 2007-07-12 다층 배선 기판 및 그 제조 방법
US11/826,263 US20080012120A1 (en) 2006-07-14 2007-07-13 Multilayer wiring substrate and manufacturing method thereof
TW096125530A TW200806147A (en) 2006-07-14 2007-07-13 Multilayer wiring substrate and manufacturing method thereof
EP07013920A EP1879227A1 (en) 2006-07-14 2007-07-16 Multilayer wiring substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006194753A JP5173160B2 (ja) 2006-07-14 2006-07-14 多層配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008021941A JP2008021941A (ja) 2008-01-31
JP2008021941A5 JP2008021941A5 (ja) 2009-07-16
JP5173160B2 true JP5173160B2 (ja) 2013-03-27

Family

ID=38621177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006194753A Expired - Fee Related JP5173160B2 (ja) 2006-07-14 2006-07-14 多層配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US20080012120A1 (ja)
EP (1) EP1879227A1 (ja)
JP (1) JP5173160B2 (ja)
KR (1) KR20080007124A (ja)
TW (1) TW200806147A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918148A (en) * 1974-04-15 1975-11-11 Ibm Integrated circuit chip carrier and method for forming the same
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
JPH01257397A (ja) * 1988-04-07 1989-10-13 Mitsubishi Heavy Ind Ltd 金属プリント基板
JPH0372693A (ja) * 1989-08-11 1991-03-27 Hitachi Ltd 配線部材及びその形成方法
JPH04242088A (ja) * 1991-01-16 1992-08-28 Nec Corp Icソケット
JPH0653350A (ja) * 1992-07-30 1994-02-25 Hitachi Ltd 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
US5871868A (en) * 1993-02-26 1999-02-16 General Dynamics Information Systems, Inc. Apparatus and method for machining conductive structures on substrates
JPH06291518A (ja) * 1993-03-31 1994-10-18 Nippon Chemicon Corp マイクロストリップラインによるインピーダンス変換器
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3260941B2 (ja) * 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
US6331680B1 (en) * 1996-08-07 2001-12-18 Visteon Global Technologies, Inc. Multilayer electrical interconnection device and method of making same
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板

Also Published As

Publication number Publication date
US20080012120A1 (en) 2008-01-17
KR20080007124A (ko) 2008-01-17
JP2008021941A (ja) 2008-01-31
EP1879227A1 (en) 2008-01-16
TW200806147A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
US8138424B2 (en) Wiring substrate including a reinforcing structural body
JP5451719B2 (ja) 配線基板及び半導体パッケージ
US8907489B2 (en) Wiring substrate, method of manufacturing the same, and semiconductor device
TWI402017B (zh) 半導體裝置及其製造方法
JP5820595B2 (ja) 軟質回路用の耐応力性マイクロ・ビア構造
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP5173160B2 (ja) 多層配線基板及びその製造方法
JP3896038B2 (ja) 積層型半導体モジュール
US6981320B2 (en) Circuit board and fabricating process thereof
JP2009071157A (ja) 配線基板及びその製造方法ならびに半導体装置
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
CN111315109B (zh) 复合基板结构及其制作方法
JP5060998B2 (ja) 多層樹脂配線基板
US20230422411A1 (en) Substrate structure
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JPH0832244A (ja) 多層配線基板
JP6544462B2 (ja) 多層配線構造体
JP6536710B2 (ja) 多層配線構造体
JPS6079744A (ja) 半導体装置
JP2017084955A (ja) インターポーザ及びインターポーザの製造方法
JPH0496254A (ja) 薄膜多層回路基板とその製造方法
TW202320276A (zh) 半導體基板結構及其製造方法
JP2022170156A (ja) 多層配線基板
JPH07226589A (ja) 薄膜多層配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5173160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees