JP5820595B2 - 軟質回路用の耐応力性マイクロ・ビア構造 - Google Patents

Description

本発明の各実施形態は一般的には、チップ・パッケージに関し、さらに具体的には、誘電層及び接着剤層を通過して電子チップのダイ・パッドまで下降するように形成されたビアであって、増大した厚みを有する耐応力性金属インタコネクトが内部に形成されたビアを有するチップ・パッケージに関する。

集積回路（ＩＣ）チップのパッケージング技術の進歩は、よりよい性能、さらなる小型化、及びさらに高い信頼性を達成することに対する増大し続ける必要性によって推進されている。ベア・チップのような殆どの半導体デバイスは、入出力（Ｉ／Ｏ）接続を設けるようにデバイスの上面又は作用面に配置された電気接点パッド又は「ダイ・パッド」を有する。埋め込みチップ構築法（ＥＣＢＵ）のようなＩＣチップの第一のパッケージング技術は一般的には、第一の誘電層（例えばポリイミドフィルム）をチップ上面に施工し、チップ表面のダイ・パッドに当接するようなビアを誘電層に形成し、次いで、ビアに沿ってダイ・パッドまで金属インタコネクトを形成すると共に誘電層の上面のビア開口の周辺に金属被覆パッドを形成する。歩留まり及び信頼性の問題のため、金属化被覆パッドは一般的には、ビアの開口を超えて延在している。インタコネクトにこのレベルを加えることにより各々のチップの周辺ボンディング・パッドを再分配して、チップの表面全体にわたって均等に配置された金属パッドの面アレイとする。続いて、デバイスを応用回路基板に接続するのに用いられるはんだ球又ははんだバンプが、これらの金属パッドの上に配置される。

米国特許第６２３９４８２号

ＩＣ／チップ・パッケージに対する作用目的が拡大し続けるにつれて、チップ表面のダイ・パッドの数が増大し、またパッドのピッチ（すなわち隣り合うダイ・パッドの中心間距離）が小さくなって５０マイクロメートル以下等になっている。これにより、デバイスへのビア・インタコネクトに利用することのできる空間が小さくなり、相対的に小さいビア（すなわち相対的に小径のビア）を用いざるを得ない。しばしば、高周波層同士の間のインピーダンス要件又はパターン・オーバレイの整列に必要とされる寸法厳密性の何れかのため、チップに施工される誘電層の厚みを小さくすることはできない。すると、ビアの径は小さくなるが、誘電層を通過して延在するビアの高さ／厚みはある程度一定に留まり、これにより、アスペクト比（すなわち高さ対径の比）が増大したビアが得られる。しかしながら、小径のビアほど電気めっき時に金属を充填するのが困難であり、またかかるビアの内部に存在する金属の合計容積は、所与の厚みについては相対的に大きいビアに比較して小さくなり得る。すなわち、誘電層の上面のビア開口の周りの金属被覆パッドは所与の厚みを有し得るが、小径のビアの内部に存在する金属の厚みが、相対的な小径及び増大したアスペクト比に基づいてこの所与の厚みよりも小さくなる場合があり、従って、ビアにおける金属容積が望ましい容積よりも少なくなる。

縮小径を有するビアに存在する金属の容積がこのように減少すると、金属インタコネクトに耐久性の問題が起こり得る。すなわち、熱サイクル信頼性試験時に、ビアの金属と周囲の誘電材料との間の熱膨張率（ＣＴＥ）の不一致による応力のため、遂には金属疲労及び亀裂が生じ、金属インタコネクトの損失／故障を招く。このことは、疲労を最低限にするために存在する合計金属が少なければさらに速やかに生ずる。

従って、チップ表面のダイ・パッドへの信頼性の高い金属インタコネクト接続を提供するチップ・パッケージングのシステム及び方法が必要とされている。さらに、特に径が縮小しアスペクト比が増大したビアを含む高密度インタコネクト（ＨＤＩ）ＩＣパッケージにおいて、かかる金属インタコネクトが熱応力に起因する疲労に耐えるようにする必要性が存在している。

本発明の各実施形態は、チップ・パッケージ製造のシステム及び方法を提供することにより上述の欠点を克服し、これらのシステム及び方法では、ビアが誘電層及び接着剤層を通過して電子チップのダイ・パッドまで下降するように形成されており、ビアには、増大した厚みを有する耐応力性金属インタコネクトが内部に形成されている。

本発明の一観点によれば、チップ・パッケージが、複数のダイ・パッドを上面に形成した電子チップと、電子チップの上に配置されたポリイミド軟質層とを含んでおり、ポリイミド軟質層は、各々がそれぞれのダイ・パッドに対応するような複数のビアを内部に形成している。このチップ・パッケージはまた、電子チップとポリイミド軟質層との間に付着させられた接着剤層と、ポリイミド軟質層の上に形成された複数の金属インタコネクトとを含んでおり、複数の金属インタコネクトの各々がさらに、ポリイミド軟質層の上面の一部を被覆する被覆パッドと、この被覆パッドから下方にビアの周辺に沿ってビアを通過して延在する側壁と、この側壁に接続されて、それぞれのダイ・パッドとの電気的接続を形成する底面とを含んでおり、底面及び側壁の各々の厚みは、接着剤層の厚みに等しいか又はこれよりも大きい。

本発明のもう一つの観点によれば、チップ・パッケージを形成する方法が、集積回路（ＩＣ）を搭載すると共に複数のダイ・パッドを上面に形成したシリコン・ウェーハを提供するステップと、シリコン・ウェーハの上面に接着剤層を施工するステップと、接着剤層を介してシリコン・ウェーハを自立型ポリイミド軟質層に接着させるステップと、自立型ポリイミド軟質層及び接着剤層を通過する複数のビアであって、各々が複数のダイ・パッドのそれぞれまで延在しているような複数のビアを形成するステップとを含んでいる。この方法はまた、自立型ポリイミド軟質層の上に、複数の金属インタコネクトであって、各々がそれぞれのビアを通過して延在してそれぞれのダイ・パッドに電気的に接続しているような複数の金属インタコネクトを形成するステップを含んでおり、この複数の金属インタコネクトを形成するステップはさらに、接着剤層の厚みに基づいて望ましい金属インタコネクト厚みを決定するステップと、自立型ポリイミド軟質層の上で複数のビアの内部に、望ましい金属インタコネクト厚みを有する金属材料を付着させるステップと、望ましい厚みを有する複数の金属インタコネクトを形成するように金属材料にパターニング及びエッチングを施すステップとを含んでいる。

本発明のさらにもう一つの観点によれば、チップ・パッケージが、複数のダイ・パッドを上面に形成したシリコン・ウェーハと、シリコン・ウェーハの上に付着させられた接着剤層と、接着剤層に固着された自立型誘電層とを含んでおり、自立型誘電層には、各々が接着剤層を通過して複数のダイ・パッドのそれぞれまで延在している複数のビアが当該自立型誘電層を通過して形成されている。このチップ・パッケージはまた、自立型ポリイミド軟質フィルムの上に形成された複数の金属インタコネクトを含んでおり、複数の金属インタコネクトの各々が、それぞれのビアを通過して延在してそれぞれのダイ・パッドとの電気的接続を形成している。複数の金属インタコネクトの各々はさらに、自立型ポリイミド軟質フィルムの上面の一部を被覆する被覆パッドと、それぞれのダイ・パッドとの電気的接続を形成する底面と、ビアの周辺に沿って被覆パッドと底面との間に延在する側壁とを含んでおり、底面及び側壁の各々が、接着剤層の厚みに等しい又はこれよりも大きい厚みを有するように構築されている。

これらの利点及び特徴、並びに他の利点及び特徴は、添付図面に関連して掲げられている以下の本発明の好適実施形態の詳細な説明からさらに容易に理解されよう。

図面は、本発明を実施するのに現状で思量される実施形態を示す。
本発明の各実施形態と共に用いるためのベア電子チップの上面平面図である。 本発明の一実施形態によるベア電子チップに装着された貼り合わせ層を組み入れた電子チップ・パッケージの断面図である。 本発明の一実施形態による付加的な貼り合わせ層を組み入れた電子チップ・パッケージの断面図である。 本発明の一実施形態によるビア径及び金属インタコネクト厚みを示す部分的な電子チップ・パッケージの断面図である。 本発明のもう一つの実施形態によるビア径及び金属インタコネクト厚みを示す部分的な電子チップ・パッケージの断面図である。 金属インタコネクト故障率と、金属インタコネクト底面及び側壁厚みとの間の関係を示すグラフ図である。 金属インタコネクト故障率と、金属インタコネクト底面及び側壁厚みとの間の関係を示すグラフ図である。

本発明の各実施形態は、チップ・パッケージを形成するシステム及び方法を提供する。このチップ・パッケージは、誘電層を通過して電子チップのダイ・パッドまで下降するように形成されたビアを含んでおり、ビアには、増大した厚みを有する耐応力性金属インタコネクトが内部に形成されている。

図１には、本発明の各実施形態と共に用いられ得るベア電子チップ又はパッケージング前の電子チップ１０の上面平面図が示されている。図示のように、ベア電子チップ１０は、基材１２（例えばシリコン・ウェーハ）と、基材１２の上の複数のダイ・パッド１４とを含んでいる。ダイ・パッド１４は、多様な手法によって基材１２の上に配置され得る。例えば、金属化法等を具現化してダイ・パッド１４を基材１２に付着させることができる。エッチング又はフォトリソグラフィのような代替的な手法を具現化してもよい。ダイ・パッド１４は、例えばアルミニウム、銅、金、銀及びニッケル、又はこれらの組み合わせのような多様な材料を含む組成を有し得る。図１に示すように、ダイ・パッド１４は互いに対して隔設されるようにして基材１２の上に配列されている。このようなものとして、各々の連続したダイ・パッド１４は間にピッチ１６を有する。

本発明の各実施形態は、図１に示すものとは異なる態様でダイ・パッドを配列したベア電子チップを用いてもよい。例えば、他のベア電子チップは、図１に示す単一のダイ・パッド１４列ではなく多数の周辺ダイ・パッド列を有し得る。加えて、ダイ・パッドのアレイが基材の任意の領域に配置されているような半導体デバイスを用いてもよいし、１又は複数のダイ・パッド列が基材の中心領域にわたって全体的に配列されているような半導体デバイスを用いてもよい。さらに他の実施形態は、基材の周辺の全４辺よりも少ない辺に沿って配列されているダイ・パッドを有していてもよい。さらにまた、電子チップの実施形態は、ダイ・パッド同士の間の間隔が様々に配列されたダイ・パッドを含み得る。

図２には、ベア電子チップ１０を組み入れたチップ・パッケージ２０（すなわち集積回路（ＩＣ）パッケージ）の側面図が示されている。チップ・パッケージ２０を製造するときには、ポリイミド軟質層又は回路基板２２のような自立型誘電層が、間に施工された接着剤層２３を介してベア電子チップ１０の上面に施工され、ベア電子チップ１０が伏せた配向で、ダイ・アタッチ機構（図示されていない）又は何らかの類似手順を用いて接着剤層２３に取り付けられる。ポリイミド軟質層２２は、ベア電子チップ１０の上に配置され得る貼り合わせシート又はフィルムの予備成形物の形態にある。例えば、ポリイミド軟質層２２は、Kapton（登録商標）、Ultem（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、又は液晶ポリマー（ＬＣＰ）のような他のポリマー・フィルムで形成され得る。実施形態の一例によれば、接着剤層２３は、エポキシ系誘電材料、エポキシ樹脂、光酸発生剤、酸化防止剤、及び光酸発生剤に対応する常温触媒で構成されており、製品の信頼性及び歩留まりを増進させる接着剤を提供している。接着剤層は、ポリイミド軟質層２２と電子チップ１０との間に適当な接着を提供する厚みを有するように形成され、例えば１２マイクロメートル〜２５マイクロメートルの範囲にある厚み等を有する。

接着剤層２３を介してベア電子チップ１０にポリイミド軟質層２２を施工したら、貼り合わせ層に複数のビア２４が形成される。ビア２４はレーザ焼灼法又はレーザ孔あけ法によって形成され、基材１２に配置されたダイ・パッド１４に対応する位置に形成される。このように、ポリイミド軟質層２２でのビア２４のレーザ孔あけによってダイ・パッド１４が露出する。

ビア２４を形成したら、例えばスパッタリング法、電気めっき法、又はこれら二つの組み合わせを介して金属層／材料２６がポリイミド軟質層２２に付着させられる。次いで、付着した金属層／材料２６を金属インタコネクト２８として形成する。手法の一例では、ポリイミド軟質層２２の上面３０からビア２４を通過して下方に延在する金属インタコネクト２８が形成されるように、金属層／材料２６にパターニング及びエッチングを施す。金属インタコネクト２８はこのようにしてダイ・パッド１４との電気的接続を形成する。この態様で、ポリイミド軟質層２２は、ダイ・パッド１４の配列を再分配するように作用する再分配層を形成し、この層は、電子チップ・パッケージ２０の表面に分配されたインタコネクトの面アレイとなるように各々のベア電子チップ１０の周辺の周りに配列され得る（図１に示すように）。

図３に示すように、本発明の一実施形態によれば、チップ・パッケージ２０の構築時には、１又は複数の付加的なポリイミド軟質層３２が、関連する接着剤層２３を介してポリイミド軟質層２２に施工される。上述のステップと同様に、例えばレーザ焼灼法又はレーザ孔あけ法を介して複数のビア２４が付加的なポリイミド軟質層３２に形成される。付加的なポリイミド軟質層３２の各々のビア２４は、金属インタコネクト２８のさらなる再分配を考慮に入れて、直下に配置されたポリイミド軟質層（例えばポリイミド軟質層２２）に取り付けられた金属インタコネクト２８に対応する位置に形成される。後にあらためて説明するように、次いで、金属インタコネクトが堆積（例えばスパッタリング又は電気めっき）工程、並びに引き続き行なわれるパターニング及びエッチング工程を介して付加的なポリイミド軟質層３２の上に再び形成され、ビア２４を通過して下方に延在して、直下に配置されたポリイミド軟質層２２、３２の上の金属インタコネクト２８と電気的に接触するように、金属インタコネクト２８を変形させる。

図４及び図５には、本発明の各実施形態によるチップ・パッケージ２０の一部の詳細図が示されている。図４及び図５に図示され記載されるチップ・パッケージ２０の実施形態の各々では、金属インタコネクト２８の厚みは、基材１２とポリイミド軟質層２２との間に施工される接着剤層２３の厚みに依存している。すなわち、ビア２４に形成される金属インタコネクト２８と層２３を形成する接着材料との間に熱膨張率（ＣＴＥ）の大きい不一致が存在することが認められる。このＣＴＥの大きい不一致は、金属インタコネクト２８に応力を誘発し、遂には金属疲労及び亀裂を起こして金属インタコネクトの損失／故障を招き得る。従って、相対的に大きい百分率容積のビア２４を充填する（又は完全にビアを充填する）増大した厚みを有する金属インタコネクト２８を提供して、相対的に薄い金属インタコネクトに比較して高められた金属疲労及び亀裂に対する耐久性を提供することが望ましい。

図４を参照すると、本発明の一実施形態によるチップ・パッケージ２０が掲げられており、このチップ・パッケージ２０は、電子チップ１０を固着させ得る自立型フィルムとして構築されるように２５マイクロメートルの厚みｔ_ｐを有して形成されるポリイミド軟質層２２を含んでいる。電子チップ１０とポリイミド軟質層２２との間に配置された接着剤層２３は、ポリイミド軟質層２２及び電子チップ１０との間に適当な接着を提供するように、厚みｔ_ａが約１４マイクロメートルとなっている。従って、ポリイミド軟質層２２及び接着剤層２３を通過して形成されるビア２４は、約３９マイクロメートルの高さｈ_１を有する。

金属インタコネクト２８が、電気めっき法、並びに引き続き行なわれるパターニング及びエッチング等による金属層／材料の施工によって、ポリイミド軟質層２２の上でビア２４の内部に形成される。金属インタコネクト２８は、ポリイミド軟質層２２の上面３０に形成される被覆パッド３１と、ダイ・パッド１４との電気的接続を形成する底面部３４と、底面３４から上方にビア２４の周辺に沿ってポリイミド軟質層２２の上面３０まで延在する側壁３６とを含むように形成される。図４の実施形態によれば、金属インタコネクト２８の底面３４及び側壁３６は、金属インタコネクト２８を形成する金属とポリイミド軟質層２２及び接着剤２３を形成する周囲材料との間のＣＴＥの不一致から金属インタコネクトに加わる応力に基づいて生じ得る金属疲労及び亀裂に対して耐久性のある金属インタコネクト２８を提供するように、１４マイクロメートルの範囲の厚みｔ_１を有して形成される。すなわち、接着剤層２３の厚みｔ_ａが１４マイクロメートルである場合に約３９マイクロメートルの高さｈ_１を有するように形成されるビア２４について、底面３４及び側壁３６の厚みｔ_１が１４マイクロメートルである金属インタコネクト２８は、熱サイクルに起因する故障に対する耐久性を高めて信頼性を高めた金属インタコネクトを提供する。

図４に関し、基材１２とポリイミド軟質層２２との間に１４マイクロメートルよりも大きい又は小さい厚みｔ_ａを有する接着剤層２３が設けられ得ることが認められる。一般的には、金属インタコネクト２８の底面３４及び側壁３６の厚みｔ_１は、接着剤層２３の厚みｔ_ａに等しいか又はこれよりも大きいことが認められる。従って、例えば厚みｔ_ａが１６マイクロメートルの接着剤層２３について、本発明の一実施形態によれば、厚みｔ_１が少なくとも１６マイクロメートルである底面３４及び側壁３６を有する金属インタコネクト２８が設けられる。厚みｔ_１が接着剤層２３の厚みｔ_ａに等しい又はこれよりも大きい底面３４及び側壁３６を有する金属インタコネクト２８を設けると、信頼性が高く耐応力性の金属インタコネクト２８が得られる。

図５を参照すると、本発明のもう一つの実施形態によるチップ・パッケージ２０が掲げられており、このチップ・パッケージ２０は、電子チップ１０を固着させ得る自立型フィルムとして構築されるように２５マイクロメートルの厚みｔ_ｐを有するポリイミド軟質層２２を含んでいる。電子チップ１０とポリイミド軟質層２２との間に配置された接着剤層２３は、ポリイミド軟質層２２と電子チップ１０との間に適当な接着を提供するように、厚みｔ_ａが約１４マイクロメートルとなっている。従って、ポリイミド軟質層２２及び接着剤層２３を通過して形成されるビア２４は、約３９マイクロメートルの高さｈ_１を有する。

図５の実施形態によれば、ポリイミド軟質層２２の上面３０に形成された被覆パッド３１を「底面部」及び「側壁」と共に有する金属インタコネクト２８が、ビア２４を充填する（又は実質的に充填する）柱状インタコネクト３８の形態で設けられている。多様な「中実ビアめっき」金属化手法を具現化して柱状インタコネクト３８を作製することができ、この作製は、ビア金属の選択的パターンめっきを具現化することによりビア２４に中実金属を形成することにより行なうこともできるし、差分的なエッチング速度及びめっき速度の機構を介して、金属のめっき及びエッチングを交互に行なうパルス式めっきを具現化して行なうこともできる。このように、柱状インタコネクト３８は、ビア２４が実質的に又は完全に充填され、これにより柱状インタコネクトを形成するのに十分な大きい厚みを有する「底面部」及び「側壁」を有する金属インタコネクト２８と記述され得る。柱状インタコネクト３８はビア２４を充填しているので、「厚み」が接着剤層２３の厚みｔ_ａよりも大きく、従って、熱サイクルに起因する故障に対する耐久性を高めて信頼性を高めた金属インタコネクトを提供する。

図４及び図５において記載される実施形態の各々について、ビア２４の径ｄ_１及びアスペクト比（高さ対径の比）が電気めっき法の際の金属インタコネクト２８の形成に影響を与え得ることが認められる。ダイ・パッド１４の間のピッチ１６（図１）を減少させた高密度インタコネクト・チップ・パッケージでは、ダイ・パッド１４に対応するビアの形成及びビアの間のピッチの最小化を考慮に入れるために、各々のビア２４の径ｄ_１も縮小されることが認められる。しかしながら、電子チップ１０のダイ・パッド１４への電気的接続を提供するためにビア２４の径ｄ_１を縮小することはできるが、高周波層同士の間のインピーダンス要件又はパターン・オーバレイの整列に必要とされる寸法厳密性の何れかのため、ポリイミド軟質層２２の厚みｔ_ｐの縮小に関する限界が存在する（例えば最小のポリイミド軟質層の厚みが２５マイクロメートル等）。従って、各々のビア２４の径ｄ_１を縮小すると、ビアのアスペクト比（すなわち高さ対径の比）が増大したビアが得られる。

ビア２４の径ｄ_１の縮小及び高さ対径のアスペクト比の増大によって、電気めっきの際にビア２４を金属で充填することがさらに困難になり、これにより金属インタコネクト２８の各部分の厚みに不整合が生ずる。さらに明確に述べると、ビア２４の径ｄ_１の縮小及び高さ対径のアスペクト比の増大によって、被覆パッド３１の厚みｔ_ｃが底面３４及び側壁３６の厚みｔ_１よりも大きくなり得る。例えば、図４に示すもののように、底面の径ｄ_１を２５マイクロメートルとし、高さが３９マイクロメートルとして形成されたビア２４について、電気めっきの際にビア２４を金属で充填することの本質的な困難に基づいて、被覆パッド３１の厚みｔ_ｃは８マイクロメートルとなり得るが、底面３４及び側壁３６の厚みｔ_１が約５．５マイクロメートルとなる場合がある。

図４及び図５を続けて参照しながら図６（Ａ）及び図６（Ｂ）を参照して述べると、金属インタコネクトの信頼性と底面３４及び側壁３６の厚みｔ_１との間の関係が図示されており、同図ではビア・ストリング故障率軸４０が底面／側壁厚み軸４２に対してプロットされている。例として、図６（Ａ）には、ビア・ストリング故障率が、２５マイクロメートル径のビア、３５マイクロメートル径のビア、及び４５マイクロメートル径のビアを含めた複数のビア寸法での８マイクロメートル上面金属インタコネクトめっき（すなわち金属インタコネクトの被覆パッド３１の厚み）について示されており、またビア・ストリング故障率は７５０サイクル、１０００サイクル、及び１２５０サイクルの熱サイクルについて示されている。図６（Ａ）に示すように、８マイクロメートル上面めっきによって形成される底面／側壁３４、３６の実際の厚みｔ_１はビア径に基づいて変化し、２５マイクロメートルのビアの底面／側壁厚みは約５．６マイクロメートルとなり、３５マイクロメートルのビアの底面／側壁厚みは約６．８マイクロメートルとなり、４５マイクロメートルのビアの底面／側壁厚みは約７．７マイクロメートルとなる。

図６（Ｂ）には、７５０サイクルの熱サイクルについてのビア・ストリング故障率が、２５マイクロメートル径のビア、３５マイクロメートル径のビア、及び４５マイクロメートル径のビアを含めた複数のビア寸法での８マイクロメートル上面金属インタコネクトめっきについて、７５０サイクルの熱サイクルについて示されている。加えて、７５０サイクルの熱サイクルについてのビア・ストリング故障率が、２５マイクロメートル径のビアの４マイクロメートル上面金属インタコネクトめっきについて示されている。図６（Ｂ）に示すように、８マイクロメートルめっきによって形成される底面／側壁３４、３６の実際の厚みｔ_１はビア径に基づいて変化し、２５マイクロメートルのビアの底面／側壁厚みは約５．６マイクロメートルとなり、３５マイクロメートルのビアの底面／側壁厚みは約６．８マイクロメートルとなり、４５マイクロメートルのビアの底面／側壁厚みは約７．７マイクロメートルとなる。２５マイクロメートルのビアの４マイクロメートルめっきについては、底面／側壁厚みは約２．９マイクロメートルとなる。

図６（Ａ）及び図６（Ｂ）に基づいて、ビア・ストリング故障率（すなわち金属インタコネクトの信頼性）は、金属インタコネクトの底面／側壁３４／３６の厚みｔ_１の関数であり、金属インタコネクトめっき厚み（すなわち被覆パッド３１の厚みｔ_ｃ）及びビア径とは独立であることが分かる。すなわち、金属インタコネクト２８の被覆パッド３１の厚みｔ_ｃ及びビア２４の径ｄ_１は、金属インタコネクトの信頼性に影響を与えない。寧ろ、金属インタコネクト２８の信頼性及び熱サイクルに起因する故障に対する耐久性を決定するのは、ビア２４の内部での金属インタコネクト底面及び側壁３４、３６の厚みｔ_１であり、厚みｔ_１の望ましい値は接着剤層２３の厚みｔ_ａに基づいて決定される。

このように、金属インタコネクト２８を形成する際に、金属材料をポリイミド軟質層２２の上でビア２４の内部まで電気めっきするときに考慮されるのは、底面３４及び側壁３６の厚みｔ_１であることが認められる。熱サイクル時の金属インタコネクト２８の信頼性は、ビア２４の内部に存在する金属の合計容積（すなわち底面３４及び側壁３６厚みｔ_１）に依存するため、考慮されるのはポリイミド軟質層２２の上面３０に形成される被覆パッド３１の厚みｔ_ｃではなく、接着剤層２３の厚みｔ_ａに対する底面３４及び側壁３６の厚みｔ_１である。従って、電気めっきの際には、望ましい厚みｔ_１（すなわち接着剤層２３の厚みｔ_ａに等しい又はこれよりも大きい厚みｔ_１）を有する金属インタコネクト２８の底面３４及び側壁３６又は完全充填ビア２４（すなわち柱状インタコネクト３８）を形成するのに十分な量の金属材料２６が施工され、また被覆パッド３１の厚みｔ_ｃは底面３４及び側壁３６の厚みよりも大きくなり得ることが認められる。

従って、本発明の一実施形態によれば、チップ・パッケージが、複数のダイ・パッドを上面に形成した電子チップと、電子チップの上に配置されたポリイミド軟質層とを含んでおり、ポリイミド軟質層は、各々がそれぞれのダイ・パッドに対応するような複数のビアを内部に形成している。このチップ・パッケージはまた、電子チップとポリイミド軟質層との間に付着させられた接着剤層と、ポリイミド軟質層の上に形成された複数の金属インタコネクトとを含んでおり、複数の金属インタコネクトの各々がさらに、ポリイミド軟質層の上面の一部を被覆する被覆パッドと、この被覆パッドから下方にビアの周辺に沿ってビアを通過して延在する側壁と、この側壁に接続されて、それぞれのダイ・パッドとの電気的接続を形成する底面とを含んでおり、底面及び側壁の各々の厚みは、接着剤層の厚みに等しいか又はこれよりも大きい。

本発明のもう一つの実施形態によれば、チップ・パッケージを形成する方法が、集積回路（ＩＣ）を搭載すると共に複数のダイ・パッドを上面に形成したシリコン・ウェーハを提供するステップと、シリコン・ウェーハの上面に接着剤層を施工するステップと、接着剤層を介してシリコン・ウェーハを自立型ポリイミド軟質層に接着させるステップと、自立型ポリイミド軟質層及び接着剤層を通過する複数のビアであって、各々が複数のダイ・パッドのそれぞれまで延在しているような複数のビアを形成するステップとを含んでいる。この方法はまた、自立型ポリイミド軟質層の上に、複数の金属インタコネクトであって、各々がそれぞれのビアを通過して延在してそれぞれのダイ・パッドに電気的に接続しているような複数の金属インタコネクトを形成するステップを含んでおり、この複数の金属インタコネクトを形成するステップはさらに、接着剤層の厚みに基づいて望ましい金属インタコネクト厚みを決定するステップと、自立型ポリイミド軟質層の上で複数のビアの内部に、望ましい金属インタコネクト厚みを有する金属材料を付着させるステップと、望ましい厚みを有する複数の金属インタコネクトを形成するように金属材料にパターニング及びエッチングを施すステップとを含んでいる。

本発明のさらにもう一つの実施形態によれば、チップ・パッケージが、複数のダイ・パッドを上面に形成したシリコン・ウェーハと、シリコン・ウェーハの上に付着させられた接着剤層と、接着剤層に固着された自立型誘電層とを含んでおり、自立型誘電層には、各々が接着剤層を通過して複数のダイ・パッドのそれぞれまで延在している複数のビアが当該自立型誘電層を通過して形成されている。このチップ・パッケージはまた、自立型ポリイミド軟質フィルムの上に形成された複数の金属インタコネクトを含んでおり、複数の金属インタコネクトの各々が、それぞれのビアを通過して延在してそれぞれのダイ・パッドとの電気的接続を形成している。複数の金属インタコネクトの各々はさらに、自立型ポリイミド軟質フィルムの上面の一部を被覆する被覆パッドと、それぞれのダイ・パッドとの電気的接続を形成する底面と、ビアの周辺に沿って被覆パッドと底面との間に延在する側壁とを含んでおり、底面及び側壁の各々が、接着剤層の厚みに等しい又はこれよりも大きい厚みを有するように構築されている。

発明を限定された数の実施形態にのみ関連して詳細に記載したが、本発明はかかる開示された実施形態に限定されないことが容易に理解されよう。寧ろ、本発明は、本書では記載されていないが発明の要旨及び範囲に沿った任意の数の変形、変更、置換又は均等構成を組み入れるように改変され得る。加えて、発明の様々な実施形態について記載したが、発明の各観点は所載の実施形態の幾つかのみを含み得ることを理解されたい。従って、本発明は、以上の記載によって制限されるのではなく、特許請求の範囲によってのみ制限されるものとする。

１０ ベア電子チップ又はパッケージング前の電子チップ
１２ 基材
１４ 複数のダイ・パッド
１６ ピッチ
２０ チップ・パッケージ
２２ ポリイミド軟質層又は回路基板
２３ 接着剤層
２４ 複数のビア
２６ 金属層／材料
２８ 金属インタコネクト
３０ 上面
３１ 被覆パッド
３２ 付加的なポリイミド軟質層
３４ 底面部
３６ 側壁
３８ 柱状インタコネクト
４０ ビア・ストリング故障率軸
４２ 底面／側壁厚み軸

Claims (10)

1. 複数のダイ・パッド（１４）を上面に形成した電子チップ（１０）と、
   該電子チップ（１０）の上に配置された第１のポリイミド軟質層（２２）であって、各々がそれぞれのダイ・パッド（１４）に対応するような複数の第１のビア（２４）を内部に形成した第１のポリイミド軟質層（２２）と、
   前記電子チップ（１０）と前記第１のポリイミド軟質層（２２）との間に付着させられた第１の接着剤層（２３）と、
   前記第１のポリイミド軟質層（２２）の上面（３０）の一部を被覆する第１の被覆パッド（３１）を含み、前記第１のポリイミド軟質層（２２）の上に形成された複数の第１の金属インタコネクト（２８）と、
   前記第１のポリイミド軟質層（２２）の上に配置された第２のポリイミド軟質層（３２）であって、各々がそれぞれの第１の被覆パッド（３１）に対応するような複数の第２のビア（２４）を内部に形成した第２のポリイミド軟質層（３２）と、
   前記第１のポリイミド軟質層（２２）と前記第２のポリイミド軟質層（３２）との間に付着させられた第２の接着剤層（２３）と、
   前記第２のポリイミド軟質層（３２）の上面の一部を被覆する第２の被覆パッド（３１）を含み、前記第２のポリイミド軟質層（３２）の上に形成された複数の第２の金属インタコネクト（２８）と、
   を備えたチップ・パッケージ（２０）であって、
   前記複数の第１の金属インタコネクト（２８）の各々が、
   前記第１の被覆パッド（３１）から下方に前記第１のビア（２４）の周辺に沿って前記第１のビア（２４）を通過して延在する第１の側壁（３６）と、
   該第１の側壁（３６）に接続されて、それぞれのダイ・パッド（１４）との電気的接続を形成する第１の底面（３４）と
   を含んでおり、
   前記第１の底面及び前記第１の側壁の各々の厚みが前記第１の接着剤層（２３）の厚みに等しいか又はこれよりも大きく、
   前記複数の第２の金属インタコネクト（２８）の各々が、
   前記第２の被覆パッド（３１）から下方に前記第２のビア（２４）の周辺に沿って前記第２のビア（２４）を通過して延在する第２の側壁（３６）と、
   該第２の側壁（３６）に接続されて、それぞれの第１の被覆パッド（３１）との電気的接続を形成する第２の底面（３４）と
   を含んでおり、
   前記第２の底面及び前記第２の側壁の各々の厚みが前記第２の接着剤層（２３）の厚みに等しいか又はこれよりも大きい、
   チップ・パッケージ（２０）。
2. 前記第１及び／又は第２の底面（３４）及び前記側第１及び／又は第２の壁（３６）の各々の厚みは、それぞれの第１及び／又は第２のビア（２４）の容積が前記第１及び／又は第２の金属インタコネクト（２８）により充填されるような厚みである、請求項１に記載のチップ・パッケージ（２０）。
3. 前記第１及び／又は第２の金属インタコネクト（２８）は柱状インタコネクト（３８）を含んでいる、請求項２に記載のチップ・パッケージ（２０）。
4. 前記第１のポリイミド軟質層（２２）は、前記電子チップ（１０）を支持するように構成されている自立型フィルムを含んでいる、請求項１乃至３のいずれかに記載のチップ・パッケージ（２０）。
5. 前記第１及び／又は第２の接着剤層（２３）の組成は、エポキシ系誘電材料と、エポキシ樹脂と、光酸発生剤と、酸化防止剤と、前記光酸発生剤に対応する常温触媒とを含んでいる、請求項１乃至４のいずれかに記載のチップ・パッケージ（２０）。
6. 前記第１及び／又は第２の接着剤層（２３）の前記厚みは１２マイクロメートル〜２５マイクロメートルの範囲にある、請求項１乃至５のいずれかに記載のチップ・パッケージ（２０）。
7. 前記複数の第１及び／又は第２のビア（２４）の各々の径は４５マイクロメートル未満である、請求項１乃至６のいずれかに記載のチップ・パッケージ（２０）。
8. 前記第１及び／又は第２の被覆パッド（３１）の厚みは前記第１及び／又は第２の底面（３４）及び前記第１及び第２の側壁（３６）の厚みよりも大きい、請求項７に記載のチップ・パッケージ（２０）。
9. 前記複数の第１及び／又は第２の金属インタコネクト（２８）は、電気めっき法により前記第１及び／又は第２のポリイミド軟質層（２２）の上に形成される、請求項１乃至８のいずれかに記載のチップ・パッケージ（２０）。
10. 前記電子チップ（１０）は、伏せた配向で前記第１の接着剤層（２３）を介して前記第１のポリイミド軟質層（２２）に接着される、請求項１乃至９のいずれかに記載のチップ・パッケージ（２０）。