JP3531573B2 - 積層型セラミック電子部品およびその製造方法ならびに電子装置 - Google Patents

積層型セラミック電子部品およびその製造方法ならびに電子装置

Info

Publication number
JP3531573B2
JP3531573B2 JP2000075487A JP2000075487A JP3531573B2 JP 3531573 B2 JP3531573 B2 JP 3531573B2 JP 2000075487 A JP2000075487 A JP 2000075487A JP 2000075487 A JP2000075487 A JP 2000075487A JP 3531573 B2 JP3531573 B2 JP 3531573B2
Authority
JP
Japan
Prior art keywords
terminal
electronic component
face
conductive paste
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000075487A
Other languages
English (en)
Other versions
JP2001267453A (ja
Inventor
範夫 酒井
功 加藤
和弘 伊勢坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000075487A priority Critical patent/JP3531573B2/ja
Priority to US09/784,904 priority patent/US6509531B2/en
Priority to DE10111438A priority patent/DE10111438A1/de
Priority to CNB011118989A priority patent/CN1236658C/zh
Publication of JP2001267453A publication Critical patent/JP2001267453A/ja
Priority to US10/242,424 priority patent/US6860006B2/en
Application granted granted Critical
Publication of JP3531573B2 publication Critical patent/JP3531573B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、積層型セラミッ
ク電子部品およびその製造方法、ならびにこのような積
層型セラミック電子部品を備える電子装置に関するもの
で、特に、積層型セラミック電子部品における端子構造
の改良に関するものである。
【０００２】
【従来の技術】この発明にとって興味ある積層型セラミ
ック電子部品は、多層セラミック基板とも呼ばれるもの
で、複数のセラミック層をもって構成される積層構造を
有する積層体を備えている。
【０００３】この積層体の内部には、コンデンサ、イン
ダクタおよび／または抵抗のような受動素子をもって所
望の回路を構成するように配線導体が設けられる。ま
た、積層体の外部には、半導体ＩＣチップのような能動
素子や、必要に応じて受動素子の一部が搭載される。
【０００４】また、上述のように複合化された積層型セ
ラミック電子部品は、適宜の配線基板上に実装され、所
望の電子装置を構成するように用いられる。
【０００５】このような積層型セラミック電子部品は、
たとえば、移動体通信端末機器の分野において、ＬＣＲ
複合化高周波部品として用いられたり、コンピュータの
分野において、半導体ＩＣチップのような能動素子とコ
ンデンサやインダクタや抵抗のような受動素子とを複合
化した部品として、あるいは単なる半導体ＩＣパッケー
ジとして用いられたりしている。
【０００６】より具体的には、積層型セラミック電子部
品は、ＰＡモジュール基板、ＲＦダイオードスイッチ、
フィルタ、チップアンテナ、各種パッケージ部品、複合
デバイス等の種々の電子部品を構成するために広く用い
られている。
【０００７】図９は、従来の積層型セラミック電子部品
を図解的に示す断面図である。
【０００８】図９に示した積層型セラミック電子部品１
は、積層された複数のセラミック層２をもって構成され
る積層体３を備えている。また、積層体３には、セラミ
ック層２の特定のものに関連して設けられる配線導体を
備えている。
【０００９】上述した配線導体としては、積層体３の積
層方向における第１の端面４上に位置されるいくつかの
第１の端子５、積層体３の第１の端面４とは逆の第２の
端面６上に位置されるいくつかの第２の端子７、セラミ
ック層２の間の特定の界面に沿って形成されるいくつか
の内部導体膜８、および特定のセラミック層２を貫通す
るように形成されるいくつかのビアホール導体９等があ
る。
【００１０】上述した第１の端子５は、図示しない配線
基板への接続のために用いられるものであるが、この配
線基板との接合強度を向上させるため、導電性ペースト
を印刷することによって形成された導体膜によって構成
される。
【００１１】第２の端子７は、図示しない搭載部品への
接続のために用いられるものであり、この搭載部品との
接合強度を向上させるため、第１の端子５の場合と同
様、導電性ペーストを印刷することによって形成された
導体膜によって構成される。
【００１２】図１０は、図９に示した積層型セラミック
電子部品１の製造方法に含まれる典型的な工程を順次示
している。
【００１３】まず、図１０（１）に示すように、たとえ
ばポリエチレンテレフタレートからなる厚み５０〜１０
０μｍのキャリアフィルム１０上で、セラミック層２と
なるべきセラミックグリーンシート１１が成形される。
これによって、キャリアフィルム１０によってセラミッ
クグリーンシート１１が裏打ちされた複合シート１２が
得られる。
【００１４】以後の工程であって、セラミックグリーン
シート１１が積層されるまでの工程を進めるにあたって
は、セラミックグリーンシート１１は、複合シート１２
の状態で取り扱われる。
【００１５】このようにキャリアフィルム１０によって
裏打ちされた状態でセラミックグリーンシート１１を取
り扱うのは、セラミックグリーンシート１１は、強度が
極めて低く、軟らかく、もろいため、それを単独で取り
扱うことが極めて困難であるためである。セラミックグ
リーンシート１１を複合シート１２の状態で取り扱うこ
とによって、取り扱いを用意にするとともに、各工程で
のセラミックグリーンシート１１の位置合わせを容易に
し、また、後で実施される導電性ペーストの乾燥時に、
セラミックグリーンシート１１が不所望に収縮したり、
波打ったりすることを防止することができる。
【００１６】次に、図１０（２）に示すように、ビアホ
ール導体９を形成するためのいくつかの貫通孔１３が複
合シート１２に設けられる。なお、貫通孔１３は、キャ
リアフィルム１０を貫通せず、セラミックグリーンシー
ト１１にのみ設けるようにしてもよい。
【００１７】次に、図１０（３）に示すように、貫通孔
１３内に導電性ペーストを充填することによって、ビア
ホール導体９となるべき導電性ペースト体１４が形成さ
れるとともに、セラミックグリーンシート１１の外側に
向く主面上に導電性ペーストを付与することによって、
第２の端子７または内部導体膜８となるべき導電性ペー
スト膜１５が形成される。これら導電性ペースト体１４
および導電性ペースト膜１５は、次いで、乾燥される。
【００１８】次に、図１０（４）に示すように、キャリ
アフィルム１０をセラミックグリーンシート１１から剥
離してから、複数のセラミックグリーンシート１１が積
層されることによって、積層体３の生の状態のもの、す
なわち生の積層体１６が作製される。
【００１９】なお、キャリアフィルム１０の剥離は、上
述のように、セラミックグリーンシート１１を積層する
前の段階で行なってもよいが、キャリアフィルム１０が
上側に位置するように複合シート１２の状態のままセラ
ミックグリーンシート１１を積層し、１つのセラミック
グリーンシート１１の積層を終える毎にキャリアフィル
ム１０を剥離するようにしてもよい。
【００２０】次に、図１０（５）に示すように、第１の
端子５となるべき導電性ペースト膜１７が、生の積層体
１６の一方端面上に導電性ペーストを印刷することによ
って形成される。この導電性ペースト膜１７は、次いで
乾燥される。
【００２１】なお、生の積層体１６を得た後で形成され
る導電性ペースト膜１７は、上述のように、第１の端子
５のためのものではなく、第２の端子７のためのもので
あってもよい。この場合、第１の端子５のための導電性
ペースト膜は、図１０（３）に示した工程において形成
される導電性ペースト膜１５によって与えられる。
【００２２】次に、図１０（５）に示した状態にある生
の積層体１６は、積層方向にプレスされた後、焼成され
る。これによって、図９に示すような積層型セラミック
電子部品１が得られる。
【００２３】なお、第１および第２の端子５および７と
なる導体膜に対しては、必要に応じて、たとえば、ニッ
ケルめっきが施され、さらにその上に、金、錫または半
田めっきが施される。
【００２４】この積層型セラミック電子部品１は、図示
しないが、第１の端面４に対向するように配置された配
線基板上に、第１の端子５を構成する導体膜を介して電
気的に接続された状態で実装される。また、同じく図示
しないが、第２の端面６上には、搭載部品が搭載され、
この搭載部品は、第２の端子７を構成する導体膜に電気
的に接続された状態とされる。
【００２５】
【発明が解決しようとする課題】図１０に示すような積
層型セラミック電子部品１の製造方法によれば、生の積
層体１６を得た後に、再び導電性ペーストの印刷および
乾燥工程を実施して、図１０（５）に示すような導電性
ペースト膜１７を形成しなければならない。したがっ
て、まず、このような別段階での印刷および乾燥工程
は、生産性の低下につながるという問題を招く。
【００２６】なお、図１０（４）に示した状態にある生
の積層体１６を焼成した後、導電性ペースト膜１７を印
刷し、次いで乾燥した後、再び焼成する、といった工程
を採用することも考えられるが、この場合においても、
上述した場合と同様、生産性の低下をもたらすことにな
る。
【００２７】また、導電性ペースト膜１７の印刷には、
通常、スクリーン印刷が適用されるが、このスクリーン
印刷における精度に対する信頼性は、それほど高くな
い。そのため、導電性ペースト膜１７を形成し損なった
り、その位置がずれたり、そのパターンがにじんだり、
その厚みがばらついたりする、といった不良が発生する
ことがある。
【００２８】このような場合、複数の積層型セラミック
電子部品１を後で分割することによって取り出すことが
予定された、生の積層体１６に相当する部分を集合させ
たマザー積層体の状態で処理されるときには、得られた
積層型セラミック電子部品１のすべてが不良になること
さえある。
【００２９】また、焼成後において導電性ペースト膜１
７を形成する場合には、上述のような不良が生じたとき
に、この導電性ペースト膜１７を除去し、再び印刷工程
を実施することも可能であるが、焼成前の状態で導電性
ペースト膜１７を印刷する場合には、上述のような不良
が生じたとき、これを修復することは到底不可能であ
る。
【００３０】また、生の積層体１６をプレスする工程や
焼成する工程において、セラミックグリーンシート１１
またはセラミック層２の主面方向に関して歪みが生じや
すい。そのため、前述したようなマザーの状態で導電性
ペースト膜１７のための印刷を行なうとき、この歪みが
原因となって、導電性ペースト膜１７の印刷位置がずれ
てしまうことがある。
【００３１】また、生の積層体１６をプレスする工程を
終えたとき、生の積層体１６または焼結後の積層体３に
おいて撓みが生じることがある。そのため、導電性ペー
スト膜１７を印刷すべき面が平坦でなくなり、その結
果、印刷精度が低下してしまうこともある。
【００３２】また、積層型セラミック電子部品１の第２
の端面６上に搭載される搭載部品の小型化が進んでい
る。そのため、表面実装部品のような面状の端子電極を
備える搭載部品にあっては、端子電極の平面寸法がたと
えば０．６ｍｍ×０．３ｍｍにまで小さくされ、また、
たとえば半導体ＩＣチップのようにバンプ電極を備える
搭載部品にあっては、バンプ電極の寸法がたとえば直径
７０μｍ程度であり、配列ピッチも１５０μｍ程度にま
で小さくなっている。そのため、第２の端子７となるべ
き導体膜は微小でなければならず、スクリーン印刷によ
って高精度に形成することが困難になりつつある。
【００３３】また、半導体ＩＣチップのようにワイヤボ
ンディングによって電気的に接続される電子部品も、搭
載部品として適用される。この場合、ボンディングワイ
ヤの直径は２０μｍ程度であり、ワイヤボンディングに
必要なパッド部の幅は８０μｍ程度になってきている。
これに対して、スクリーン印刷によって形成された導体
膜をパッド部とする場合、この導体膜の断面を見たと
き、導電性ペーストの表面張力によってエッジ部におい
て約２０〜３０μｍ程度の幅で傾斜部が形成されてしま
うので、幅８０μｍのパッド部での平坦な部分の面積が
狭くなってしまう。そのため、ボンディングワイヤの接
合不良が発生しやすい。
【００３４】そこで、この発明の目的は、上述したよう
な問題を解決し得る、積層型セラミック電子部品および
その製造方法、ならびに積層型セラミック電子部品を用
いて構成される電子装置を提供しようとすることであ
る。
【００３５】
【課題を解決するための手段】この発明は、積層された
複数のセラミック層をもって構成される積層体を備え、
セラミック層の特定のものに関連して配線導体が設けら
れ、この配線導体は、配線基板への接続のために積層体
の積層方向における第１の端面上に位置される第１の端
子と、搭載部品への接続のために積層体の第１の端面と
は逆の第２の端面上に位置される第２の端子と、積層体
の内部での配線のための配線用ビアホール導体とを含
む、積層型セラミック電子部品にまず向けられるもので
あって、上述した技術的課題を解決するため、第１の端
子は、第１の端面上に形成される導体膜によって構成さ
れるが、第２の端子は、積層体の内部から第２の端面に
まで延びる端子用ビアホール導体の露出する端面によっ
て構成され、この端子用ビアホール導体は、前述の配線
用ビアホール導体より小さい断面寸法を有し、さらに、
前述の搭載部品は、ワイヤボンディングによって電気的
に接続される電子部品を含み、端子用ビアホール導体の
端面に対してボンディングワイヤを介して電気的に接続
されることを特徴としている。
【００３６】この発明に係る積層型セラミック電子部品
において、端子用ビアホール導体の露出する端面は、平
坦でありかつ第２の端面と実質的に同一面上にあること
が好ましい。
【００３７】
【００３８】
【００３９】搭載部品が、バンプ電極を備える電子部品
を含む場合、端子用ビアホール導体の端面に対してバン
プ電極を介して接合されてもよい。
【００４０】また、この発明に係る積層型セラミック電
子部品は、第１の端面に沿って開口を位置させているキ
ャビティを有していてもよい。
【００４１】この発明は、また、上述したような積層型
セラミック電子部品を製造する方法にも向けられる。
【００４２】この発明に係る積層型セラミック電子部品
の製造方法は、たとえばキャリアフィルム上でセラミッ
クグリーンシートを成形するなどして、キャリアフィル
ムによってセラミックグリーンシートが裏打ちされた複
合シートを得る工程と、複合シートにおける少なくとも
セラミックグリーンシートを貫通するように貫通孔を設
ける工程と、貫通孔内に導電性ペーストを充填すること
によって導電性ペースト体を形成する工程と、複合シー
トにおけるセラミックグリーンシートの外側に向く主面
上に導電性ペーストを付与することによって導電性ペー
スト膜を形成する工程と、キャリアフィルムをセラミッ
クグリーンシートから剥離する工程と、複数のセラミッ
クグリーンシートを積層することによって積層体の生の
状態のものを作製する工程と、生の積層体を焼成する工
程とを備え、導電性ペースト膜の少なくとも一部が第１
の端子を構成する導体膜を形成し、導電性ペースト体の
少なくとも一部が端子用ビアホール導体を形成するもの
であり、さらに、搭載部品を、端子用ビアホール導体の
端面に対してワイヤボンディングによって電気的に接続
する工程を備えることを特徴としている。
【００４３】この発明は、さらに、上述したような積層
型セラミック電子部品をもって構成される電子装置にも
向けられる。
【００４４】この発明に係る電子装置は、積層型セラミ
ック電子部品と、その積層体の第１の端面に対向するよ
うに配置されかつ第１の端子を構成する導体膜を介して
電気的に接続された状態で積層型セラミック電子部品を
実装する配線基板と、端子用ビアホール導体の端面に対
してワイヤボンディングによって電気的に接続された状
態で積層体の第２の端面上に搭載された搭載部品とを備
えることを特徴としている。
【００４５】
【発明の実施の形態】図１は、この発明の範囲外のもの
であるが、この発明にとって興味ある構造を有する積層
型セラミック電子部品２１を図解的に示す断面図であ
る。
【００４６】積層型セラミック電子部品２１は、積層さ
れた複数のセラミック層２２をもって構成される積層体
２３を備えている。この積層体２３において、セラミッ
ク層２２の特定のものに関連して種々の配線導体が設け
られている。
【００４７】上述した配線導体としては、積層体２３の
積層方向における第１の端面２４上に位置されるいくつ
かの第１の端子２５、積層体２３の第１の端面２４とは
逆の第２の端面２６上に位置されるいくつかの第２の端
子２７、セラミック層２２の間の特定の界面に沿って形
成されるいくつかの内部導体膜２８、ならびに特定のセ
ラミック層２２を貫通するように形成されるいくつかの
ビアホール導体２９および３０等がある。
【００４８】上述した第１の端子２５は、第１の端面２
４上に形成される導体膜によって構成され、想像線で示
す配線基板３１への接続のために用いられる。すなわ
ち、配線基板３１は、第１の端面２４に対向するように
配置され、積層型セラミック電子部品２１は、第１の端
子２５を構成する導体膜を介して電気的に接続された状
態で、配線基板３１上に実装される。
【００４９】第２の端子２７は、積層体２３の内部から
第２の端面２６にまで延びるビアホール導体３０の露出
する端面によって構成される。この端子用ビアホール導
体３０は、積層体２３の内部での配線のための配線用ビ
アホール導体２９より大きい断面寸法を有している。第
２の端子２７は、第２の端面２６上に搭載される搭載部
品への接続のために用いられる。
【００５０】上述した搭載部品として、この実施形態で
は、たとえば表面実装部品のように面状の端子電極３２
を備える電子部品３３が適用される。
【００５１】このような電子部品３３として種々の寸法
のものが実用化されているが、たとえば、その平面寸法
が１．０ｍｍ×０．５ｍｍのものにあっては、端子電極
３２の平面寸法は０．２５ｍｍ×０．５ｍｍ程度である
ので、この端子電極３２の寸法と同程度の寸法、すなわ
ち直径０．４ｍｍとなるように端子用ビアホール導体３
０の断面寸法が選ばれる。また、電子部品３３の平面寸
法が０．６ｍｍ×０．３ｍｍのものでは、端子電極３２
の平面寸法は０．１５ｍｍ×０．３ｍｍ程度となるの
で、端子用ビアホール導体３０の断面寸法は直径０．３
ｍｍ程度に選ばれる。
【００５２】なお、端子用ビアホール導体３０の断面形
状は、円形でなくてもよい。たとえば、四角形等の他の
形状であってもよい。
【００５３】電子部品３３は、第２の端子２７としての
端子用ビアホール導体３０の端面に対して端子電極３２
を面対向させた状態で、端子電極３２をたとえば半田ま
たは導電性接着剤３４によって端子用ビアホール導体３
０の露出する端面に接合することによって、積層型セラ
ミック電子部品２１上に搭載される。
【００５４】上述した電子部品３３の接合工程におい
て、電子部品３３が不所望に傾く、いわゆるツームスト
ーン現象を防止するためには、端子用ビアホール導体３
０の端面は平坦でありかつ第２の端面２６と実質的に同
一面上にあることが好ましい。端子用ビアホール導体３
０において、このように、平坦でありかつ第２の端面２
６と実質的に同一面上にある端面を得るため、たとえ
ば、後述する焼成工程において、セラミック層２２と端
子用ビアホール導体３０との各収縮挙動を合わせること
が行なわれる。
【００５５】他方、配線用ビアホール導体２９にあって
は、その直径が５０〜１５０μｍ程度となるような断面
寸法に選ばれる。このように、配線用ビアホール導体２
９の断面寸法を比較的小さくするのは、次のような理由
による。
【００５６】すなわち、積層型セラミック電子部品２１
の小型化かつ配線の高密度化を図るためには、配線用ビ
アホール導体２９間の間隔を０．１〜０．５ｍｍ程度に
まで小さくする必要がある。他方、焼成工程において、
セラミック層２２の部分と配線用ビアホール導体２９の
部分との間での焼成収縮開始温度や収縮率が異なる。そ
のため、配線用ビアホール導体２９の断面寸法を大きく
しながら、配線用ビアホール導体２９間の間隔を小さく
すると、配線用ビアホール導体２９間の部分でセラミッ
ク層２２にクラックが入るという致命的な不良を招くこ
とがある。このようなことから、配線用ビアホール導体
２９の断面寸法は大きくしない方が好ましい。
【００５７】金属ケース３５も、搭載部品として、積層
体２３の第２の端面２６上に搭載される。金属ケース３
５は、電子部品３３を覆うように、第２の端面２６上に
被せられる。そして、金属ケース３５は、その端縁を第
２の端子２７としての端子用ビアホール導体３０の端面
に対して面対向させた状態で半田付け等によって接合さ
れる。
【００５８】なお、金属ケース３５に接合される端子用
ビアホール導体３０であって、積層体２３の内部の配線
導体との電気的接続が不要なものについては、図１にお
いて右端に図示した端子用ビアホール導体３０のよう
に、他の配線導体と接続されない状態で設けられてもよ
い。
【００５９】図２は、図１に示した積層型セラミック電
子部品２１の製造方法に含まれる典型的な工程を順次図
解的に示す断面図である。
【００６０】図２（１）に示すように、キャリアフィル
ム３６上で、セラミック層２２となるべきセラミックグ
リーンシート３７が成形される。これによって、セラミ
ックグリーンシート３７がキャリアフィルム３６によっ
て裏打ちされた複合シート３８が得られる。キャリアフ
ィルム３６は、図１０を参照して前述した従来の場合と
同様、たとえば、ポリエチレンテレフタレートからな
り、５０〜１００μｍの厚みを有する。
【００６１】セラミックグリーンシート３７は、これを
積層する工程まで、複合シート３８の状態で取り扱われ
る。その理由は、図１０を参照して前述した従来の場合
と同様、強度が極めて低く、軟らかく、もろいセラミッ
クグリーンシート３７を補強し、その取り扱いや各工程
での位置合わせを容易にし、また内部導体膜２８やビア
ホール導体２９および３０のための導電性ペーストの乾
燥時に収縮したり波打ったりすることを防止するためで
ある。
【００６２】次に、図２（２）に示すように、複合シー
ト３８に貫通孔３９がドリル、パンチまたはレーザ等を
適用して設けられる。貫通孔３９は、ビアホール導体２
９または３０を形成するためのものであり、その大きさ
は、配線用ビアホール導体２９および端子用ビアホール
導体３０の各々の断面寸法に適合するように選ばれる。
【００６３】なお、図２（２）に示した工程において、
貫通孔３９は、セラミックグリーンシート３７にのみ設
けるようにしてもよい。
【００６４】次に、たとえばＡｇ、Ａｇ／Ｐｄ、Ａｇ／
Ｐｔ、Ｃｕ、ＣｕＯまたはＮｉ等を主成分とする導電性
ペーストが用意される。そして、図２（３）に示すよう
に、貫通孔３９に、この導電性ペーストが充填され乾燥
される。これによって、各貫通孔３９内に導電性ペース
ト体４０が形成される。
【００６５】また、同じく図２（３）に示すように、複
合シート３８におけるセラミックグリーンシート３７の
外側に向く主面上に、導電性ペーストを所望のパターン
で付与し乾燥することによって、導電性ペースト膜４１
が形成される。導電性ペースト膜４１は、得られた積層
型セラミック電子部品２１において、第１の端子２５を
構成する導体膜となったり、内部導体膜２８となったり
するものである。
【００６６】上述した導電性ペースト体４０および導電
性ペースト膜４１の各形成には、スクリーン印刷等の印
刷が適用されるが、いずれを先に形成してもよく、ま
た、これらを同時に形成してもよい。
【００６７】また、上述した導電性ペースト体４０およ
び導電性ペースト膜４１の形成のための導電性ペースト
の付与の後の乾燥において、セラミックグリーンシート
３７は収縮するが、この収縮のばらつきは、セラミック
グリーンシート３７単独の場合には±０．１５％程度生
じるが、キャリアフィルム３６によって裏打ちされたセ
ラミックグリーンシート３７にあっては、収縮のばらつ
きを±０．０２％以下に抑えることができる。
【００６８】なお、セラミックグリーンシート３７が、
後で分割することにより複数の積層体２３を得るための
ものである場合、セラミックグリーンシート３７の寸法
は、通常、１００ｍｍ×１００ｍｍ以上である。セラミ
ックグリーンシート３７の寸法が１００ｍｍ×１００ｍ
ｍであるとしたとき、キャリアフィルム３６によって裏
打ちされていない場合には、上述のように、±０．１５
％程度の収縮ばらつきが生じるとすれば、約±１５０μ
ｍに相当するが、キャリアフィルム３６によって裏打ち
されている場合には、上述した±０．０２％以下の収縮
ばらつきは、±２０μｍ以下となり、このことから、キ
ャリアフィルム３６による裏打ちの効果が大きいことが
確認される。後述するセラミックグリーンシート３７の
積層工程において、高精度の積層を行なうためには、収
縮のばらつきが±３０μｍ以下であることが必要とされ
ているが、上述した±２０μｍ以下は、この条件を十分
に満足するものである。
【００６９】次に、図２（４）に示すように、キャリア
フィルム３６をセラミックグリーンシート３７から剥離
するとともに、複数のセラミックグリーンシート３７を
積層することによって、積層体２３の生の状態のもの、
すなわち生の積層体４２が作製される。
【００７０】上述した生の積層体４２を作製するため、
典型的には、図３、図４および図５にそれぞれ示した積
層方法のいずれかを採用することができる。
【００７１】図３に示した積層方法では、セラミックグ
リーンシート３７を真空吸引に基づいて保持しながら、
キャリアフィルム３６を剥離した後、容器状の金型４３
内でセラミックグリーンシート３７を積み重ねることが
行なわれる。セラミックグリーンシート３７は、金型４
３内で単に積み重ねられるにすぎないが、金型４３とセ
ラミックグリーンシート３７との間のクリアランスが約
５０μｍ程度と小さく設定されており、そのため、セラ
ミックグリーンシート３７が金型４３内で大きくずれる
ことはない。
【００７２】図４に示した積層方法では、上述した積層
方法の場合と同様、セラミックグリーンシート３７を真
空吸引に基づいて保持しながら、キャリアフィルム３６
が剥離される。次いで、金属または樹脂からなる台板４
４上で、セラミックグリーンシート３７を積み重ねるこ
とが行なわれる。このセラミックグリーンシート３７の
積み重ね時において、１枚のセラミックグリーンシート
３７を積み重ねる毎に、熱および圧力が付与され、セラ
ミックグリーンシート３７内に含まれるバインダおよび
可塑剤による接合力を利用して、セラミックグリーンシ
ート３７は互いに仮圧着される。
【００７３】図５に示した積層方法では、金属または樹
脂からなる台板４５上で、セラミックグリーンシート３
７が積み重ねられるが、このとき、キャリアフィルム３
６を上側に向けた状態とし、キャリアフィルム３６を介
して熱および圧力を付与することによって、セラミック
グリーンシート３７内に含まれるバインダおよび可塑剤
による接合力を利用して、セラミックグリーンシート３
７同士を仮圧着し、その後、キャリアフィルム３６を剥
離することを、１枚のセラミックグリーンシート３７を
積み重ねる毎に繰り返す。
【００７４】上述したいずれかの積層方法を実施して得
られた生の積層体４２は、図２（４）に示すように、そ
の積層方向の一方端面上には、第１の端子２５を構成す
る導体膜のための導電性ペースト膜４１が形成されてお
り、また、その他方端面には、第２の端子２７となる導
電性ペースト体４０の端面が露出した構造を有してい
る。
【００７５】次に、生の積層体４２は、積層方向にプレ
スされる。これによって、セラミックグリーンシート３
７が互いに圧着されるとともに、第２の端子２７となる
導電性ペースト体４０の露出した端面において、良好な
平坦性が付与される。
【００７６】次に、生の積層体４２は、焼成工程に付さ
れる。これによって、図２（５）に示すような焼結後の
積層体２３が得られる。このとき、第２の端子２７とな
る導電性ペースト体４０の収縮挙動がセラミックグリー
ンシート３７の収縮挙動とできるだけ合うようにされ
る。
【００７７】上述のように焼結後の積層体２３を得た
後、必要に応じて、積層体２３の第２の端面２６上に
は、印刷抵抗が形成され、また、絶縁層が形成される。
また、必要に応じて、第１の端子２５を構成する導体膜
および端子用ビアホール導体３０の露出する端面上に、
たとえば、ニッケルめっきが施され、さらにその上に、
金、錫または半田めっきが施される。
【００７８】図２（５）に示した積層体２３は、図１に
示した積層体２３の姿勢とは上下逆に図示されている。
【００７９】次に、図１に示すように、積層体２３の第
２の端面２６上に電子部品３３が実装され、かつ金属ケ
ース３５が装着される。なお、金属ケース３５内に樹脂
が充填され、それによって電子部品３３が封止されても
よい。
【００８０】図６は、この発明の一実施形態による積層
型セラミック電子部品４６を図解的に示す断面図であ
る。図６において、図１に示した要素に相当する要素に
は同様の参照符号を付し、重複する説明は省略する。こ
の積層型セラミック電子部品４６を製造する場合にも、
図２ないし図５を参照して説明した方法と実質的に同じ
方法を適用することができる。
【００８１】図６に示した積層型セラミック電子部品４
６に備える積層体４７は、端子用ビアホール導体４８に
特徴がある。すなわち、端子用ビアホール導体４８は、
配線用ビアホール導体２９より小さい断面寸法を有して
いる。
【００８２】この実施形態では、積層体４７の第２の端
面２６上に搭載される搭載部品として、バンプ電極４９
を備える電子部品５０が適用される。電子部品５０は、
第２の端子２７としての端子用ビアホール導体４８の端
面に対してバンプ電極４９を介して接合される。
【００８３】バンプ電極４９は、たとえば半田または金
から構成されるものであるが、その直径は５０〜１００
μｍであり、前述したように、配線用ビアホール導体２
９の直径である５０〜１５０μｍより概して小さい。そ
のため、このようなバンプ電極４９を介しての接合を適
用するにあたっては、端子用ビアホール導体４８の断面
寸法は配線用ビアホール導体２９の断面寸法より小さく
選ばれることが好ましく、これによって、配線の高密度
化を図ることが可能になる。
【００８４】なお、この実施形態においても、端子用ビ
アホール導体４８の断面形状は、円形に限らず、たとえ
ば四角形であってもよい。
【００８５】また、この実施形態では、バンプ電極４９
による接合部が樹脂５１によって封止されている。
【００８６】図７は、この発明の他の実施形態による積
層型セラミック電子部品５２を図解的に示す断面図であ
る。図７において、図１または図６に示す要素に相当す
る要素には同様の参照符号を付し、重複する説明は省略
する。この積層型セラミック電子部品５２を製造する場
合にも、図２ないし図５を参照して説明した方法と実質
的に同じ方法を適用することができる。
【００８７】図７に示した積層型セラミック電子部品５
２に備える積層体５３は、図６に示した実施形態の場合
と同様、配線用ビアホール導体２９より小さい断面寸法
を有する端子用ビアホール導体５４を備えることを特徴
としている。
【００８８】この実施形態では、積層体５３の第２の端
面２６上に搭載される搭載部品として、ワイヤボンディ
ングによって電気的に接続される電子部品５５が適用さ
れる。電子部品５５は、第２の端子２７としての端子用
ビアホール導体５４の端面に対してボンディングワイヤ
５６を介して電気的に接続される。
【００８９】ボンディングワイヤ５６は、金、アルミニ
ウムまたは銅からなるものであるが、直径２０〜３０μ
ｍ程度であり、そのため、端子用ビアホール導体５４の
断面寸法は、配線用ビアホール導体の直径５０〜１５０
μｍ程度といった断面寸法より小さい方が、配線の高密
度化を図り得る点で好ましい。
【００９０】なお、この実施形態においても、端子用ビ
アホール導体５４の断面形状は、円形に限らず、たとえ
ば四角形であってもよい。
【００９１】図６に示した実施形態のように、バンプ電
極４９を介しての接続が適用される場合、また、図７に
示した実施形態のように、ボンディングワイヤ５６を介
しての接続が適用される場合には、端子用ビアホール導
体４８または５４の端面において、平坦性が要求され、
第２の端面２６との間でたとえば２０μｍ以下といった
共面性が要求される。このような平坦性および共面性を
より容易に得るためには、端子用ビアホール導体４８お
よび５４の断面寸法を小さくする方が良い。この点から
も、図６および図７に示した各実施形態では、端子用ビ
アホール導体４８および５４の各断面寸法が小さい方が
好ましいと言える。
【００９２】図８は、この発明の範囲外のものである
が、この発明にとって興味ある構造を有する他の積層型
セラミック電子部品５７を図解的に断面図で示してい
る。図８において、図１に示した要素に相当する要素に
は同様の参照符号を付し、重複する説明は省略する。
【００９３】図８に示した積層型セラミック電子部品５
７に備える積層体５８は、第１の端面２４に沿って開口
５９を位置させているキャビティ６０を有している。キ
ャビティ６０内には段部６１が設けられ、この段部６１
の開口５９側に向く面には、パッド電極６２が形成され
ている。
【００９４】キャビティ６０内には、たとえば半導体Ｉ
Ｃチップのような電子部品６３が収容され、この電子部
品６３は、パッド電極６２に対してボンディングワイヤ
６４を介して電気的に接続される。
【００９５】キャビティ６０内には、樹脂６５が充填さ
れ、それによって、電子部品６３が封止されてもよく、
また、図示しないが、電子部品６３にケースが被せられ
てもよい。
【００９６】他方、積層体５８の第２の端面２６上に
は、端子電極６６を備える電子部品６７が搭載される。
この電子部品６７の端子電極６６は、半田６８を介し
て、第２の端子２７としての端子用ビアホール導体３０
の端面に接合される。
【００９７】上述した電子部品６７は、図８において破
線で示すように、ケース６９によって覆われても、図示
しないが、樹脂によって封止されてもよい。
【００９８】図８に示した構造によれば、搭載部品のた
めの電気的接続に供される積層体５８上の端子の使い分
けが可能になる。たとえば、ボンディングワイヤ６４に
よる接合においては、端子用ビアホール導体３０の端面
よりも、たとえば印刷によって形成されたパッド電極６
２の方が適している場合には、パッド電極６２に対して
ワイヤボンディングが適用され、他方、半田６８による
接合は、パッド電極６２より端子用ビアホール導体３０
の端面の方が適している場合には、端子用ビアホール導
体３０の端面に半田付けによる接合が適用される。
【００９９】
【発明の効果】以上のように、この発明に係る積層型セ
ラミック電子部品によれば、配線基板への接続のために
積層体の第１の端面上に位置される第１の端子が、第１
の端面上に形成される導体膜によって構成されるが、搭
載部品への接続のために積層体の第２の端面上に位置さ
れる第２の端子が、積層体の内部から第２の端面にまで
延びる端子用ビアホール導体の露出する端面によって構
成される。
【０１００】したがって、このような積層型セラミック
電子部品に備える積層体を得るための生の積層体を作製
するにあたっては、生の積層体を構成するセラミックグ
リーンシートに貫通孔を設け、貫通孔内に導電性ペース
トを充填することによって、ビアホール導体となる導電
性ペースト体を形成するとともに、セラミックグリーン
シートの単に一方主面上に導電性ペーストを付与するこ
とによって、導体膜となる導電性ペースト膜を形成して
おけばよい。
【０１０１】上述のことから、セラミックグリーンシー
トは、積層される段階まで、キャリアフィルムによって
裏打ちされた状態で取り扱うことができ、このキャリア
フィルムによって裏打ちされた状態のまま、上述のよう
な貫通孔の形成、ならびに導電性ペースト体および導電
性ペースト膜の形成のための導電性ペーストの付与を行
なうことができる。
【０１０２】そのため、このような導電性ペーストの付
与のためのたとえば印刷は、高い精度をもって実施する
ことができ、積層型セラミック電子部品の小型化かつ配
線の高密度化を有利に図ることが可能になる。
【０１０３】また、生の積層体を得た後、あるいは生の
積層体を焼成した後での印刷工程が不要となり、したが
って、このような印刷工程において生じ得る不良に遭遇
することがないので、歩留まりが向上するとともに、コ
ストダウンを図ることができる。
【０１０４】また、搭載部品への接続のための第２の端
子は、端子用ビアホール導体の露出する端面によって構
成されるので、小径化することが容易であり、応じて、
第２の端子の配列ピッチを狭めることが容易であり、こ
の点においても、積層型セラミック電子部品の小型化か
つ配線の高密度化にとって有利である。
【０１０５】この発明において、端子用ビアホール導体
の露出する端面が平坦でありかつこの端面を位置させる
積層体の第２の端面と実質的に同一面上にあるとき、こ
の第２の端面上に表面実装によって搭載される電子部品
の不所望な傾きを防止することができるとともに、特
に、ワイヤボンディングやバンプ接続に適した端子とす
ることができる。
【０１０６】
【０１０７】
【０１０８】この発明によれば、また、端子用ビアホー
ル導体が配線用ビアホール導体より小さい断面寸法を有
しているので、搭載部品の実装密度をより高めるのに有
利であるとともに、バンプ電極を備える電子部品やワイ
ヤボンディングによって電気的に接続される電子部品を
搭載するのにより適した構造を与えることができる。
【０１０９】また、この発明に係る積層型セラミック電
子部品の積層体の第１の端面に沿って開口を位置させて
いるキャビティが設けられていると、ここに電子部品を
収容することが可能となり、積層型セラミック電子部品
のさらなる小型化かつ多機能化を図ることができる。
【０１１０】また、この発明に係る積層型セラミック電
子部品が電子装置に適用されたときには、積層型セラミ
ック電子部品が有する小型化かつ配線の高密度化を可能
とする効果が、電子装置に対しても反映され、電子装置
の小型化かつ多機能化を図ることができる。
【図面の簡単な説明】
【図１】この発明の範囲外のものであるが、この発明に
とって興味ある構造を有する積層型セラミック電子部品
２１を図解的に示す断面図である。
【図２】図１に示した積層型セラミック電子部品２１の
製造方法に含まれる典型的な工程を順次図解的に示す断
面図である。
【図３】図２（４）に示した生の積層体４２を得るため
に採用される第１の積層方法を説明するための断面図で
ある。
【図４】図２（４）に示した生の積層体４２を得るため
に採用される第２の積層方法を説明するための断面図で
ある。
【図５】図２（４）に示した生の積層体４２を得るため
に採用される第３の積層方法を説明するための断面図で
ある。
【図６】この発明の一実施形態による積層型セラミック
電子部品４６を図解的に示す断面図である。
【図７】この発明の他の実施形態による積層型セラミッ
ク電子部品５２を図解的に示す断面図である。
【図８】この発明の範囲外のものであるが、この発明に
とって興味ある構造を有する他の積層型セラミック電子
部品５７を図解的に示す断面図である。
【図９】この発明にとって興味ある従来の積層型セラミ
ック電子部品１を図解的に示す断面図である。
【図１０】図９に示した積層型セラミック電子部品１の
製造方法に含まれる典型的な工程を順次図解的に示す断
面図である。
【符号の説明】
２１，４６，５２，５７ 積層型セラミック電子部品 ２２ セラミック層 ２３，４７，５３，５８ 積層体 ２４ 第１の端面 ２５ 第１の端子 ２６ 第２の端面 ２７ 第２の端子 ２８ 内部導体膜 ２９ 配線用ビアホール導体 ３０，４８，５４ 端子用ビアホール導体 ３１ 配線基板 ３２，６６ 端子電極 ３３，５０，５５，６７ 電子部品（搭載部品） ３５ 金属ケース ３６ キャリアフィルム ３７ セラミックグリーンシート ３８ 複合シート ３９ 貫通孔 ４０ 導電性ペースト体 ４１ 導電性ペースト膜 ４２ 生の積層体 ４９ バンプ電極 ５６ ボンディングワイヤ ５９ 開口 ６０ キャビティ
フロントページの続き (56)参考文献 特開 平10−223801（ＪＰ，Ａ) 特開 平10−261734（ＪＰ，Ａ) 特開 平11−26628（ＪＰ，Ａ) 特開 平11−163196（ＪＰ，Ａ) 特開 平11−233674（ＪＰ，Ａ) 特開 平11−312753（ＪＰ，Ａ) 特開 平11−317490（ＪＰ，Ａ) 特開2000−12736（ＪＰ，Ａ) 国際公開99／054935（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/46 H01L 21/60

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 積層された複数のセラミック層をもって
    構成される積層体を備え、前記セラミック層の特定のも
    のに関連して配線導体が設けられ、前記配線導体は、配
    線基板への接続のために前記積層体の積層方向における
    第１の端面上に位置される第１の端子と、搭載部品への
    接続のために前記積層体の前記第１の端面とは逆の第２
    の端面上に位置される第２の端子と、前記積層体の内部
    での配線のための配線用ビアホール導体とを含む、積層
    型セラミック電子部品であって、 前記第１の端子は、前記第１の端面上に形成される導体
    膜によって構成されるとともに、前記第２の端子は、前
    記積層体の内部から前記第２の端面にまで延びる端子用
    ビアホール導体の露出する端面によって構成され、前記
    端子用ビアホール導体は、前記配線用ビアホール導体よ
    り小さい断面寸法を有し、さらに、前記搭載部品は、ワ
    イヤボンディングによって電気的に接続される電子部品
    を含み、前記端子用ビアホール導体の端面に対してボン
    ディングワイヤを介して電気的に接続される、積層型セ
    ラミック電子部品。
  2. 【請求項２】 前記端子用ビアホール導体の露出する前
    記端面は、平坦でありかつ前記第２の端面と実質的に同
    一面上に位置する、請求項１に記載の積層型セラミック
    電子部品。
  3. 【請求項３】 前記搭載部品は、バンプ電極を備える電
    子部品を含み、前記端子用ビアホール導体の端面に対し
    て前記バンプ電極を介して接合される、請求項１または
    ２に記載の積層型セラミック電子部品。
  4. 【請求項４】 前記第１の端面に沿って開口を位置させ
    ているキャビティを有する、請求項１ないし３のいずれ
    かに記載の積層型セラミック電子部品。
  5. 【請求項５】 請求項１ないし４のいずれかに記載の積
    層型セラミック電子部品の製造方法であって、 キャリアフィルムによってセラミックグリーンシートが
    裏打ちされた複合シートを得る工程と、 前記複合シートにおける少なくとも前記セラミックグリ
    ーンシートを貫通するように貫通孔を設ける工程と、 前記貫通孔内に導電性ペーストを充填することによって
    導電性ペースト体を形成する工程と、 前記複合シートにおける前記セラミックグリーンシート
    の外側に向く主面上に導電性ペーストを付与することに
    よって導電性ペースト膜を形成する工程と、 前記キャリアフィルムを前記セラミックグリーンシート
    から剥離する工程と、 複数の前記セラミックグリーンシートを積層することに
    よって前記積層体の生の状態のものを作製する工程と、 生の前記積層体を焼成する工程とを備え、 前記導電性ペースト膜の少なくとも一部が前記第１の端
    子を構成する前記導体膜を形成し、前記導電性ペースト
    体の少なくとも一部が前記端子用ビアホール導体を形成
    するものであり、 さらに、前記搭載部品を、前記端子用ビアホール導体の
    端面に対してワイヤボンディングによって電気的に接続
    する工程を備える、 積層型セラミック電子部品の製造方法。
  6. 【請求項６】 請求項１ないし４のいずれかに記載の積
    層型セラミック電子部品と、前記積層体の前記第１の端
    面に対向するように配置されかつ前記第１の端子を構成
    する前記導体膜を介して電気的に接続された状態で前記
    積層型セラミック電子部品を実装する配線基板と、前記
    端子用ビアホール導体の端面に対してワイヤボンディン
    グによって電気的に接続された状態で前記積層体の前記
    第２の端面上に搭載された搭載部品とを備える、電子装
    置。
JP2000075487A 2000-03-17 2000-03-17 積層型セラミック電子部品およびその製造方法ならびに電子装置 Expired - Lifetime JP3531573B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000075487A JP3531573B2 (ja) 2000-03-17 2000-03-17 積層型セラミック電子部品およびその製造方法ならびに電子装置
US09/784,904 US6509531B2 (en) 2000-03-17 2001-02-16 Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
DE10111438A DE10111438A1 (de) 2000-03-17 2001-03-09 Monolithische keramische Elektronikkomponente, Verfahren zum Herstellen derselben und elektronische Vorrichtung
CNB011118989A CN1236658C (zh) 2000-03-17 2001-03-12 单片陶瓷电子元件及其制造方法和电子器件
US10/242,424 US6860006B2 (en) 2000-03-17 2002-09-13 Method for manufacturing a monolithic ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000075487A JP3531573B2 (ja) 2000-03-17 2000-03-17 積層型セラミック電子部品およびその製造方法ならびに電子装置

Publications (2)

Publication Number Publication Date
JP2001267453A JP2001267453A (ja) 2001-09-28
JP3531573B2 true JP3531573B2 (ja) 2004-05-31

Family

ID=18593374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075487A Expired - Lifetime JP3531573B2 (ja) 2000-03-17 2000-03-17 積層型セラミック電子部品およびその製造方法ならびに電子装置

Country Status (4)

Country Link
US (2) US6509531B2 (ja)
JP (1) JP3531573B2 (ja)
CN (1) CN1236658C (ja)
DE (1) DE10111438A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
US6635958B2 (en) * 2001-12-03 2003-10-21 Dover Capital Formation Group Surface mount ceramic package
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
JP3835381B2 (ja) * 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
US7161089B2 (en) * 2002-12-04 2007-01-09 Tdk Corporation Electronic component
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法
JP4343082B2 (ja) * 2003-12-25 2009-10-14 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP2006032442A (ja) * 2004-07-13 2006-02-02 Murata Mfg Co Ltd 多層基板及びその製造方法
JP2006041241A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック配線基板
JP4299296B2 (ja) 2005-12-15 2009-07-22 Ｔｄｋ株式会社 外部電極形成方法
JP5173160B2 (ja) * 2006-07-14 2013-03-27 新光電気工業株式会社 多層配線基板及びその製造方法
TW200828555A (en) * 2006-12-18 2008-07-01 Advanced Connection Tech Inc Package module for radio frequency identification chip
CN101309559B (zh) * 2008-06-16 2010-07-21 华为终端有限公司 多层印刷电路板及其设计方法和终端产品主板
CN101681903B (zh) * 2009-03-30 2012-02-29 香港应用科技研究院有限公司 电子封装及其制作方法
US8502735B1 (en) 2009-11-18 2013-08-06 Ball Aerospace & Technologies Corp. Antenna system with integrated circuit package integrated radiators
JP2011210828A (ja) * 2010-03-29 2011-10-20 Tdk Corp 薄膜回路形成用基板、薄膜回路部品及びその製造方法
US8704433B2 (en) 2011-08-22 2014-04-22 Lg Innotek Co., Ltd. Light emitting device package and light unit
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
US9277643B2 (en) * 2014-07-03 2016-03-01 Ametek Aegis S-shaped ceramic feedthrough
JP6566625B2 (ja) * 2014-11-06 2019-08-28 キヤノン株式会社 電子部品、電子モジュール及びこれらの製造方法、電子機器
CN104465607A (zh) * 2014-12-15 2015-03-25 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路及其集成方法
US10672697B2 (en) * 2015-07-28 2020-06-02 Kyocera Corporation Wiring board and electronic package
US20170186644A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics Pte Ltd Method for making an integrated circuit (ic) package with an electrically conductive shield layer
CN107148161A (zh) * 2017-05-27 2017-09-08 中国运载火箭技术研究院 电子元器件管脚尺寸转换器及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
US5047283A (en) * 1989-09-20 1991-09-10 Ppg Industries, Inc. Electrically conductive article
JP2581436B2 (ja) * 1993-12-29 1997-02-12 日本電気株式会社 セラミック多層配線基板の製造方法
EP0697725B1 (en) * 1994-08-19 2002-11-20 Hitachi, Ltd. Ceramic composition for circuit substrat and its fabrication
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
JP3704864B2 (ja) 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
JP3336913B2 (ja) 1997-06-30 2002-10-21 株式会社村田製作所 電子部品のパッケージ構造
JPH11317490A (ja) 1997-10-16 1999-11-16 Hitachi Ltd 半導体素子搭載基板
JP3500287B2 (ja) 1997-11-26 2004-02-23 京セラ株式会社 配線基板
AU6852498A (en) 1998-04-16 1999-11-08 Hitachi Limited Portable communication equipment
JP3545934B2 (ja) 1998-04-27 2004-07-21 京セラ株式会社 配線基板
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP3098992B2 (ja) 1998-06-26 2000-10-16 日本特殊陶業株式会社 フリップチップ用セラミック多層配線基板
US6329065B1 (en) * 1998-08-31 2001-12-11 Kyocera Corporation Wire board and method of producing the same
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
JP3368870B2 (ja) * 1999-06-25 2003-01-20 日本電気株式会社 パッケージ基板及びこれを備えた半導体装置

Also Published As

Publication number Publication date
US6509531B2 (en) 2003-01-21
US20010033474A1 (en) 2001-10-25
US6860006B2 (en) 2005-03-01
JP2001267453A (ja) 2001-09-28
US20030006065A1 (en) 2003-01-09
DE10111438A1 (de) 2001-09-27
CN1314776A (zh) 2001-09-26
CN1236658C (zh) 2006-01-11

Similar Documents

Publication Publication Date Title
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3709882B2 (ja) 回路モジュールとその製造方法
EP1806957A1 (en) Multilayer substrate incorporating chip type electronic component and production method therefor
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
KR20040031680A (ko) 전자 장치 및 그 제조 방법
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
KR20040027346A (ko) 회로 장치의 제조 방법
EP1158844B1 (en) Laminated ceramic electronic component, production method therefor, and electronic device
JP4284782B2 (ja) 多層セラミック基板およびその製造方法
JPWO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4370663B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP2004056115A (ja) 多層配線基板
JP2946261B2 (ja) 積層電子部品の製造方法
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP3912129B2 (ja) 積層セラミック基板の製造方法
JPH0734511B2 (ja) 多層基板の電子部品実装構造及びその実装方法
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040223

R150 Certificate of patent or registration of utility model

Ref document number: 3531573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

EXPY Cancellation because of completion of term