KR20080007124A - 다층 배선 기판 및 그 제조 방법 - Google Patents

다층 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080007124A
KR20080007124A KR1020070069940A KR20070069940A KR20080007124A KR 20080007124 A KR20080007124 A KR 20080007124A KR 1020070069940 A KR1020070069940 A KR 1020070069940A KR 20070069940 A KR20070069940 A KR 20070069940A KR 20080007124 A KR20080007124 A KR 20080007124A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
multilayer wiring
layer
vias
Prior art date
Application number
KR1020070069940A
Other languages
English (en)
Inventor
마사히로 스노하라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080007124A publication Critical patent/KR20080007124A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 복수의 배선층과 층간 절연막을 갖고, 또한 인접 배선층 사이를 접속하는 타입의 비어(via), 및 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층 사이를 접속하는 타입의 비어를 갖는 다층 배선 기판에 있어서, 층간 절연막 중 적어도 일부가 무기 절연막으로 형성되어 있고, 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층 사이를 접속하는 타입의 비어가 전부 무기 절연막으로 형성된 층간 절연막을 관통하는 단일 비어로서 형성되는 것을 특징으로 한다. 바람직하게는, 층간 절연막 전부는 무기 절연막으로 제작되고, 무기 절연막은 저온 CVD법에 의해 형성된다. 무기 절연막의 두께는 0.5∼1.5㎛인 것이 바람직하다.
코어 기판, 배선층, 층간 절연막, 비어, 보호층, 관통 구멍

Description

다층 배선 기판 및 그 제조 방법{MULTILAYER WIRING SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 명세서는 빌드업 방법에 의해 제조되는 다층 배선 기판에 관한 것이다. 다층 배선 기판은 반도체 장치를 탑재하는 패키지의 제작 또는 반도체 장치 등을 회로 기판 등에 탑재하는 데 사용되는 인터포저(interposer)에 적합하다.
빌드업 다층 배선 기판은 코어 기판 위의 절연막에 비어(via) 구멍을 형성한 후 세미애디티브(semi-additive) 방법에 의해 배선층을 형성하는 단계, 및 절연막과 배선층의 형성을 반복하여 필요한 수의 배선층을 구비하는 다층 배선 기판을 형성하는 단계를 통하여 제작된다. 절연막은 일반적으로 에폭시 수지 등의 빌드업 수지에 의해 형성되고, 빌드업 수지가 필러(filler)를 함유하므로 비어 구멍은 일반적으로 레이저 가공에 의해 형성된다.
도 6은 그러한 방법에 의해 제작된 종래의 빌드업 다층 배선 기판을 도시적으로 나타낸다. 본 도면의 빌드업 다층 배선 기판은 코어 기판(101)에 형성된, 예를 들면 유리 섬유 강화 에폭시 수지로 이루어진 5개의 배선층(103a, 103b, 103c, 103d, 103e), 및 인접 배선층 사이에 위치하는 층간 절연막(105ab, 105bc, 105cd, 105de)을 갖는다. 각 절연막에 인접 배선층 사이를 접속하는 비어(107)가 형성되는 한편, 2개 이상의 절연막을 통하여 상층 및 하층 배선층(도 6에서는 최상 및 최하 배선층(103e, 103a))을 접속하는 비어(107')도 형성된다. 후자 타입의 비어(107')는 배선의 경로 길이를 감소시키는 데 쓰이는 "스택 비어(stack via)"로 알려져있다. 스택 비어(107')는 각 절연막(105ab, 105bc, 105cd, 105de)에 개별적으로 형성된 비어(107'a, 107'b, 107'c, 107'd)가 랜드(land)(109)에 의해 접속된 구조를 갖는다. 일반적으로, 각 절연막의 비어(107) 및 비어(107'a, 107'b, 107'c, 107'd)를 포함하는 스택 비어(107')는 모두 수지로 이루어진 각 절연막에 레이저 가공을 통하여 형성된 개구에 배선 재료를 충전함으로써 형성된다. 최상 배선층(103e) 위에는 솔더 레지스트를 사용하여 보호층(111)이 형성되고, 그 개구에는, 반도체 장치(도시 생략) 등을 탑재하는 데 사용되는 패드(113)가 설치된다. 도 6에 나타낸 코어 기판의 다른쪽 면에는 코어 기판(101)의 관통 구멍(115)에 접속하는 솔더 범프(solder bump)를 설치해도 되고, 또는 도시한 바와 유사한 다른 빌드업 구조를 형성해도 된다.
수지 대신에 SiO2 등의 무기 재료로 형성될 수 있는 빌드업 다층 배선 기판의 절연막도 알려져 있다. 예를 들면, 일본 공개특허 평1-257397호 공보는 알루미늄 기판에 증착을 통해 퇴적된 SiO2 절연막을 구비하는 절연 기판 위에, 교대로 배선층과 증착을 통해 막 두께가 10㎛, SiO2로 이루어지는 절연막이 형성되고, 에칭에 의해 형성된 비어 구멍을 갖는 다층 배선 기판의 기판을 나타낸다. 각 비어 구멍 은 절연막이 형성될 때마다 형성된다.
도 6에 나타낸 바와 같은 빌드업 다층 배선 기판에서는, 서로 다른 열 팽창 계수를 갖는 이종(異種) 재료의 사용에 의해 증진된 열 응력(thermal stress)이 스택 비어(107')를 구성하는 각 절연막의 비어(107'a, 107'b, 107'c, 107'd)의 루트(root)에 집중되는 경향이 있어, 그 부위에서 배선 파손이 일어날 우려가 있다. 열 응력은 비어 직경 및 깊이(절연막의 두께)가 커질수록 증가한다. 절연 특성 및 가공성의 관점에서, 본 빌드업 수지로 형성된 절연막은 적어도 30㎛ 정도의 두께를 필요로 한다. 또한, 수지로 이루어진 절연막에 레이저 가공에 의해 설치된 개구의 최소 직경은 대략 30㎛∼40㎛이다. 이는 스택 비어에서의 배선 파손 회피, 및 현재의 빌드업 다층 배선 기판에서의 고밀도 배선 및 비어를 방해한다.
또한, 종래의 빌드업 다층 배선 기판의 스택 비어(107')는 복수의 절연막의 개별 비어(107'a, 107'b, 107'c, 107'd)를 접속함으로써 형성되므로, 그 개별 비어 형성이 정밀한 정도에 따라 접속 실패가 가능하다는 문제가 있다.
본 발명의 예시적인 실시예는 2개 이상의 절연막을 통하더라도 높은 신뢰성을 갖고, 고밀도의 배선 및 비어가 가능한 다층 배선 기판을 제공한다.
본 발명의 하나 이상의 실시예의 다층 배선 기판은 복수의 배선층과 층간 절연막, 및 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층 사이를 접속하는 타입의 비어를 갖는 다층 배선 기판으로서, 층간 절연막 중 적어도 일부가 무기 절 연막으로 형성되어 있으며, 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층 사이를 접속하는 타입의 비어가, 전부 무기 절연막으로 형성된 층간 절연막을 관통하는 단일 비어로서 형성되는 것을 특징으로 한다.
바람직하게는, 층간 절연막 전부는 무기 절연막으로 형성된다.
바람직하게는, 무기 절연막은 저온 CVD법에 의해 형성된다.
바람직하게는, 무기 절연막의 두께는 0.5∼2.0㎛이고, 더 바람직하게는 0.5∼1.5㎛이며, 가장 바람직하게는 0.5∼1.0㎛이다.
본 발명의 하나 이상의 실시예의 다층 배선 기판은 2개 이상의 무기 절연막을 형성하는 단계, 포토리소그래피법에 의해 2개 이상의 무기 절연막에 동시에 개구를 형성하는 단계, 및 개구를 이용하여 2개 이상의 무기 절연막을 통해 상층 및 하층 배선층을 접속하는 타입의 비어를 형성하는 단계를 포함하는 방법에 의해 제조된다.
본 발명의 하나 이상의 실시예는 이하의 한 가지 이상의 장점을 구비한다. 예를 들면, 내전압 특성이 뛰어난 무기 절연막의 사용은 더 얇은 층간 절연막을 가능하게 하여, 다양한 층에서 배선을 접속하는 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층을 접속하는 타입의 비어를 구비하는 비어의 깊이는 극히 작아진다. 이로서 비어에 가해지는 열 응력의 최소화가 실현되고, 특히, 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층을 접속하는 타입의 비어에서 배선 파손에 기인하는 접속 실패가 생길 우려가 최소화됨으로써, 높은 신뢰성을 갖는 다층 배선 기판을 제공할 수 있을 것이다. 동시에, 종래의 빌드업 수지를 사용하여 제작된 다층 배선 기판에서는 불가능했던 고밀도 배선 및 비어를 실현할 수 있을 것이다.
본 발명의 하나 이상의 실시예는 무기 절연막이 저온 CVD 방법을 통하여 형성되므로, 또한 낮은 열 내성을 갖는 재료를 사용한 기판에도 적용되고, 따라서 범용성이 뛰어나다.
다른 특징 및 장점은 이하의 상세한 설명, 관련 도면 및 청구항에서 명백해질 것이다.
도 1은 본 발명의 예시적인 실시예에 따른 다층 배선 기판의 부분 모식도를 나타낸다. 본 도면의 다층 배선 기판은 코어 기판(11) 위에 형성된 5개의 배선층(13a, 13b, 13c, 13d, 13e)을 구비하고, 인접하는 배선층 사이에 층간 절연막(15ab, 15bc, 15cd, 15de)이 설치된다. 2개 이상의 절연막을 통하여 상층 및 하층 배선층(도 1에서, 최상 및 최하 배선층(13a 및 13e))을 접속하는 타입의 비어(17')가 형성되는 한편, 인접하는 배선층 사이를 접속하는 타입의 비어(17)는 각 층간 절연막에 형성된다. 아래에 설명하는 바와 같이, 비어(17')는 접속하려고 하는 상층 및 하층 배선 사이에 삽입되는 2개 이상의 층간 절연막을 관통하는 개구에 배선 재료를 충전함으로써 한번에 형성된다. 따라서, 비어(17')는 도 6을 참조하여 앞서 설명한 종래의 비어(107')와는 다르므로, 층간 절연막의 수와 동일한 개별 비어(107'a, 107'b, 107'c, 107'd)(도 6)를 접속하는 공정, 또는 접속 공정에 필요한 랜드(109)(도 6)의 존재가 요구되지 않는다. 최상 배선층(13e) 위에는, 솔더 레지스트에 의해 보호층(19)이 형성되고, 그 개구에는, 패드(21)가 설치되어 반도체 장치(도시 생략) 등을 탑재한다. 도 1에 나타낸 코어 기판(11)의 다른쪽 면 위에는, 코어 기판의 관통 구멍(23)에 접속하는 솔더 펌프(도시 생략)가 있어도 되고, 나타낸 바와 유사한 또다른 빌드업 다층 배선 기판이 설치되어도 된다.
다층 배선 기판의 코어 기판(11)으로서는, 유리 섬유 강화 에폭시 수지로 만들어진 수지 기판, 또는 실리콘 기판 등을 이용해도 된다. 도전성을 갖는 실리콘 기판의 경우, 그 표면에 절연 처리를 실시한 후 사용한다.
배선층(13a∼13e) 및 비어의 2가지 타입(17, 17')은 다층 배선의 형성에 일반적으로 이용되는 방법을 통하여 Cu 등의 전형적인 배선 재료를 사용하여 형성해도 된다. 배선층의 두께는 배선층이 스퍼터링 또는 증착에 의해 형성되면, 예를 들어 0.5∼1㎛ 정도로 작아도 되고, 도금 방법을 통하여 거기에 두꺼운 막을 더 형성하면, 예를 들어 4∼10㎛이다.
본 발명의 예시적인 실시예에서는, 층간 절연막(15ab, 15bc, 15cd, 15de)의 재료로서 무기 재료를 사용한다. 코어 기판으로서 유리 섬유 강화 에폭시 수지 등으로 이루어진 수지 기판을 사용한 경우에는, 무기 재료의 층간 절연막은, 바람직하게는 200℃ 이하의 온도에서의 저온 플라즈마 CVD 방법을 통하여 형성된다. 코어 기판으로서 실리콘 기판 또는 유리 기판을 사용한 경우에는, 무기 재료의 층간 절연막은, 바람직하게는 400℃ 이하의 온도에서의 플라즈마 CVD 방법을 통하여 형성된다. 종래의 다층 배선 기판에서 사용된 빌드업 수지로 이루어진 층간 절연막의 경우에는, 요구되는 절연 특성 및 가공성에 따라, 30㎛ 이상의 두께가 요구된 다. 반대로, 예를 들면 1㎛의 두께를 갖는 SiO2로 이루어지는 층간 절연막은 100Ｖ의 내전압 특성을 제공하므로, 본 발명의 예시적인 실시예의 SiO2 층간 절연막은 그 두께가, 예를 들면 0.5∼2㎛이면 충분히 기능한다. 이 경우, 본 발명의 예시적인 실시예의 다층 배선 기판에서, 층간 절연막은 종래의 다층 배선 기판에서의 빌드업 수지로 이루어진 층간 절연막보다 훨씬 얇게 만들어질 수 있다. 예를 들면, 배선층보다 두께가 얇은 층간 절연막을 설치해도 된다. 그 경우, 본 발명의 다층 배선 기판에서, 층간 절연막은 하부층의 표면 형태를 강하게 반영한 표면 형태를 가지므로, 단면은 도 1에 나타낸 바와 같은 단계를 갖는다.
층간 절연막으로서, SiO2, Si3N4―, SiNO 등의 무기 절연막이 사용되지만, 그 내전압 특성 및 생산성의 관점으로부터, SiO2가 바람직하다.
인접하는 배선층을 접속하는 타입의 비어(17)뿐 아니라 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층을 접속하는 타입의 비어(17')도 각 층간 절연막(15ab, 15bc, 15cd, 15de)에 형성된 개구에 배선 재료를 충전함으로써 형성된다. 층간 절연막이 빌드업 수지로 형성되는 종래의 다층 배선 기판의 경우에는, 비어를 위한 개구가 층간 절연막의 레이저 가공에 의해 형성된다. 한편, 본 발명의 예시적인 실시예의 다층 배선 기판에서는, 층간 절연막이 필러 등의 이종 재료를 포함하지 않으므로, 층간 절연막의 비어를 위한 개구의 형성이 에칭을 이용하는 포토리소그래피 방법에 의해 행해져도 된다. 레이저 가공의 경우에는 개구의 직경이 30㎛ 이상이 되었지만, 리소그래피 방법으로는 10㎛ 이하의 직경으로 개구를 형성할 수 있다.
층간 절연막이 빌드업 수지로 형성되는 종래의 다층 배선 기판에서는, 단일 층간 절연막이 두꺼우므로, 복수의 적층된 절연막에 동시에 레이저 가공하여 비어를 위한 개구를 형성하기는 어렵다. 따라서, 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층을 접속하는 타입의 비어는 각 층간 절연막에 개별적으로 형성된 비어(107'a∼107'd)(도 6)를 접속함으로써 형성되어, 각 비어의 접속부에 랜드(109)(도 6)가 존재한다. 본 발명의 예시적인 실시예의 다층 배선 기판에서는, 단일 층간 절연막이 얇아, 2개 이상의 절연막을 통하여 상층 및 하층 배선층을 접속하는 타입의 비어도, 각 층간 절연막의 개구가 리소그래피 방법에 의해 동시에 형성될 수 있다. 따라서, 본 발명의 다층 배선 기판에서는, 어느 타입의 비어도 단일 비어로서 형성되고, 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층을 접속하는 타입의 비어는, 2개 이상의 단일 비어를 접속함으로써 형성된 비어의 타입에 고유하게 존재하는 매개부에 랜드(도 6에서 109로 나타낸 부재)를 갖지 않는다. 1개의 층간 절연막의 두께가 증가하면, 비어 개구의 형성에 사용되는 적층된 층간 절연막의 전체 두께가 증가되고, 두꺼운 레지스트막이 필요해져, 드라이 에칭을 통해 일괄적으로 비어 개구를 형성하기가 실질적으로 어려워진다. SiO2 절연막에서 개구를 형성하는 데 드라이 에칭이 사용되면, 현재의 에칭제(SF4 가스)에 대한 SiO2 절연막과 레지스트막의 선택비는 4 정도이다. 본 발명의 실시예의 경우에는, 단일 SiO2 층간 절연막은 대략 1㎛이면 되므로, 비어 개구를 층간 절연막의, 예를 들면 4층에서 동시에 형성하면, 16㎛보다 두꺼운 레지스트막을 이용하면 된다.
[실시예]
본 발명을 예시적인 실시예를 참고하여 더 설명하겠지만, 본 발명이 이 실시예들에만 한정되지 않음은 명백하다.
도 2의 (a)에 나타낸 바와 같이, 내부에 형성된 관통 구멍 전극(33)을 갖는 유리 섬유 강화 에폭시 수지로 이루어진 코어 기판(31) 위에 제 1 배선층(35)이 형성된다. 관통 구멍 전극(33)은 코어 기판(31)에 개구된 관통 구멍의 내벽에 금속층(33a)을 형성하고, 구멍 내의 공극에 절연 수지 재료(33b)를 충전함으로써 설치된다. 배선층(35)은 코어 기판(31)의 표면의 시드층(seed layer)(도시 생략) 위에 레지스트 패턴(도시 생략)을 형성하고, Cu의 전해 도금에 의해 시드층의 노출부 위에 4㎛의 Cu층을 성장시킴으로서 설치된다. 이 시점에서, 배선층(35)의 형성 방법과 유사한 방법에 의해, 랜드(75)가 코어 기판(31)의 뒷면의 관통 구멍 전극(33) 위에 형성된다. 그 후, 레지스트 패턴 및 시드층은 차례대로 제거된다.
다음으로, 저온 플라즈마 CVD법을 통하여, 도 2의 (b)에 나타낸 바와 같이, 예를 들면 180℃에서 1㎛ 이상의 두께로 전체 면에 SiO2 층간 절연막(37)이 형성된다. 이 층간 절연막(37)에서는, 개구(39)(직경: 10㎛)(도 2의 (c))는 미리 형성된 제 1 배선층(35)과 다음에 형성될 제 2 배선층 사이를 접속하는 비어 구멍으로서 형성된다. 개구(39)의 형성은 층간 절연막(37) 위에 레지스트 패턴(도시 생략)을 형성하고, 절연막(37)의 레지스트 패턴의 개구에서 노출되는 부위를 CF4를 사용하여 드라이 에칭함으로써 행해진다. 그 후, 레지스트 패턴은 제거된다.
그 후, 배선 재료가 개구(39)에 충전되어, 도 2의 (d)에 나타낸 바와 같이 비어(41)를 형성하고, 동시에, 제 2 배선층(43)(4㎛ 두께)이 층간 절연막(37) 위에 형성된다. 비어(41) 및 배선층(43)의 형성은 먼저 층간 절연막(37)이 형성된 코어 기판의 표면 위에 시드층(도시 생략)을 형성하고, 그 위에 레지스트 패턴(도시 생략)을 형성한 후, Cu 전해 도금에 의해 시드층의 노출부 위에 Cu층을 성장시킨다. 그 후, 레지스트 패턴 및 시드층은 차례대로 제거된다.
도 2의 (b) 내지 (d)를 참조하여 설명한 단계를 반복함으로써, 도 3의 (a)에 나타낸 바와 같이, 4개의 배선층(35, 43, 49, 55), 배선층 사이의 절연막(37, 45, 51)과 최상 배선층(55)을 덮는 절연막(57), 및 인접하는 배선층을 서로 접속하는 비어(41, 47, 53)를 갖는 중간 제품을 얻는다. 다음으로, 도 3의 (b)에 나타낸 바와 같이, 중간 제품의 최상 절연막(57)에, 아래의 제 4 배선층(55)과 다음에 형성될 제 5 배선층을 비어 접속하는 개구(58)(직경: 20㎛), 및 4개의 절연막(37, 45, 51, 57)을 통하여 제 1 배선층(35)과 제 5 배선층을 비어 접속하는 개구(59)(직경: 30㎛)가 동시에 형성된다. 개구(58 및 59)의 형성은 앞서 설명한 개구(39)의 형성과 유사한 방식의 CF4 드라이 에칭을 이용한 포토리소그래피 방법에 의해 행해진다. CF4에 대한 SiO2 절연막과 레지스트층의 선택비가 대략 4임을 고려하여, 이 경우에서의 레지스트층의 두께는 대략 20㎛이다.
그 후, 개구(58, 59)는 비어(61 및 63)를 형성하는 배선 재료로 충전되고, 동시에, 제 5 배선층(65)(4㎛ 두께)은, 도 3의 (c)에 나타낸 바와 같이 층간 절연막(57)에 형성된다. 비어(61, 63) 및 배선층(65)의 형성은 상기 비어 및 배선층의 형성과 유사한 방식, 이를테면 먼저 그 위에 시드층(도시 생략) 및 레지스트 패턴(도시 생략)을 형성하고, Cu의 전해 도금에 의해 시드층의 노출부 위에 Cu층을 성장시킴으로써 행해진다. 그 후, 레지스트 패턴 및 시드층은 차례대로 제거된다.
다음으로, 도 4에 나타낸 바와 같이, 보호층(67, 67')이 그 위에 형성된 제 5 배선층(65)을 갖는 코어 기판(31)의 전체 표면 위에 형성되고, 보호층(67)의 개구(69)에 니켈 도금 및 금 도금이 차례로 행해져, 반도체 장치 등(도시 생략)을 탑재하는 데 사용되는 패드(71)를 형성한다. 이 방식으로 다층 배선 구조를 형성한 코어 기판(31)의 한쪽 면의 반대쪽 면에서는, 솔더 레지스트로 형성되는 보호층(67')의 개구의 랜드(75)를 통하여 관통 구멍 전극(33)에 접속하는 금속 범프(73)를, 예를 들면 솔더 볼(solder ball)을 이용하여 형성해도 된다. 도 4에 나타낸 본 발명에 따른 다층 배선 기판의 일 실시예는 금속 범프(73)를 통하여 또다른 보드(예를 들면, 머더보드 등과 같은 회로 보드)에 접속할 수 있다.
도 4에 나타낸 다층 배선 구조로 형성된 코어 기판(31)의 한쪽 면의 반대쪽 면도 유사한 다층 배선 구조로 형성할 수 있고, 그 실시예를 도 5에 나타낸다. 도 5에서, 상층 및 하층 다층 배선 구조는 유사하며, 상층 및 하층 다층 배선 구조에서의 동일 부재는 동일한 참조번호로 표시하였다.
본 발명의 상기 실시예에서, 층간 절연막 전부는 SiO2로 형성되지만, 그 일 부를 또다른 재료로 형성하는 실시예도 가능하다. 예를 들면, 도 4에 나타낸 실시예에서, 최상 배선층(65)을 바로 아래의 배선층(55)에 접속할 필요만 있는 경우, 배선층(55 및 65) 사이의 절연막(57)은 에폭시 수지 등의 전형적인 빌드업 수지로 형성해도 된다.
도 1은 본 발명의 예시적인 실시예에 따른 다층 배선 기판을 나타내는 모식도.
도 2는 본 발명의 예시적인 실시예에 따른 다층 배선 기판의 제조 공정의 전반(前半)을 모식적으로 나타내는 일련의 도면.
도 3은 본 발명의 예시적인 실시예에 따른 다층 배선 기판의 제조 공정의 후반(後半)을 모식적으로 나타내는 일련의 도면.
도 4는 본 발명의 다층 배선 기판의 예시적인 일 실시예를 나타내는 모식도.
도 5는 본 발명에 다층 배선 기판의 또다른 예시적인 실시예를 나타내는 모식도.
도 6은 종래의 다층 배선 기판을 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
11…코어 기판 13a, 13b, 13c, 13d, 13e…배선층
15ab, 15bc, 15cd, 15de…층간 절연막 17, 17'…비어(via)
19…보호층 21…패드
23…관통 구멍 31…코어 기판
33…관통 구멍 전극 35, 43, 49, 55, 65…배선층
37, 45, 51, 57…층간 절연막 41, 47, 53, 61, 63…비어
67, 67'…보호층 71…패드
73…금속 범프

Claims (6)

  1. 복수의 배선층 및 층간 절연막과,
    2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층 사이를 접속하는 타입의 비어를 갖는 다층 배선 기판에 있어서,
    상기 층간 절연막 중 적어도 일부는 무기 절연막으로 형성되어 있으며, 상기 2개 이상의 층간 절연막을 통하여 상층 및 하층 배선층 사이를 접속하는 타입의 비어는 모두 무기 절연막으로 형성된 층간 절연막을 관통하는 단일 비어로서 형성되는 것을 특징으로 하는 다층 배선 기판.
  2. 제 1 항에 있어서,
    상기 층간 절연막은 모두 무기 절연막으로 형성되는 것을 특징으로 하는 다층 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 무기 절연막은 저온 CVD법에 의해 형성되는 것을 특징으로 하는 다층 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 무기 절연막의 두께는 0.5∼2.0㎛인 것을 특징으로 하는 다층 배선 기 판.
  5. 복수의 배선층 및 층간 절연막을 갖는 다층 배선 기판의 제조 방법에 있어서,
    2개 이상의 층간 절연막을 무기 재료로 형성하는 단계,
    무기 재료로 이루어진 2개 이상의 상기 층간 절연막에 포토리소그래피법에 의해 동시에 개구를 형성하는 단계, 및
    상기 개구를 이용하여, 무기 재료로 이루어진 2개 이상의 상기 층간 절연막을 통해 상층 및 하층 배선층을 접속하는 타입의 비어를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  6. 제 5 항에 있어서,
    무기 재료로 이루어진 상기 층간 절연막은 저온 CVD 방법에 의해 형성되는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
KR1020070069940A 2006-07-14 2007-07-12 다층 배선 기판 및 그 제조 방법 KR20080007124A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006194753A JP5173160B2 (ja) 2006-07-14 2006-07-14 多層配線基板及びその製造方法
JPJP-P-2006-00194753 2006-07-14

Publications (1)

Publication Number Publication Date
KR20080007124A true KR20080007124A (ko) 2008-01-17

Family

ID=38621177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070069940A KR20080007124A (ko) 2006-07-14 2007-07-12 다층 배선 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20080012120A1 (ko)
EP (1) EP1879227A1 (ko)
JP (1) JP5173160B2 (ko)
KR (1) KR20080007124A (ko)
TW (1) TW200806147A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918148A (en) * 1974-04-15 1975-11-11 Ibm Integrated circuit chip carrier and method for forming the same
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
JPH01257397A (ja) * 1988-04-07 1989-10-13 Mitsubishi Heavy Ind Ltd 金属プリント基板
JPH0372693A (ja) * 1989-08-11 1991-03-27 Hitachi Ltd 配線部材及びその形成方法
JPH04242088A (ja) * 1991-01-16 1992-08-28 Nec Corp Ｉｃソケット
JPH0653350A (ja) * 1992-07-30 1994-02-25 Hitachi Ltd 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
US5871868A (en) * 1993-02-26 1999-02-16 General Dynamics Information Systems, Inc. Apparatus and method for machining conductive structures on substrates
JPH06291518A (ja) * 1993-03-31 1994-10-18 Nippon Chemicon Corp マイクロストリップラインによるインピーダンス変換器
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3260941B2 (ja) * 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
US6331680B1 (en) * 1996-08-07 2001-12-18 Visteon Global Technologies, Inc. Multilayer electrical interconnection device and method of making same
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板

Also Published As

Publication number Publication date
US20080012120A1 (en) 2008-01-17
JP5173160B2 (ja) 2013-03-27
JP2008021941A (ja) 2008-01-31
EP1879227A1 (en) 2008-01-16
TW200806147A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
US6815346B2 (en) Unique feature design enabling structural integrity for advanced low k semiconductor chips
CN102835196B (zh) 多层印刷电路板的改进的反钻
CN1551708B (zh) 多层布线板
US8163642B1 (en) Package substrate with dual material build-up layers
JP2012033974A (ja) 配線基板及び半導体パッケージ
JP2022159478A5 (ja) キャパシタ内蔵ガラス回路基板
JP2007294586A (ja) 半導体装置
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
JP5125531B2 (ja) 配線基板及び半導体装置
KR20080007124A (ko) 다층 배선 기판 및 그 제조 방법
TWI705536B (zh) 載板結構及其製作方法
US9258880B2 (en) Package substrate and die spacer layers having a ceramic backbone
JP5565272B2 (ja) 貫通電極基板
JP2009071157A (ja) 配線基板及びその製造方法ならびに半導体装置
JP2007012894A (ja) 半導体装置およびその製造方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JP2008091737A (ja) 多層樹脂配線基板
JPH0832244A (ja) 多層配線基板
CN112786560A (zh) 半导体装置封装及其制造方法
US20230422411A1 (en) Substrate structure
JP6536710B2 (ja) 多層配線構造体
JPS60187038A (ja) 多層配線構造
JP6544462B2 (ja) 多層配線構造体
US20230343687A1 (en) Through Package Vertical Interconnect and Method of Making Same
KR100304696B1 (ko) 크랙이없는안정된다층금속배선구조를갖는반도체장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid