JP3260941B2 - 多層配線基板および多層配線基板の製造方法 - Google Patents

多層配線基板および多層配線基板の製造方法

Info

Publication number
JP3260941B2
JP3260941B2 JP30551593A JP30551593A JP3260941B2 JP 3260941 B2 JP3260941 B2 JP 3260941B2 JP 30551593 A JP30551593 A JP 30551593A JP 30551593 A JP30551593 A JP 30551593A JP 3260941 B2 JP3260941 B2 JP 3260941B2
Authority
JP
Japan
Prior art keywords
layer
wiring
frame
pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30551593A
Other languages
English (en)
Other versions
JPH0799265A (ja
Inventor
康則 成塚
直樹 松嶋
英孝 志儀
治彦 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30551593A priority Critical patent/JP3260941B2/ja
Priority to US08/262,270 priority patent/US6124553A/en
Publication of JPH0799265A publication Critical patent/JPH0799265A/ja
Application granted granted Critical
Publication of JP3260941B2 publication Critical patent/JP3260941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線基板、および、配
線基板の製造方法に係り、特に、電子計算機や電子交換
器等の、高速で電気的信号を処理する必要のある電子機
器のように、大規模な回路を高密度に組み込む必要のあ
る電子機器に適する多層配線基板、および、多層配線基
板の製造方法に関するものである。
【０００２】
【従来技術】近年、電子機器の性能は大規模集積回路
（ＬＳＩ）を限られた空間に多く組み込むための実装技
術に大きく左右されるようになって来た。これに伴い、
従来ＬＳＩを搭載する基板として用いられてきたプリン
ト基板、厚膜セラミック基板上に有機樹脂のような低誘
電率の絶縁膜を用いた薄膜多層配線層を形成されること
が多くなってきた。更に、実装密度のより一層の高密度
化を求めて配線の微細化および配線層の多層化の要求が
高まっている。これに伴い、配線の信頼性確保が重要な
課題となってきた。
【０００３】微細な配線は、水分の存在下での通電によ
って電食と呼ばれる配線不良が生じ易い。これは配線間
の距離が短くなるにつれ、配線間の電位勾配が大きくな
ることにより、この電界と水との存在によって、配線を
形成する金属がイオン化して溶出しやすくなるために生
じる。この溶出したイオンは、電界に引かれて移動した
後に析出するため、配線の欠損や配線への金属の付着を
生じ、断線または配線間短絡の原因となる。
【０００４】上記のような、金属イオンの溶出を防ぐた
め、一般には、水分の浸入を防ぐべく、配線を密封する
ことが多い。気密性がそれほど厳しく求められない場合
には、樹脂によって配線基板全体を封入する方法が採ら
れる。
【０００５】しかし、近年の配線の微細化および高密度
配線の結果、基板の発熱が大きくなり、冷却が必要にな
ってきた。樹脂により気密封止を行うと、基板を十分に
冷却することができない。さらに、配線基板上に搭載し
たＬＳＩを冷却するため、ＬＳＩとこれが載っている配
線基板表面とを、Ｎ2、Ｈe等の不活性ガスまたはフロン
等の不活性かつ絶縁性の液体に浸漬する構造を採用する
場合、気体や液体の浸入を防ぐために、樹脂による気密
封止よりさらに厳しい気密封止が必要である。また、近
年の配線の微細化に伴い、ごく微量の水分でも、断線や
短絡の原因となるようになってきた。このため、樹脂に
よる封入より、さらに厳しく配線基板に対する水分の浸
入を防ぐ必要性が高まってきた。
【０００６】そこで、近年では、微細な配線について
は、樹脂による気密封止ではなく、ハーメチックシール
と呼ばれる気密封止構造を用いることが多い。これは、
セラミックまたは金属性のキャップを用いて密閉する構
造である。
【０００７】これらのキャップを基板上に固着するため
には接着剤を用いる場合もあるが、より完全な気密性を
期する場合には、金属のろう材（はんだ）を用いた方が
良い。従来、上記のようなキャップを用いてろう材で固
着する場合、固着する相手はセラミック基板であること
が通常であった。これは、ろう材の融点が有機材料にと
っては高いためであることと同時に、基板を通じて水分
が浸入するのを防ぐ必要があるため、樹脂製基板または
樹脂絶縁層が実用に耐えなかったことによる。
【０００８】耐熱性の点においては、４００℃前後の高
温に耐えるポリイミド系樹脂の採用により解決される。
しかし、ポリイミド系樹脂は、透湿性を有し、水分の浸
入を完全に防ぐことができる気密性に優れた実用的樹脂
は存在しない。ゆえに、樹脂製基板または有機絶縁層の
表面に直接気密封止することはできなかった。
【０００９】
【発明が解決しようとする課題】従って、従来のハーメ
チックシール構造は、基板外周部に気密封止を行わなけ
ればならない。このため、従来のハーメチックシール構
造は、基板上に大きな面積を必要とするという欠点があ
る。これを克服するために、特開昭６３−１７５４５０
号公報では、図８に示したような改良構造を有するハー
メチックシールにより封止した多層配線基板が示されて
いる。
【００１０】上記特開昭６３−１７５４５０号公報で
は、セラミック配線基板１と、該セラミック配線基板１
上に形成された有機絶縁層を有する多層配線層２と、該
多層配線層２上に、はんだバンプ８を介して搭載された
半導体チップ７とを有する多層配線基板２の、キャップ
５を用いた気密封止について述べられている。すなわ
ち、上記の方法は、セラミック配線基板１の表面に形成
された多層配線層２を部分的に除去し、その後露出した
セラミック基板表面１ａおよび多層配線層表面２ａに、
金属層３を形成し、該金属層３にろう材４で封止用キャ
ップ５を該金属層３に固着することにより、上記多層配
線基板２を気密封止する。
【００１１】しかし、このような封止方法を採る場合、
セラミック基板表面１ａおよび多層配線層表面２ａ上の
有機絶縁層を完全に除去できない場合があり、有機物残
渣による固着不良の発生等が問題となる。また、一旦形
成した有機絶縁層を除去し、新たに金属層を形成すると
いう工程が必要であり、工程数が増加してしまう。さら
に、キャップ５のろう接合のために、幅５〜６ｍｍの金
属層が必要であり、面積の損失が大きく、回路の細密な
集積の障害となる。
【００１２】
【課題を解決するための手段】本発明では、導体からな
る少なくとも１層の配線層と、有機物よりなる少なくと
も１層の絶縁層と、基板とを有し、上記配線層と上記絶
縁層とが、基板上に交互に積層した構造を有する多層配
線基板において、上記絶縁層および上記配線層を覆うた
めのキャップを有し、上記配線層は、配線をなす配線パ
ターンと、該配線パターンを取り囲む枠状パターンとを
有し、上記絶縁層の外周部および／または内部に、無機
物よりなる遮断構造体を有し、上記遮断構造体は、上記
枠状パターンが、上記枠状パターンと連続することによ
り構成され、上記キャップは、上記遮断構造体の最上層
に接合されていることを特徴とする多層配線基板が提供
される。
【００１３】さらに、本発明では、基板上に導体よりな
る配線層を形成する第１の配線層形成工程、上記配線層
上に有機物よりなる絶縁層を形成する絶縁層形成工程、
上記第１の配線層形成工程により形成された配線層と、
上記絶縁層形成工程により形成された絶縁層の上部に形
成される配線層とを接続するためのスルーホールを上記
絶縁層に形成するスルーホール形成工程、上記絶縁層上
に配線層を形成する第２の配線層形成工程、および上記
絶縁層形成工程から上記第２の配線層形成工程までを必
要回繰り返す工程を有する多層配線基板の製造方法にお
いて、上記第１の配線層形成工程および第２の配線層形
成工程において、配線パターンを取り囲む枠状パターン
がさらに形成され、上記第２の配線層形成工程におい
て、形成される上記枠状パターンは、下層の枠状パター
ンに接続するように形成され、上記第２の配線層形成工
程により形成された最上層の配線層の枠状パターン上
に、上記配線層および上記絶縁層を外気から遮断する機
能を有するキャップを接合するキャップ接合工程を有す
ることを特徴とする多層配線基板の製造方法が提供され
る。
【００１４】なお、上記枠状パターンの接続は、実質的
に物質の浸入を遮断できる長さに接続されていれば足り
る。
【００１５】
【作用】ポリイミドのような一部の有機物は、耐熱性お
よび機械的強度の点で配線基板の絶縁層として十分な特
性を有するものの、透湿性という大きな欠点を有してい
る。従って、有機物を用いて配線基板を形成するために
は、該有機物が外気に触れないように、水分および気体
を遮断する必要がある。
【００１６】基板表面（すなわち、基板の、上記有機物
による絶縁層が形成されている側）からの水分および気
体の浸入は、金属性またはセラミック製のキャップの使
用により防ぐことが可能である。また、裏面（すなわ
ち、基板の、上記有機物による絶縁層の形成されていな
い側）からの浸入は、セラミック基板の使用、または、
配線基板中への無機物層（金属層を含む）の設置により
防ぐことができる。
【００１７】基板側面あるいは有機絶縁層を通じた気体
の浸入については、従来は防ぐ手段がなかったが、本発
明では、配線基板製造時に形成する配線用の金属層を利
用し、これを最下層から最上層の配線層まで順次接続す
ることで、多層の有機絶縁層中に金属の壁からなる遮断
構造を形成し、この壁によって水分および気体の侵入を
阻止することができる。
【００１８】また、本発明により形成される遮蔽構造
は、静電遮断効果も有する。また、金属により形成され
るために、アースラインとして用いることも可能であ
る。
【００１９】なお、本発明の遮断構造体は、完全に連続
して、該遮断構造体の内部と外界とを隔てていることが
望ましいが、一部に不連続の部分があっても、一応の遮
断効果を有する。
【００２０】
【実施例】以下に、本発明による実施例を、図を用いて
説明する。
【００２１】（実施例１）本発明の多層配線基板の製造
工程の一例を図２に示す。また、本実施例により作製さ
れる多層配線基板の断面を図９に示す。該多層配線基板
は、導体６を含むセラミック基板１上に、ポリイミドな
どの樹脂からなる絶縁層１１と、金属により形成され
る、配線１０と該配線を取り囲む枠状パターン９とを有
する配線層とが交互に積層されている。該配線層の最上
部１４および１４ａは、ろう接合用の金属により形成さ
れる。さらに、最上部の配線層には、半導体チップ７な
どがろう材４を介して接続されている構造を有してい
る。上記配線層は、スルーホールにより上下層間で接続
されている。また、上記枠状パターン９の上部には、多
層配線層と、半導体チップ７とを封止するためのキャッ
プ５が、ろう材４を介して取付けられている。
【００２２】（１）厚膜技術により形成された導体６を
含むセラミック基板１上に、Ａｌ、Ａｌ−Ｓi、Ａｌ−
Ｓi−Ｃu、Ｃu、Ｎｉ、Ｗ、Ｍoのいずれかの金属の金属
層、または、これらの金属のいずれかの金属と他の材料
との積層した金属層を形成する。なお、本実施例では、
金属層にＡｌを用いた。これを、フォトエッチングによ
り加工し、所定の配線パタ−ン１０を形成すると同時
に、該配線パターン１０を囲む自閉線を成す約５０μｍ
幅の枠状パターン９を形成する（図２（１）に図示）。
本実施例では、この枠状パターン９は配線１０と同じ工
程により形成されるため、配線パターン１０と同じ金属
（Ａｌ）であるが、異なる金属により形成してもよい。
しかし、この場合、工程数を増やさなければならない。
【００２３】この枠状パターン９は、後に形成される他
の層の枠状パターン９と接続して、配線を取り囲み、ポ
リイミド層に水分などが浸入するのを防ぐ障壁となる。
そこで、厚い方が気密性が高くなる。該枠状パターン９
は、１μｍ以上の厚さが望ましく、５μｍ以上あれば気
密性に問題はない。この程度の厚さは配線においても良
く用いられる厚さであるため、この枠状パターン９を配
線パターン１０と同一の成膜工程で形成することに問題
は無い。
【００２４】（２）以上のようにして金属パターン９、
１０を形成したセラミック基板１上に、ポリイミド前駆
体を主成分とするワニスを塗布し、これを焼成すること
により、数μｍ厚さのポリイミド絶縁層１１を形成す
る。なお、本実施例では、上記ポリイミド前駆体とし
て、日立化成工業（株）製の感光性ＰＩＱを用いた。そ
の後、所定の位置に、幅約５０μｍのスルーホール１２
（ポリイミド絶縁層１１の貫通孔）を形成すると同時
に、上記枠状パターン９上に、上記ポリイミド絶縁層１
１を貫通した、幅約３０μｍの溝１３を形成する（図２
（２）に図示）。上記溝１３は、上記配線パターン１０
を取り囲み、自閉線をなし、上記枠状パターン９の一部
又は全部が露出するように形成する。上記溝１３は、２
０μｍ以上あることが望ましい。
【００２５】（３）上記ポリイミド絶縁層１１およびス
ルーホール１２上に、さらに薄膜配線１０を形成すると
同時に、溝１３上に、該溝１３の側面を覆うように、さ
らに枠状の金属パターン９を形成する（図２（３）に図
示）。
【００２６】（４）上記（２）と（３）とを、所定の回
数繰り返すことにより、所定層数の配線層２を得ること
ができる（図２（４）に図示）。配線パターン１０が、
スルーホール１２内の金属膜を介して、各層間で接続し
ているように、枠状パターン９も、溝１３内の金属膜を
介して、各層間で接続している。また、枠状パターン９
は、全ての層の間で接続しているので、該枠状パターン
９は、全体で一枚の障壁としての役割を果たす。
【００２７】（５）最上層のポリイミド樹脂表面形成さ
れたスルーホール１２と溝１３との上に、ＬＳＩ接続を
兼ねたろう接合用のＮiから成る金属パターン１４およ
び１４ａを、側面を覆うように形成した後、ＬＳＩチッ
プ７をろう材４により搭載する（図２（５）に図示）。
なお、上記ろう接合用金属層には、Ｚr、Ｔi、Ｎi、Ｃ
u、Ａuなどの金属を用いることができる。
【００２８】（６）最後に、上記のＬＳＩチップ７を搭
載した多層配線基板の上から、キャップ５を被せ、溝１
３上に形成された接合用金属パターン１４上に、Ｓn−
Ｐbのようなろう材４により接合する（図２（６）に図
示）。このようにすれば、多層配線基板を得ることがで
きる。なお、本実施例では、封止のためにキャップを用
いているが、上記キャップの代わりに、モールド構造を
採ることもできる。この場合、モールドの表面を気密加
工するなどして、気密を保持する必要がある。
【００２９】上記の、キャップ５の接合は、次のように
して行う。まず、基板を洗浄、乾燥する。乾燥後、窒
素、不活性ガスなどの雰囲気中で、フラックスを塗布
し、ろう材４を、枠状パターン９に接続した接合用金属
パターン１４の上に搭載して、上記キャップ５を搭載
し、リフロー炉にて加熱して接合する。冷却後、フラッ
クスを洗浄する。
【００３０】なお、上記（２）で溝１３を形成する際、
図３に示すように、既に形成した溝１３の上部に、さら
に溝１３を形成しないようにすることが望ましい。この
ようにすれば、下層の溝１３の位置と上層の溝１３とが
重ならないように形成できる。このように、溝１３の位
置をずらすことで、絶縁層１１を形成する際に、下層の
溝１３によって生じる該絶縁層１１の凹みを最小限に抑
制できるため、上層の膜形成およびフォトエッチングが
容易になり、不良が発生することを防ぐことができる。
【００３１】（実施例２）本実施例では、上記製造方法
（２）で、溝１３を形成しない点で、実施例１とは異な
っている。本実施例により形成された配線層の説明図
を、図４に示す。本実施例では、ポリイミド絶縁層１１
の外周部側面１５に、枠状パターン９を形成することに
より、溝１３を形成することなく、各層の枠状パターン
を接続し、遮断膜（遮断構造）とすることができる。な
お、図４において、（ａ）は配線層の平面図であり、
（ａ）におけるＡＡ’間の断面図を（ｂ）に示す。
【００３２】本実施例では、実施例１と同様の製造方法
（１）〜（６）により多層配線基板を作製するが、
（２）の工程において、ポリイミド絶縁層１１を、下層
の枠状パターン９の接合しろ１７を残し、他を覆うよう
に、下層のポリイミド層より小さく形成し、溝１３を形
成せず、さらに、（３）の工程において、枠状パターン
９をポリイミド絶縁層１１の外周部１５に、一部、下層
の枠状パターン９に重なるように形成する点で、実施例
１とは異なっている。本実施例のようにすれば、実施例
１より、さらに容易に金属の遮断構造を形成することが
できる。
【００３３】（実施例３）本発明の多層配線基板の製造
工程の一例を図１１に示す。本実施例は、溝１３を無機
物で充填し、該無機物を介して上下の枠状パターンが接
続される点で、溝１３の壁面を枠状パターンに沿わせ
て、枠状パターン同士を接続させる実施例１と異なって
いる。
【００３４】（ｉ）図１１（ｉ）に示すように、厚膜技
術により形成された導体６を含むセラミック基板１上
に、下層から順にＣｒ／Ｃｕ／ＣｒまたはＴｉ／Ｃｕ／
Ｃｒの３層から成る金属層２０をスパッタまたは蒸着法
により成膜する。なお、本実施例では、Ｃｒ／Ｃｕ／Ｃ
ｒの３層から成る金属層２０を形成した。
【００３５】（ii）これを所定の配線パターン１０及び
基板の辺に沿った自閉線状の金属パターン（枠状パター
ン）９を形成するべく、フォトレジストのパターンを形
成後、上記３層の金属層を順次エッチングする。これに
より配線と同時に、図１1（ii）に示すように、基板周
辺部に基板の辺に沿った自閉線を成すような１０μｍな
いし１０ｍｍ幅の金属の枠状パターン９が形成される。
この枠状パターン９は配線パターン１０と同じ材料及び
工程により同時に形成されるため、工程が増えることは
ない。また、この金属層２０は厚い方が基板表面の微細
な凹凸を覆うことで気密性が高くなるため、１μｍ以上
の厚さが望ましく、５μｍ以上あれば気密性に問題はな
い。この程度の厚さは配線においても良く用いられる厚
さであるため、配線１０と枠状パターン９を同一の成膜
工程で形成することに問題は無い。
【００３６】（iii）このようにして形成した配線パタ
ーン１０および枠状パターン９の上に、ポリイミド前駆
体を主成分とするワニスを塗布し、これをベークするこ
とにより配線上でも５μｍ以上の厚さを有するポリイミ
ドの層間絶縁層１２を形成する。その後、図１１（ii
i）に示すように、所定の位置に、基板１上の表面の配
線１０と絶縁層１１上の配線１０とを電気的に接続する
ためのスルーホール１２をフォトエッチングにて形成す
るが、これと同時に基板周辺部の枠状パターン９の上
に、基板面に投影したとき、この枠状パターン９と重な
り、かつ、重なった部分が配線パターン１０を取り囲ん
で自閉線を形成するように溝１３を形成する。
【００３７】（iv）その後、図１１（iv）に示すよう
に、スルーホール１２および溝１３の底に露出した、３
層の金属よりなる金属層９および１０の最上層であるＣ
ｒ層を、エッチングにより除去することで、金属層９お
よび１０の第２の層であるＣｕ層を露出させる。この状
態の基板をＣｕの無電解めっき液に浸し、スルーホール
１２および溝１３にＣｕ膜２１を成長させることで、ス
ルーホール１２をＣｕ膜２２で埋めると同時に、溝１３
をＣｕ膜２１で埋める。この時、めっき液への浸漬時間
を調整することで、めっきにより成長させたＣｕ膜２
１、２２の表面を層間絶縁層１１の表面の高さとほぼ同
じ高さにすることが出来る。また、めっきによって成長
させる金属はＣｕに限らずＮｉのように、めっき法によ
り厚く成長させることが可能な金属膜でも適用可能であ
る。溝１３はめっきのＣｕ膜２１により完全に埋めるこ
とが望ましいので、パターニング時の位置合わせ精度等
を考慮すると、その幅は、枠状金属パターン９の幅より
狭いことが望ましく、２０μｍ以上狭い場合が良好であ
る。また、めっきによって形成されたＣｕ膜２１の側面
が枠状金属パターン９の側面の位置に重なる場合は、枠
状金属パターン９とＣｕ膜２１の有する内部応力の和
が、枠状金属パターン９の端部の基板表面にかかるた
め、この応力により基板１の表面が破壊されることもあ
る。従って、この点においてもＣｕ膜２１の幅は枠状金
属パターン９の幅より狭いことが望ましい。
【００３８】なお、本実施例においては、スルーホール
１２と溝１３とを、同一の金属により同一の工程で充填
したが、溝１３の充填を、他の無機物（セラミックスな
ど）を用いて行なうこともできる。ただし、このように
した場合は、工程数が増すため、工程数の面から考えれ
ば、本実施例のように、同一の金属を用いて、スルーホ
ール１２と同じ工程で充填することが望ましい。
【００３９】（ｖ）上記（i）〜（iv）と同様の工程を
繰り返すことで多層配線の形成と同時に金属の壁を絶縁
層中に順次形成し、その後、図１１（ｖ）に示すように
最上層表面にＬＳＩのはんだ接続用金属層を兼用したろ
う接合用の金属層として、Ｚr，Ｔi，Ｎi，Ｃu，Ａuの
層のうちの何れか、またはＣｒ等のような接着力向上の
ための金属層と、上記の金属層の１〜３種とを積層し、
これをフォトエッチングによりＬＳＩ接続用金属層パタ
ーン１４ａおよびキャップ接合用金属層パターン１４に
加工する。
【００４０】（vi）最後に、ＬＳＩチップ７をはんだ８
により接続し、この上から、キャップ５をＳnーＰbのよ
うなろう材４により、キャップ接合用金属層パターン１
４に接合し、図１１（vi）に示すように、ＬＳＩチップ
７を気密封止する。
【００４１】ＬＳＩ７の接続法は上記のようなＣＣＢ
（Controlled Collapse Bonding）法ばかりでなく、Ｗ
Ｂ（Wire Bonding）法，ＴＡＢ（Tape Automated Bondi
ng）法等も適用できる。しかし、接続面積が大きくなる
ことや接続に手間がかかる等の欠点があることや、ＣＣ
Ｂ法ではＬＳＩ７の接続と同時にキャップ５の接続が可
能であるという利点があることを考えると、ＣＣＢ法に
より接続することが望ましい。
【００４２】本実施例のようにすれば、ポリイミド絶縁
層１１の厚さが厚い（すなわち、溝１３の深さが深い）
場合であっても、上下の枠状パターン９を確実に接続さ
せることができる。
【００４３】（実施例４） 図１２（ａ）および（ｂ）に示すように、実施例３と同
様の工程により配線基板を形成するにあたり、上記
（ｖ）の工程において、めっきによるＣｕ膜２１と、枠
状金属パターン９の位置を形成する位置を、順次下層で
の形成位置とは異なる位置とする。このようにすること
で、Ｃｕ膜２１と枠状金属パターン９との内部応力が、
各層ごとにポリイミドの層間絶縁層１１で吸収されるた
め、基板１にかかる応力を小さくすることができる。こ
の結果、熱疲労等による基板の破壊を防ぐことができ、
より信頼性の高い配線基板を得ることができる。図１２
（ａ）の場合は、三層目より上の枠状金属パターン９お
よびＣｕ膜２１は、必ず三層下の同じ位置が、ポリイミ
ド絶縁層１１であるために、応力の吸収を確実に行うこ
とができる。また、図１２（ｂ）においては、複数のＣ
ｕ膜２１と枠状金属パターン９から成る壁を形成するの
に必要な基板上の面積が少ないため、配線基板の小型化
および基板表面の有効利用が可能である。
【００４４】（実施例５）本実施例は、実施例２と同様
に、溝１３を形成せず、枠状パターン９をポリイミド層
１１の外周部１５にそわせることにより、上下の枠状パ
ターン９を連結させ、遮断構造を形成する。しかし、本
実施例では、実施例２と異なり、上層になるほど、枠状
パターンの幅を広くし、下層の枠状パターン９を覆うよ
うに形成する。本実施例により作製される多層配線基板
の説明図を図１に示す。なお、図１において、（ａ）は
配線層の平面図であり、（ａ）におけるＡＡ’間の断面
図を（ｂ）に示す。
【００４５】本実施例のようにすれば、下層の配線層で
は、枠状パターンが多層重なることになり、実施例２の
場合より、厚い遮断構造とすることができ、気密性を高
めることができる。
【００４６】（実施例６）本実施例では、実施例５と同
様に、ポリイミド層の外周部１５に枠上パターン９をそ
わせ、かつ、枠状パターン９を形成する際、下層の枠状
パターン９を覆うように上層の枠状パターン９を形成す
る。しかし、最上層に形成される接合用金属層１４が、
最上層の枠状パターン９をさらに覆うように形成する点
で、実施例３とは異なっている。本実施例により形成さ
れた配線層の説明図を、図５に示す。なお、図５におい
て、（ａ）は配線層の平面図であり、（ａ）におけるＡ
Ａ’間の断面図を（ｂ）に示す。
【００４７】本実施例のようにすれば、接合を行う際、
枠状パターン９を覆っている接合用金属層１４の表面全
体にろう材４が流れて凝固することにより、ろう材４に
よっても気密封止が行われ、より確実に配線基板の気密
性を保つことができる。
【００４８】（実施例７）本実施例では、実施例１とほ
ぼ同様の方法により多層配線基板の遮断構造を形成する
が、実施例１に記載した（２）の工程で、溝１３を２本
形成し、（３）の工程で、２本の溝１３の両方の側面を
金属膜で覆うように、枠状パターン９を形成する点で実
施例１とは異なっている。本実施例により形成される多
層配線基板の断面図を図６（ａ）に示す。なお、本実施
例では、１層あたりの溝１３の数は、２本となっている
が、３本以上にしてもよい。
【００４９】また、実施例３に記載された製造方法によ
り、絶縁層の溝１３を多重に設け、これをめっき等の手
法によって形成するＣｕ膜２１で埋めて、図６（ｂ）に
示すような構造を有する多層配線基板を作製してもよ
い。
【００５０】本実施例によれば、上下の枠状パターン９
を結合させる部分を２重に形成することになるため、気
密を保つための遮断構造を多重にすることができ、より
確実に気密性を確保できる。
【００５１】（実施例８）本実施例では、実施例１とほ
ぼ同様の方法により、多層配線基板の遮断構造を形成す
るが、実施例１に記載した（５）の工程で、接合用金属
層１４を形成する際、穴１６を形成する点で異なってい
る。本実施例により形成された配線層の説明図を、図７
に示す。なお、図７において、（ａ）は配線層の平面図
であり、（ａ）におけるＡＡ’間の断面図を（ｂ）に示
す。
【００５２】最上層に設けるろう接合のための金属層パ
ターン１４は、接合を確実に行うために１〜５ｍｍ程度
の幅を有することが多い。有機絶縁層上にこのように幅
の広い金属パターンがある場合、パターン直下の有機絶
縁層中に吸蔵された水分等が接合時の加熱により気化膨
張し、この時に生じる圧力により金属層が絶縁層表面か
ら剥離する不良を生じることが多い。特に、最上層のポ
リイミド層１１は、外気に触れているため吸蔵している
水分が、他の層に比べて多く、また、接合による熱も、
最も直接的に受ける。このため、最上層に形成された接
合用金属パターン１４は、接合により剥離しやすい。
【００５３】本実施例では、最上層の接合用の金属層パ
ターン１４に穴１６形成し、ここからガスを逃がすこと
で、接合時の加熱による剥がれ不良を防ぐことができ
る。なお、穴１６の代わりに、溝を形成してもよい。ま
た、接合用金属層１４のみでなく、枠状パターン９に穴
１６を形成してもよい。いずれの場合も、穴１６または
溝は、遮断構造の連続性を害することのないように形成
しなけばならない。
【００５４】なお、穴１６は、実施例３に記載された製
造方法により作製される多層配線基板のキャップ接続用
金属層パターン１４に形成しても、同様の効果が得られ
る。
【００５５】（実施例９）本実施例では、多層配線基板
の遮断構造を、最上層の接合用金属層１４のみで形成す
る。本実施例により形成された配線層の説明図を、図１
０に示す。なお、図１０において、（ａ）は配線層の平
面図であり、（ａ）におけるＡＡ’間の断面図を（ｂ）
に示す。本実施例の製造方法は、実施例１に記載した
（１）の工程および（３）の工程で、枠状パターン９を
形成せず、（２）の工程で、溝１３を形成しない。ま
た、（２）の工程では、基板の一部（外周部）１８を残
して、絶縁層を形成する。さらに、（５）の工程では、
配線の接合のための接合用金属層とともに、（２）の工
程で残された基板の外周部１８と、ポリイミド層１１の
側面１５を覆うように、枠状に接合用金属層を形成す
る。本実施例により形成された配線層の説明図を、図１
０に示す。なお、図１０において、（ａ）は配線層の平
面図であり、（ａ）におけるＡＡ’間の断面図を（ｂ）
に示す。
【００５６】（実施例１０）実施例１および３におい
て、絶縁層中に形成する金属からなる壁は配線パターン
の配置によっては図１３（ａ）に示すように基板上の一
部のみを囲むように形成することも可能である。また、
図１３（ｂ）に示すように基板上の複数の部分を囲むよ
うに形成することもできる。このようにすることで、必
要な部分にのみ気密性をあたえることができ、チップ型
抵抗およびコンデンサのようなディスクリート部品２３
と、キャップ５で気密封止したＬＳＩチップ７とを基板
上に混載することも可能である。
【００５７】（実施例１１）セラミック基板上に直接力
をかけた場合の基板の破壊強度と、同じ基板上にポリイ
ミド絶縁層を８μｍの厚さに形成した後、該ポリイミド
絶縁層表面に力をかけた場合の破壊強度を測定した。結
果を図１４に示す。この図ではパラメータとして基板表
面の面粗さをとっている。実験を行った面粗さの範囲内
では、ポリイミド絶縁層を形成した場合１４１の方が、
ポリイミド絶縁層を形成しない場合１４２より基板の破
壊強度が大きく、場合によっては２倍以上の強度になる
こともある。従って、この結果から、封止用のキャップ
のろう接合時や、配線基板の使用時の、温度変化等によ
り大きな応力がかかるろう接合用のパターンは、基板上
に直接形成するよりも、ポリイミド絶縁層上に形成した
方が、信頼性及び製造歩留まりの点から有利であること
がわかる。
【００５８】（実施例の効果）上記各実施例によれば、
多層配線層形成時に工程を追加することなく、水分およ
びガスの基板内部への侵入を防ぐことのできる、遮断構
造を有する配線基板を得ることができる。特に、セラミ
ック基板上に多層の薄膜配線層を有する高密度実装基板
においては、その効果は大きく、薄膜配線層の最表面の
有機絶縁層の表面にＬＳＩ封止用キャップをろう接合に
より直接固着できるため、改めてキャップ固着用のパッ
ドを形成する必要がない。また、比較的柔軟な有機物の
上にキャップを固着できるため、ろう接合時の熱サイク
ルに伴ってキャップ／基板間に生じる熱応力を絶縁層表
面の弾塑性変形にて吸収することができ、脆性材料であ
るセラミックに直接大きな応力がかかることがない。従
って、基板表面の破壊およびクラック等の発生を防ぐこ
とができるため、封止の信頼性が高くなるという効果も
あり、本実施例による配線基板は計算機および交換器等
の高密度実装基板にも好適である。
【００５９】さらに、配線基板の製造工程において、各
配線層の配線パターンを形成すると同時に、あるいは、
配線パターンを形成し、該配線を接続するため、スルー
ホールを充填すると同時に、絶縁層中または絶縁層端部
に気密を保つための遮断壁が形成されるため、配線層を
気密封止するための新たな工程を追加する必要が全くな
い。従って、従来に比べ、工程数を大きく減らすことが
できると同時に封止部形成時の難しいプロセスにおける
新たな不良発生も防止できるため、従来よりも歩留まり
の向上も実現できる。
【００６０】また、脆いセラミックまたはガラスのよう
な基板を用いる場合にも、接合時の熱応力が有機絶縁層
において緩和されてしまうために基板に応力が伝わら
ず、接合時の応力による基板表面の破壊およびクラック
の発生を防ぐことができる。このため、製造歩留まり及
び配線基板の信頼性を大幅に向上させることができる。
更に、遮断壁の形成に必要な領域の面積も小さく、ろう
接合用の金属パターンの下に収まってしまうために、配
線基板の実効的な実装密度を向上させることができる。
また、配線パターンをこの遮断壁に近接して形成できる
ため、この点からも実効的な実装密度を向上が実現でき
る。
【００６１】
【発明の効果】本発明によれば、有機物残渣による固着
不良が発生せず、工程数が増加せず、また、キャップの
接着のために必要な面積の少ない、多層配線基板の製造
方法および、多層配線基板が提供される。
【図面の簡単な説明】
【図１】 枠状パターンが下層の枠状パターンを覆うよ
うに形成される多層配線基板の平面図および断面図であ
る。
【図２】 本発明による多層配線基板の製造方法の一例
を示す説明図である。
【図３】 溝の位置をずらした多層配線基板の断面図で
ある。
【図４】 絶縁層の外周部に枠状パターンを形成する多
層配線基板の平面図および断面図である。
【図５】 枠状パターンが下層の枠状パターンを覆うよ
うに形成し、さらに、最上層の接合用金属層が枠状パタ
ーンを覆うように形成した多層配線基板の平面図および
断面図である。
【図６】 溝を二重に設けた多層配線基板の断面図であ
る。
【図７】 最上層の接合用金属層に、ガス抜き用の穴を
設けた多層配線基板の平面図および断面図である。
【図８】 従来の多層配線基板の断面図である。
【図９】 本発明の多層配線基板の断面図である。
【図１０】 接合用金属層のみで遮断構造体を形成した
多層配線基板の断面図である。
【図１１】 本発明による多層配線基板の製造方法の一
例を示す説明図である。
【図１２】 金属により充填された溝が、重ならないよ
うに配置された多層配線基板の断面図である。
【図１３】 基板の一部に遮蔽構造が形成された多層配
線基板の平面図である。
【図１４】 基板表面の破壊強度試験の結果を示すグラ
フである。
【符号の説明】
１…セラミック配線基板、 １ａ…セラミック基板表
面、 ２…多層配線層、２ａ…多層配線層表面、 ３…
金属層、 ４…ろう材、 ５…封止用キャップ、 ６…
厚膜導体、 ７…ＬＳＩチップ、 ８…ＣＣＢ接続用は
んだボール、９…金属の枠状パターン、 １０…配線、
１１…ポリイミド絶縁層、 １２…スルーホール、
１３…絶縁層の溝、 １４…ろう接合用の金属層パター
ン、１５…外周部側壁、 １６…ガス抜き用穴、 １７
…接着しろ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所 内 (72)発明者 松山 治彦 神奈川県秦野市堀山下１番地 株式会社 日立製作所 汎用コンピュータ事業部 内 (56)参考文献 特開 平５−95053（ＪＰ，Ａ) 特開 平１−135099（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/02 H01L 23/52 H05K 3/46

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】導体からなる少なくとも１層の配線層と、
    有機物よりなる少なくとも１層の絶縁層と、基板とを有
    し、上記配線層と上記絶縁層とが、基板上に交互に積層
    した構造を有する多層配線基板において、 上記絶縁層および上記配線層を覆うためのキャップを有
    し、 上記配線層は、配線をなす配線パターンと、該配線パタ
    ーンを取り囲む枠状パターンとを有し、 上記絶縁層は、外周部および／または内部に、無機物よ
    りなる遮断構造体を有し、 上記遮断構造体は、上記枠状パターンが、上記枠状パタ
    ーンと連続することにより構成され、 上記キャップは、上記遮断構造体の最上層に接合されて
    いることを特徴とする多層配線基板。
  2. 【請求項２】請求項１において、 前記絶縁層は、無機物の充填された溝を有し、 前記枠状パターンは、前記溝に充填された無機物を介し
    て連続することを特徴とする多層配線基板。
  3. 【請求項３】請求項１において、 前記遮断構造体を形成する無機物は、導体であることを
    特徴とする多層配線基板。
  4. 【請求項４】請求項３において、 前記遮断構造体を形成する導体は、前記配線パターンを
    形成する導体と同じものであることを特徴とする多層配
    線基板。
  5. 【請求項５】請求項３において、 前記遮断構造体を形成する無機物は、Ａｌ、Ａｌ−Ｓ
    i、Ａｌ−Ｓi−Ｃu、Ｃu、Ｎｉ、Ｗ、Ｍoのうち、いず
    れかの導体を有することを特徴とする多層配線基板。
  6. 【請求項６】請求項２において、 前記溝は、基板面に投影したとき、互いに重ならない位
    置にあることを特徴とする多層配線基板。
  7. 【請求項７】請求項２において、 前記溝は、同一層において、多重に存在することを特徴
    とする多層配線基板。
  8. 【請求項８】請求項１において、 前記遮断構造体を構成する枠状パターンの内の少なくと
    も１層は、ガス抜き用の穴を有することを特徴とする多
    層配線基板。
  9. 【請求項９】請求項１において、 前記基板は、前記遮断構造体を複数有することを特徴と
    する多層配線基板。
  10. 【請求項１０】基板上に導体よりなる配線層を形成する
    第１の配線層形成工程、上記配線層上に有機物よりなる
    絶縁層を形成する絶縁層形成工程、上記第１の配線層形
    成工程により形成された配線層と、上記絶縁層形成工程
    により形成された絶縁層の上部に形成される配線層とを
    接続するためのスルーホールを上記絶縁層に形成するス
    ルーホール形成工程、上記絶縁層上に配線層を形成する
    第２の配線層形成工程、および上記絶縁層形成工程から
    上記第２の配線層形成工程までを必要回繰り返す工程を
    有する多層配線基板の製造方法において、 上記第１の配線層形成工程および第２の配線層形成工程
    において、配線パターンを取り囲む枠状パターンがさら
    に形成され、 上記第２の配線層形成工程において、形成される上記枠
    状パターンは、下層の枠状パターンに接続するように形
    成され、 上記第２の配線層形成工程により形成された最上層の配
    線層の枠状パターン上に、上記配線層および上記絶縁層
    を外気から遮蔽する機能を有するキャップを接合するキ
    ャップ接合工程を有することを特徴とする多層配線基板
    の製造方法。
  11. 【請求項１１】請求項１０において、 前記スルーホール形成工程において、上記枠状パターン
    の上部の絶縁層に、上層と下層との枠状パターンを接続
    するための溝をさらに形成し、 前記第２の配線層形成工程において、上記溝の側面を導
    体層が覆うように枠状パターンをさらに形成することを
    特徴とする多層配線基板の製造方法。
  12. 【請求項１２】請求項１１において、 前記スルーホール形成工程は、前記溝を無機物により充
    填する工程を有し、 前記第２の配線層形成工程において、形成される上記枠
    状パターンは、上記スルーホールに充填される無機物を
    介して、下層の枠状パターンに接続するように形成され
    ることを特徴とする多層配線基板の製造方法。
  13. 【請求項１３】請求項１０において、 前記絶縁層形成工程において、下層の前記枠状パターン
    の少なくとも一部を接続しろとして残して他を覆うよう
    に前記絶縁層を形成し、 前記第２の配線層形成工程は、上記露出した下層の枠状
    パターンに接続するように枠状パターンを形成すること
    を特徴とする多層配線基板の製造方法。
  14. 【請求項１４】請求項１０において、 前記枠状パターンは、前記配線パターンと同じ導体によ
    り形成されることを特徴とする多層配線基板の製造方
    法。
  15. 【請求項１５】請求項１０において、 前記枠状パターンを形成する導体は、Ａｌ、Ａｌ−Ｓ
    i、Ａｌ−Ｓi−Ｃu、Ｃu、Ｎｉ、Ｗ、Ｍoのうちいずれ
    かを有することを特徴とする多層配線基板の製造方法。
  16. 【請求項１６】請求項１１において、 前記溝は、基板面に投影したとき、互いに重ならない位
    置に配置されることを特徴とする多層配線基板の製造方
    法。
  17. 【請求項１７】請求項１３において、 前記第２の配線層形成工程により形成される枠状パター
    ンは、下層の枠状パターンの前記接続しろを覆うように
    形成されることを特徴とする多層配線基板の製造方法。
  18. 【請求項１８】請求項１１において、 前記溝は、同一層において、多重に形成されることを特
    徴とする多層配線基板の製造方法。
  19. 【請求項１９】請求項１０において、 前記遮断構造体を構成する枠状パターンの内の少なくと
    も１層は、ガス抜き用の穴を有することを特徴とする多
    層配線基板の製造方法。
  20. 【請求項２０】基板と積層体とを有し、該積層体は、該
    基板上に、導体からなる少なくとも１層の配線層と、有
    機物よりなる少なくとも１層の絶縁層とを交互に積層し
    た構造を有する多層配線基板において、 積層体の一部に、積層体中の少なくとも配線パターン群
    の存在する空間の周囲を取り囲み、該配線パターン群の
    存在する空間に、物質が浸入するのを遮断する導体膜群
    を有し、 上記導体膜群を構成する導体膜は、互いに積層した部分
    を有することを特徴とする多層配線構造体。
JP30551593A 1993-06-12 1993-12-06 多層配線基板および多層配線基板の製造方法 Expired - Fee Related JP3260941B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30551593A JP3260941B2 (ja) 1993-06-18 1993-12-06 多層配線基板および多層配線基板の製造方法
US08/262,270 US6124553A (en) 1993-06-12 1994-06-20 Multilayer wiring board having vent holes and method of making

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-147745 1993-06-18
JP14774593 1993-06-18
JP30551593A JP3260941B2 (ja) 1993-06-18 1993-12-06 多層配線基板および多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0799265A JPH0799265A (ja) 1995-04-11
JP3260941B2 true JP3260941B2 (ja) 2002-02-25

Family

ID=26478201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30551593A Expired - Fee Related JP3260941B2 (ja) 1993-06-12 1993-12-06 多層配線基板および多層配線基板の製造方法

Country Status (2)

Country Link
US (1) US6124553A (ja)
JP (1) JP3260941B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12018847B2 (en) 2018-12-20 2024-06-25 Samsung Electronics Co., Ltd. Air conditioner

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
JP2003087149A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
US7061095B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Printed circuit board conductor channeling
JP5173160B2 (ja) * 2006-07-14 2013-03-27 新光電気工業株式会社 多層配線基板及びその製造方法
US20100059244A1 (en) * 2007-03-05 2010-03-11 Kyocera Corporation Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
JP6439046B2 (ja) * 2015-07-03 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6527420B2 (ja) * 2015-07-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102519060B1 (ko) 2017-12-27 2023-04-07 삼성전자주식회사 공기조화기
JP7063718B2 (ja) * 2018-05-17 2022-05-09 エイブリック株式会社 プリモールド基板とその製造方法および中空型半導体装置とその製造方法
JP7145068B2 (ja) * 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
JPS5816552A (ja) * 1981-07-22 1983-01-31 Fujitsu Ltd 半導体素子用パッケ−ジ
JPS60117696A (ja) * 1983-11-30 1985-06-25 沖電気工業株式会社 Ｅｐｒｏｍの実装構造
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
JPH01154669U (ja) * 1988-04-14 1989-10-24
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5371321A (en) * 1992-07-22 1994-12-06 Vlsi Technology, Inc. Package structure and method for reducing bond wire inductance
JP2948039B2 (ja) * 1992-12-28 1999-09-13 株式会社日立製作所 回路基板
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12018847B2 (en) 2018-12-20 2024-06-25 Samsung Electronics Co., Ltd. Air conditioner

Also Published As

Publication number Publication date
JPH0799265A (ja) 1995-04-11
US6124553A (en) 2000-09-26

Similar Documents

Publication Publication Date Title
US6594891B1 (en) Process for forming multi-layer electronic structures
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
EP0052920B1 (en) Electronic circuit interconnection system
US5875102A (en) Eclipse via in pad structure
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
US20040164414A1 (en) Semiconductor device package and method of making the same
JP3356921B2 (ja) 半導体装置およびその製造方法
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP3260941B2 (ja) 多層配線基板および多層配線基板の製造方法
US6596620B2 (en) BGA substrate via structure
US20050082647A1 (en) Tape circuit substrate and semiconductor chip package using the same
KR100675569B1 (ko) 반도체 장치용 테이프 캐리어, 이를 사용한 반도체 장치및 이들의 제조방법
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
US4965700A (en) Thin film package for mixed bonding of chips
JP3281591B2 (ja) 半導体装置およびその製造方法
EP0475223A2 (en) Method of fabricating integrated circuit chip package
JP2691352B2 (ja) 電子部品塔載装置
JP2006339293A (ja) 回路モジュール
JP2760360B2 (ja) はんだバンプとその製造方法
JP2636602B2 (ja) 半導体装置
KR100708045B1 (ko) 반도체패키지 및 그 제조 방법
JP2000031319A (ja) 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置
JPH06291246A (ja) マルチチップ半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees