CN100367491C - 中间基板 - Google Patents

中间基板 Download PDF

Info

Publication number
CN100367491C
CN100367491C CNB200410061538XA CN200410061538A CN100367491C CN 100367491 C CN100367491 C CN 100367491C CN B200410061538X A CNB200410061538X A CN B200410061538XA CN 200410061538 A CN200410061538 A CN 200410061538A CN 100367491 C CN100367491 C CN 100367491C
Authority
CN
China
Prior art keywords
mentioned
terminal
core
array
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410061538XA
Other languages
English (en)
Other versions
CN1702854A (zh
Inventor
神户六郎
柏木哲哉
木村幸广
杉本康宏
铃木一广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004160224A external-priority patent/JP2005039217A/ja
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1702854A publication Critical patent/CN1702854A/zh
Application granted granted Critical
Publication of CN100367491C publication Critical patent/CN100367491C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种中间基板，包括：基板芯，由芯主体部和陶瓷副芯部构成，上述芯主体部由高分子材料构成，呈板状，在第一主表面上以减少自身厚度的方式开口形成副芯收纳部，上述副芯部由陶瓷构成，呈板状，以和上述芯主体部在厚度方向上一致的方式收纳在上述副芯收纳部内；第一端子阵列，形成在该基板芯的第一主表面一侧，由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子及第一侧第二种端子、和第一侧信号端子构成。第一端子阵列通过以下位置关系形成：在向与上述基板芯的板而平行的基准面的正射投影中，全部包含在上述陶瓷副芯部的投影区域内。

Description

中间基板
技术领域
本发明涉及一种中间基板。
背景技术
专利文献1：特开2001-035966号公报
CPU及其他的LSI等高速操作的半导体集成电路元件近年来逐渐小型化，信号端子、电源端子或接地端子的数量增加，而端子间距离也逐渐缩小。多个端子密集的集成电路侧的端子阵列以倒装片的方式连接至母板侧的技术被普及，但集成电路侧的端子阵列和母板侧的端子阵列在端子间隔上有很大的差距，需要用于将其变换的中间基板。
在上述中间基板中，被称为有机封装基板的部分，具有互相积层由高分子材料构成的电介质层和导体层的配线积层部，在该配线积层部的由电介质形成的第一主表面上，配置有倒装片连接用的端子阵列。配线积层部在以由玻璃纤维强化的环氧树脂等高分子材料为主体的基板芯上形成。在IC侧的端子间隔和作为连接对象的主板(母板)侧的端子间隔之间存在相当大的开口时，用于其变换的配线及贯通孔的配设图形，与端子数增加相应，趋于细化及复杂化，但有机封装基板存在以下优点：可以通过光刻蚀技术和电镀技术的组合，高精度且容易地形成这种微细而又复杂的配线图形。
但是，有机封装基板，除了作为连接对象的主板(例如母板)以高分子材料为主体之外，自身的构成材料也以高分子材料为主体，因此进行了回流焊接等加热历史时，以硅为主体的半导体集成电路元件(线膨胀系数为例如2～3ppm/℃)和主板(线膨胀系数为例如17～18ppm/℃)的线膨胀系数差不能被完全吸收，容易产生焊锡剥落等问题。
另一方面，在专利文献1等中，公开了由陶瓷构成基板的主材料的陶瓷封装基板。使用这种陶瓷封装基板时，可以弥补被倒装片连接的半导体集成电路元件和主板间的很大的线膨胀系数之差，特别是可以有效地防止与半导体集成电路元件的端子间的焊锡接合部由热应力而断线等问题。
但是，陶瓷封装基板，由于配线部利用金属膏的印制、烧成形成，因此在能利用光刻蚀技术的有机封装基板之使配线部细微化、高集成化比较困难，半导体集成电路侧的端子间隔的缩小也存在限制。因此，可以考虑下述多段基板连接结构：在主板侧连接由有机封装基板构成的第一中间基板，在该第一中间基板连接由陶瓷构成的第二中转基板，在该第二中转基板连接半导体集成电路元件，但由于只要中间基板的个数增加，基板连接结构的高度方向的尺寸就增大，因此难以对应小型化的要求，并且由于连接工时增加，因此还存在效率低的缺点。
发明内容
本发明的课题是提供如下中间基板：难以发生由热应力产生的断线，并且可以容易地获得基板连接结构整体的低高度化(低背化)，可以减少连接工时。
为了解决上述课题，本发明的中间基板，其特征在于，包括：基板芯，由芯主体部和副芯部构成，上述芯主体部由高分子材料(其概念包括使陶瓷纤维及粒子等填料复合化的材料)构成，呈板状，在第一主表面上以减少自身厚度的方式开口形成副芯收纳部，上述副芯部由比上述芯主体部的线膨胀系数小的材料构成，呈板状，以和上述芯主体部在厚度方向上一致的方式收纳在上述副芯收纳部内；第一端子阵列，形成在上述基板芯的第一主表面一侧，由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子及第一侧第二种端子、和第一侧信号端子构成；以及第二端子阵列，形成在上述基板芯的第二主表面一侧，由分别与上述第一侧第一种端子及第二种端子导通的第二侧第一种端子及第二侧第二种端子，和与上述第一侧信号端子导通的第二侧信号端子构成，上述第一端子阵列通过以下位置关系形成：在向与上述基板芯的板面平行的基准面的正射投影中，与上述副芯部的投影区域重叠。
根据上述结构，把由线膨胀系数比由高分子材料构成的芯主体小的材料构成的副芯部埋设到基板芯内，以使其与倒装片连接至半导体集成电路元件侧的第一端子阵列的区域重叠，由于具有上述结构，因此可以对于第一端子阵列内的端子，充分地缩小与半导体集成电路元件侧的线膨胀系数差，进而可以使其难以大幅地产生由热应力引起的断线等。此外，在与第一中间基板相当的芯主体部，埋设与第二中间基板相当的副芯部，因此可以使使用了中间基板的半导体集成电路元件和主板的连接结构整体低高度化，可以减少连接工时。
本发明的中间基板，也可以如下构成。即，包括：基板芯，由芯主体部和副芯部构成，上述芯主体部由高分子材料(其概念包括使陶瓷纤维及粒子等填料复合化的材料)构成，呈板状，在第一主表面上以减少自身厚度的方式开口形成副芯收纳部，上述副芯部由比上述芯主体部的线膨胀系数小的材料构成，呈板状，以和上述芯主体部在厚度方向上一致的方式收纳在上述副芯收纳部内；第一端子阵列，形成在上述基板芯的第一主表面一侧，由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子及第一侧第二种端子、和第一侧信号端子构成；以及第二端子阵列，形成在上述基板芯的第二主表面一侧，由分别与上述第一侧第一种端子及第二种端子导通的第二侧第一种端子及第二侧第二种端子，和与上述第一侧信号端子导通的第二侧信号端子构成，上述第一端子阵列通过以下位置关系形成：在向与上述基板芯的板面平行的基准面的正射投影中，全部包含在上述副芯部的投影区域内。
根据上述结构，把调整了尺寸的副芯部埋设到基板芯内，以使其包含与倒装片连接至半导体集成电路元件侧的第一端子阵列的全部区域，由于具有上述结构，因此可以对于第一端子阵列内的端子，充分地缩小与半导体集成电路元件侧的线膨胀系数差，进而可以使其难以大幅地产生由热应力引起的断线等。此外，在与第一中间基板相当的芯主体部，埋设与第二中间基板相当的副芯部，因此可以使使用了中间基板的半导体集成电路元件和主板的连接结构整体低高度化，可以减少连接工时。
以上的本发明的效果，在副芯部与第一端子阵列的形成区域的面积同等或比其大时特别显著。
副芯部，并不特别限定于比芯主体部的线膨胀系数小的材质。但是，考虑到高分子材料的线膨胀系数比较高，使副芯部为由陶瓷构成的陶瓷副芯部，这样可以更为显著地达成缩小与半导体集成电路元件间的线膨胀系数差的效果。
此时，形成陶瓷副芯部的陶瓷，可以使用氧化铝(7～8ppm/℃)、玻璃陶瓷(把氧化铝等无机陶瓷填料添加了40～60重量分至硼硅玻璃或硼硅酸铅盐玻璃的一种复合材料)等。前者的线膨胀系数在各种陶瓷中特别小，与应该连接的半导体集成电路元件间的线膨胀系数差的缩小效果好。此外，通过向氧化铝中添加Si、Mn、Ti、Zr及元素周期表2a族元素等添加剂，可以使烧成温度降低，能够使其与包含Cu的高导电率材料同时烧成。作为具体的添加剂，可以添加SiO2-MnO2-TiO2-ZrO2-BaO-MgO，烧成温度可以在1350℃以下(具体的说在1250℃)烧成。另一方面，后者存在以下优点：低温烧成容易，且，在根据需要形成金属配线部及贯通孔等时，可以与以Cu或Ag为主体的熔点比较低的高导电率金属材料同时烧成。
此外，形成陶瓷副芯部的陶瓷可以由下述氧化物系玻璃材料构成：通过SiO2换算使Si成分的含有率在68质量％以上99质量％以下，通过在从室温到200℃的温度范围内，由形成比SiO2线膨胀系数大的氧化物的氧化物形成阳离子，构成Si以外的阳离子成分，把1ppm/℃的从室温到200℃的平均的线膨胀系数调整至1ppm/℃以上7ppm/℃以下。
在从室温到200℃的温度范围内的SiO2的线膨胀系数为1ppm/℃左右，非常小，通过由含有了形成线膨胀系数比其大的氧化物的氧化物形成阳离子的如上所述的材料，构成副芯部，与该氧化物形成阳离子的种类和含有量相对应，可以把该玻璃材料的线膨胀系数自由地调整至1ppm/℃以上的任意值。其结果，使用了该玻璃材料的副芯部，可以尽可能的缩小与组装的半导体集成电路元件的线膨胀系数的差，可以大幅度地提高与倒装片连接等的半导体集成电路元件的端子连接状态的可靠性。
作为连接对象的半导体集成电路元件为Si半导体零部件时，由于Si的线膨胀系数为3ppm/℃左右，优选的是，把氧化物系玻璃材料的线膨胀系数调整至1ppm/℃以上6ppm/℃以下，特别是调整至2ppm/℃以上5ppm/℃以下。另一方面，作为连接对象的半导体集成电路为由与GaAs匹配的III-IV族化合物构成的化合物半导体零部件时，由于该半导体的线膨胀系数为5～6ppm/℃，因此优选的是，把氧化物系的玻璃材料的线膨胀系数调整至4ppm/℃以上7ppm/℃以下。任何一种情况下，在与组装于副芯部上的半导体集成电路元件的端子连接结构中，基于零部件/基板间的线膨胀系数差的热剪切应力难以作用，可以大幅度地减少连接断线等故障发生的概率。
此时，若构成副芯部的氧化物系玻璃材料的SiO2的含有率未满68质量％，则难以把玻璃材料的线膨胀系数滞留在7ppm/℃以下，不能充分地缩小与半导体零部件间的线膨胀系数差。若超过99质量％，则玻璃熔点上升，制造气泡残留小的优质玻璃的成本增大。此外，还有难以确保玻璃材料的线膨胀系数在1ppm/℃以上的情况。
附图说明
图1为表示本发明的中间基板的使用方式的一例的侧面示意图。
图2为表示图1的中间基板的第一端子阵列的配置方式的一例的俯视图。
图3为表示本发明的中间基板的第一实施方式的剖面示意图。
图4为表示同样的第二实施方式的剖面示意图。
图5为表示同样的第三实施方式的剖面示意图。
图6为表示同样的第四实施方式的剖面示意图。
图7为表示同样的第五实施方式的剖面示意图。
图8为表示同样的第六实施方式的剖面示意图。
图9为本发明的中间基板的第七实施方式的剖面示意图。
图10为本发明的中间基板的第八实施方式的剖面示意图。
图11为本发明的中间基板的第九实施方式的剖面示意图。
具体实施方式
以下，利用附图说明本发明的实施方式。
图1为把形成本发明的一实施方式的中间基板200作为配置在半导体集成电路元件2和主板3之间的中间基板构成的例子。此外，在本实施方式中，板状部件的第一主表面为图中显示在上侧的面，第二主表面为显示在下侧的面。
半导体集成电路元件2在第二主表面上具有由各多个信号端子、电源端子及接地端子构成的元件侧端子阵列4，与形成于中间基板200的第一主表面的第一端子阵列5，通过焊锡连接部6被倒装片连接。另一方面，主板3为母板、或形成2段的中间基板的有机积层封装基板，任何一种都是以陶瓷粒子或纤维作为填充物被强化的高分子材料为主体构成的，在由焊锡球或金属引脚构成的主板侧端子阵列8中，与形成于中间基板200的第二主表面的第二端子阵列7，通过焊锡连接部9连接。
如图3所示，中间基板200具有基板芯100，该基板芯100由芯主体部100m和陶瓷副芯部1构成，上述芯主体部100m由高分子材料构成，呈板状，在第一主表面上，以减少自身厚度的方式开口形成副芯收纳部100h，上述陶瓷副芯部1由陶瓷构成，呈板状，以和芯主体部100m在厚度方向上一致的方式收纳在副芯收纳部100h内。在该基板芯100的第一主表面侧，形成第一端子阵列5，该第一端子阵列5由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子5a及第一侧第二种端子5b、和第一侧信号端子5s构成。
并且，第一端子阵列5通过以下位置关系形成：在向与基板芯100的板面平行的基准面的正投影中，全体包含在陶瓷副芯部1的投影区域内。即，第一侧第一种端子5a、第一侧第二种端子5b及第一侧信号端子5s，全部在陶瓷副芯部1上与半导体集成电路元件2(的元件侧端子阵列4)倒装片接合。由此，对于第一端子阵列5内的所有的端子，可以充分地缩小与半导体集成电路元件2侧的线膨胀系数差，可以使之难以大幅地产生由热应力引起的断线等。在图3的中间基板200中，使陶瓷副芯部1比第一端子阵列5的形成区域面积大，进一步提高热应力减低效果。
芯主体部100m，由例如耐热性树脂板(例如双马来酰亚胺三嗪树脂)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成为板状。
此外，作为陶瓷副芯部1的构成材料，可以使用氧化铝(7～8ppm/℃)、以及向硼硅酸系玻璃或硼硅酸铅系玻璃中添加了40～60重量分的氧化铝等无机陶瓷填料的玻璃陶瓷等。此外，作为其他的陶瓷材料，可以使用氮化铝、氮化硅、富铝红柱石、二氧化硅、氧化镁等。进而，当可以满足陶瓷副芯部1比芯主体部100m的线膨胀系数小的条件时，可以由例如高分子材料和陶瓷材料的复合材料(例如，比芯主体部的陶瓷的重量含有率高的高分子材料和陶瓷的复合材料)构成。另一方面，作为参考技术，从与半导体元件的线膨胀系数类似的观点，可以把陶瓷副芯部1置换为硅副芯部。
另一方面，形成陶瓷副芯部的陶瓷，可以由玻璃材料、例如骨架成分为二氧化硅(硅石)的硅石系玻璃构成。此时，为了进行适于作为陶瓷电介质的用途的物性调整，可以配合SiO2以外的种种玻璃添加成分。上述玻璃材料，在提高熔融玻璃的流动性、抑制气泡残留等的观点上，作为助溶(煤溶)材料，Na2O、K2O或LiO2等碱金属氧化物、及B2O3(硼酸)的配合是有效的。另外，若添加BaO及SrO等碱土金属氧化物，可以提高玻璃材料的介电常数特性。但是，过量的添加，容易导致玻璃的线膨胀系数的增大，进而导致与部件侧的线膨胀系数差的扩大，存在由热应力产生的连接不良等情况。此外，由于玻璃软化点的上升流动性显著降低，导致气泡残留等问题。
并且，为了抑制玻璃的线膨胀系数的增大，有效的是提高SiO2成分的含有率，或把ZnO作为玻璃添加成分配合。另一方面，Ti、Zr乃至Hf的氧化物，除了提高玻璃的介电常数特性之外，还有改善玻璃的防水性的效果。但是，过量的添加，由于玻璃软化点的上升而使流动性显著下降，导致气泡残留等问题。
硅石系玻璃材料(氧化物系玻璃材料)，通过SiO2换算使Si成分的含有率在68质量％以上99质量％以下，通过在从室温到200℃的温度范围内，由形成比SiO2线膨胀系数大的氧化物(以下称为线膨胀系数调整用氧化物)的氧化物形成阳离子，构成Si以外的阳离子成分，通过使1ppm/℃的从室温到200℃的平均的线膨胀系数被调整至1ppm/℃以上7ppm/℃以下，对应(线膨胀系数比SiO2大的)氧化物成分的重量和含有量，可以自由地把玻璃材料的线膨胀系数调整至1ppm/℃以上的任意值。其结果，陶瓷副芯部1可以尽可能地缩小与组装的半导体部件1的线膨胀系数的差。半导体集成电路元件2为Si半导体零部件(从室温到200℃的平均的线膨胀系数：3ppm/℃)时，硅石系玻璃材料的线膨胀系数为1ppm/℃以上6ppm/℃以下，尤其优选的是，调整至2ppm/℃以上5ppm/℃以下。另外，半导体集成电路元件2可以由与GaAs匹配的III-IV族化合物构成的化合物半导体零部件(例如GaAs系的最新型(次世代型)高速CPU及MMIC(MonolithicMicrowave Integrated Circuit，单片微波集成电路))构成，但此时，由于该半导体的线膨胀系数为5～6ppm/℃，因此优选的是，把硅石系的玻璃材料的线膨胀系数调整至4ppm/℃以上7ppm/℃以下。
比SiO2线膨胀系数大的氧化物，可以列举如下：碱金属氧化物(Na2O、K2O、LiO2：20～50ppm/℃)，碱土类金属氧化物(BeO、MgO、CaO、SrO、BaO：8～15ppm/℃)，ZnO(6ppm/℃)，Al2O3(7ppm/℃)等，可以考虑介电特性及熔点、进而玻璃的流动性等进行适当的选择。另外，为了使线膨胀系数在上述范围内，把SiO2的含有率调整至68质量％以上99质量％以下(优选的是80质量％以上85质量％以下)，可以由上述线膨胀系数调整用氧化物构成剩余部分。
以下，为可以在本发明采用的玻璃组成的具体例：
SiO2：80.9质量％，B2O3：12.7质量％，Al2O3：2.3质量％，Na2O：4.0质量％，K2O：0.04质量％，Fe2O3：0.03质量％，软化点：812℃，线膨胀系数(从20℃到200℃的平均值)：3.25ppm/℃。
然后，在基板芯100的第二主表面侧，形成第二端子阵列7，该第二端子阵列7包括：分别导通第一侧第一种端子5a及第一侧第二种端子5b的第二侧第一种端子7a及第二侧第二种端子7b；以及导通第一侧信号端子5s的第二侧信号端子7s。并且，第一端子阵列5以下述位置关系形成，在向与基板芯10的板面平行的基准面(例如，可以设定为基板芯100的第一主表面MP1自身)的正投影中，全体包含在陶瓷副芯部1的投影区域内。另外，在副芯收纳部100h内形成陶瓷副芯部1和芯主体部100m的间隙的空间，形成由高分子材料构成的填充结合层55。该填充结合层55，起到下述效果：将陶瓷副芯部1固定在主体部100m，并且通过自身的弹性形变吸收陶瓷副芯部1和芯主体部100m的面内方向及厚度方向的线膨胀系数差。
如图2所示，在第一端子阵列5中，第一侧第一种端子5a和第一侧第二种端子5b排列为互相不同的格子状(或者交错状也可以)。同样，在第二端子阵列7中，第二侧第一种端子7a和第二侧第二种端子7b排列为和第一端子阵列5的端子排列对应的互不相同的格子状(或者交错状也可以)。此外，任意一个阵列5或7都以包围电源端子和接地端子的格子状排列的方式而具有多个第一侧信号端子5s及第二侧信号端子7s。
在图3中，基板芯100的结构是：陶瓷副芯部1的第一主表面和芯主体部100m的第一主表面都被第一配线积层部61(所谓组合配线层)覆盖而形成，其中上述第一配线积层部61由高分子材料构成的电介质层102和包括配线或者接地用或电源用的面导体的导体层交互积层而成，第一端子阵列5露出该第一配线积层部61的第一主表面(MP1)。根据该结构，由于芯主体部100m和陶瓷副芯部1一同由第一配线积层部61覆盖，所以可以将第一配线积层部61和第一端子阵列5通过与一般的组合型有机封装基板几乎完全相同的工序而形成，有利于制造工序的简洁化。
并且，基板芯100的第二主表面(MP2)被第二配线积层部62覆盖，其中第二配线积层部62是由高分子材料构成的电介质层102和包括配线或者接地用或电源用的面导体的导体层交互积层而成的，第二端子阵列7露出该第二配线积层部62的第一主表面而形成。
在任意一个配线积层部61、62中，电介质层102都作为由环氧树脂等树脂组成物构成的组合层，形成例如20μm以上50μm以下的厚度。在本实施方式中，电介质层102由环氧树脂构成，是将由SiO2构成的电介质填充物按照10质量％以上30质量％以下的比率配合而成的，相对介电常数ε被调整为2-4(例如3左右)。并且，配线及面导体中的任意一个都作为电介质层102上的图案电镀层(例如电解铜镀层)，形成厚度为10μm以上20μm以下的导体层。
在图3中，在陶瓷副芯部1的厚度方向形成第一种副芯导体51a及第二种副芯导体51b，该第一种副芯导体51a及第二种副芯导体51b，与第一端子阵列5的第一侧第一种端子5a及第一侧第二种端子5b相对应，且分别对第二端子阵列7的第二侧第一种端子7a及第二侧第二种端子7b导通。此外，这些第一种副芯导体51a及第二种副芯导体51b，经由以贯穿第一配线积层部61的各电介质层102的方式形成的通孔导体107，分别与第一侧第一种端子5a及第一侧第二种端子5b导通。通过在陶瓷副芯部1内并列形成接地用及电源用的导体51a、51b，可以使接地用及电源用的路径低电感化进而低阻抗化。另外，第一种副芯导体51a及第二种副芯导体51b，都经由通孔导体107，与第二配线积层部62内的第二侧第一种面导体211a及第二侧第二种面导体211b结合。进而，在这些第二侧第一种面导体211a及第二侧第二种面导体211b，分别连接上述的第二端子阵列7的第二侧第一种端子7a及第二侧第二种端子7b。
如上所述的陶瓷副芯部1是通过向含有构成陶瓷的原料粉末的周知的陶瓷印刷电路基板和通过冲孔或者激光穿孔等而形成的通孔，积层填充了金属粉末膏的材料并进行烧成，将上述的副芯导体51a、51b(以及后面所述的51s)作为积层通孔形成。
并且，配线积层部61、62的通孔导体107具有以下结构：利用光刻工序(电介质层102由感光性树脂组成物，例如紫外线固化型环氧树脂构成)或者激光穿孔通孔工序(电介质层102由非感光性树脂组成物构成)等周知的方法在电介质层102设置通孔，对其内侧通过电镀等用通孔导体进行填充或覆盖。此外，任意的配线积层部61、62都以露出端子阵列5、7的方式被由感光性树脂组成物构成的阻焊剂层101覆盖。
如图2所示，在第一端子阵列5(及第二端子阵列7)中，第一侧第一种端子5a及第一侧第二种端子5b被配置在阵列内侧区域，第一侧信号端子5s被配置在阵列外侧区域。如图3所示，在第一配线积层部61内，以对第一侧信号端子5s导通的方式，设置把信号传递路径引出至陶瓷副芯部1的配置区域的外侧的第一侧信号用配线108。该第一侧信号用配线108的末端，以迂回于陶瓷副芯部1的方式，与在芯主体部100m的厚度方向形成的信号用贯通孔导体109s导通。
半导体集成电路元件2的元件侧端子阵列4，与电源用及接地用的端子4a、4b同样以较窄间隔配置信号端子4s，位于阵列的外周部的信号端子4s，到在中间基板200的背面侧形成的第二端子阵列内的、对应的第二侧信号端子7s的面内方向距离也变大，多数情况下，不得不向陶瓷副芯部1的外部露出。但是，根据上述构成，可以使焊锡连接的元件侧信号端子4s和第一侧信号端子5s，位于线膨胀系数差缩小效果显著的陶瓷副芯部1的正上方，且即使对于非常远的第二侧信号端子7s也可以毫无问题地形成导通状态。
另外，形成于芯主体部100m的贯通孔导体，比形成于配线积层部61、62的通孔导体107的轴截面直径大。这种贯通孔导体，可以通过以在板厚方向贯穿芯主体部100m的方式，由钻孔设备等穿设贯通孔，由Cu电镀等形成的金属层覆盖其内表面来形成。贯通孔导体的内侧由环氧树脂等树脂制的孔填充材料109f填充。进而，贯通孔导体的两个端面，由导体焊盘(パッド)110密封。此外，欲使通孔导体107及导体焊盘110与电源层及接地层等的面导体直流隔离时，可以形成在该面导体形成的孔部107i，在其内侧以间隔了圆环状的间隙的形态配置通孔导体107或导体焊盘110。
另外，在图3的中间基板200中，副芯收纳部100h以贯通芯主体部100m的方式构成，第二配线积层部62与在副芯收纳部100h内收纳的陶瓷副芯部1的第二主表面连接形成。在该构成中，从陶瓷副芯部1的位置，除去以线膨胀系数大的高分子材料为主体的芯主体部100m，因此可以更为显著地达成半导体集成电路元件2和中间基板200之间的线膨胀系数差的缩小效果。
以下，就本发明的中间基板的各种变形例进行说明。另外，在以下的构成中，与图3的中间基板200同样地构成的部分，附以相同的标号而省略其详细的说明。首先，图4的中间基板300，其副芯收纳部100h作为在芯主体部100m的第一主表面开口的有底的凹状部而形成。第二配线积层部62在该凹状部的背面一侧和芯主体部100m的第二主表面连接而形成。该结构中，由于陶瓷副芯部1不露到芯主体部100m的第二主表面一侧，所以其优点是可以较简便地形成平坦的第二配线积层部62。具体而言，以贯通芯主体部100m的、形成副芯收纳部100h的底部的部分的形式，形成和构成第二端子阵列7的各端子导通的底部贯通孔导体部209，形成在陶瓷副芯部1的各副芯导体51a、51b和这些底部贯通孔导体部209导通。具体而言，底部贯通孔导体部209一侧的焊盘80和副芯导体一侧的焊盘70通过焊接连接部6变为倒装片连接的形态。
其次，图5的中间基板400，分别和第一端子阵列5的第一侧第一种端子5a及第一侧第二种端子5b导通的第一侧第一种面导体111a及第一侧第二种面导体111b在第一配线积层部61内，以分别覆盖陶瓷副芯部1和芯主体部100m的第一主表面的形式形成。并且，这些第一侧第一种面导体111a及第一侧第二种面导体111b分别以迂回于陶瓷副芯部1的形式，和形成在芯主体部100m的厚度方向上的第一种贯通孔导体109a及第二种贯通孔导体109b导通。根据该结构，在陶瓷副芯部1内，不形成和第一侧第一种端子5a及第一侧第二种端子5b导通的副芯导体。Cu等导体用金属的线膨胀系数比较大，但根据上述结构，可以减少金属制的副芯导体的形成体积率，所以可以减少陶瓷副芯部1全体的平均的线膨胀系数，并且可以显著地达到缩小半导体集成电路元件2和中间基板400之间的线膨胀系数差的效果。此外，第一种贯通孔导体109a及第二种贯通孔导体109b均经由通孔导体107，和第二配线积层部62内的第二侧第一种面导体211a及第二侧第二种面导体211b结合。
此时，在第一端子阵列5中，如同图2，在阵列内侧区域配置第一侧第一种端子5a及第一侧第二种端子5b，在阵列外侧区域配置第一侧信号端子5s时，与图3相同，能够以对第一侧信号端子5s导通的方式，在第一配线积层部61内，设置把信号传递路径引出至陶瓷副芯部1的配置区域的外侧的第一侧信号用配线108。该第一侧信号用配线108的末端，能够以迂回于陶瓷副芯部1的方式，与在芯主体部100m的厚度方向形成的信号用贯通孔导体109s导通。根据该构成，可以从陶瓷副芯部1完全地除去副芯导体，可以有陶瓷的实心板构成，因此不仅可以提高半导体集成电路元件2和中间基板200间的线膨胀系数差的缩小效果，而且陶瓷副芯部1的制造工序也大幅地简略化。
图6的中间基板500，使图5的中间基板400与图4的中间基板300相同，把副芯收纳部100h作为在芯主体部100m的第一主表面开口的有底的凹状部构成。其中，没有在陶瓷副芯部1形成副芯导体，因此，在形成副芯收纳部100h的底部的部分，没有形成图4的底部贯通孔导体部209。
接着，图7的中间基板600，在陶瓷副芯部1的第一主表面上，露出形成构成第一端子阵列5的第一侧第一种端子5a及第一侧第二种端子5b。此外，在该陶瓷副芯部1的厚度方向形成第一种副芯导体51a及第二种副芯导体51b，该第一种副芯导体51a及第二种副芯导体51b，与第一端子阵列5的第一侧第一种端子5a及第一侧第二种端子5b相对应，且分别对第二端子阵列7的第二侧第一种端子7a及第二侧第二种端子7b导通。根据该构成，从陶瓷副芯部1的第一主表面，除去以高分子材料为主体的第一配线积层部61，通过焊锡连接部6直接连接半导体集成电路元件2和陶瓷副芯部1。由此，进一步提高半导体集成电路元件2和中间基板200间的线膨胀系数差的缩小效果。此外，在陶瓷副芯部1的正上方，没有引出对端子导通的配线，因此可以使对该端子导通的传送路径低电感化进而低阻抗化。另外，在本实施方式的中间基板600中，没有形成第一侧配线积层部。
在图7的中间基板600中，在陶瓷副芯部1的第一主表面上露出形成构成第一端子阵列5的第一侧信号端子5s，在该陶瓷副芯部1的厚度方向形成信号用副芯导体51s，该信号用副芯导体51s与上述第一侧信号端子5s相对应，且与第二端子阵列7的第二侧信号端子7s导通。在第一端子阵列5的端子间距离并不是很小时可以采用该构成，由于对信号端子也形成副芯导体51s，因此不仅使接地用及电源用的传送路径，还可以使信号用的传送路径低电感化进而低阻抗化。
另一方面，在图11的中间基板1000中，由第一配线积层部61覆盖陶瓷副芯部1的第一主表面的外周边缘部，并且覆盖芯主体部100m的第一主表面，其中上述第一配线积层部61交互地积层了由高分子材料构成的电介质层102、以及包括配线及接地用或电源用的面导体的导体层。并且，以与第一侧信号端子5s导通的方式，在第一配线积层部61内，设置把信号传递路径引出至陶瓷副芯部1的配置区域的外侧的第一侧信号用配线108。第一侧信号用配线108的末端，以迂回于陶瓷副芯部1的方式，与在芯主体部100m的厚度方向上形成的信号用贯通孔导体109s导通。该构成，可以把对阵列外周部的信号用端子导通的配线大大地向面内外方引出，在第一端子阵列5的端子间距离小的时候比较有利。
图8的中间基板700，进一步向面内方向扩张图3的配线基板200的陶瓷副芯部1，并且在副芯部1的厚度方向形成了信号用副芯导体51s，该信号用副芯导体51s，与第一端子阵列5的第一侧信号端子5s相对应，且与第二端子阵列7的第二侧信号端子7s导通。
此外，在以上的实施方式中，任意一个的副芯部1均被形成为比半导体集成电路元件1的面积大，但也可以把副芯部1形成为与半导体集成电路元件1的投影区域的面积大致相同。进而，也可以如同图9的中间基板800，第一端子阵列5全部被收纳在副芯部1的区域内，把副芯部1构成为比半导体集成电路元件1面积小。此外，在不会产生对位于比半导体集成电路元件1外周的端子的焊锡连接部6的连接状态的影响的情况下，如同图10的中间基板900，把副芯部1构成为比第一端子阵列5的区域的面积小也不是不可能的。

Claims (12)

1.一种中间基板，其特征在于，
包括：基板芯，由芯主体部和副芯部构成，上述芯主体部由高分子材料构成，呈板状，在第一主表面上以减少自身厚度的方式开口形成副芯收纳部，上述副芯部由比上述芯主体部的线膨胀系数小的材料构成，呈板状，以和上述芯主体部在厚度方向上一致的方式收纳在上述副芯收纳部内；
第一端子阵列，形成在上述基板芯的第一主表面一侧，由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子及第一侧第二种端子、和第一侧信号端子构成；以及
第二端子阵列，形成在上述基板芯的第二主表面一侧，由分别与上述第一侧第一种端子及第二种端子导通的第二侧第一种端子及第二侧第二种端子，和与上述第一侧信号端子导通的第二侧信号端子构成，
上述第一端子阵列通过以下位置关系形成：在向与上述基板芯的板面平行的基准面的正射投影中，与上述副芯部的投影区域重叠。
2.一种中间基板，其特征在于，
包括：基板芯，由芯主体部和副芯部构成，上述芯主体部由高分子材料构成，呈板状，在第一主表面上以减少自身厚度的方式开口形成副芯收纳部，上述副芯部由比上述芯主体部的线膨胀系数小的材料构成，呈板状，以和上述芯主体部在厚度方向上一致的方式收纳在上述副芯收纳部内；
第一端子阵列，形成在上述基板芯的第一主表面一侧，由以一方是电源端子、另一方是接地端子而起作用的第一侧第一种端子及第一侧第二种端子、和第一侧信号端子构成；以及
第二端子阵列，形成在上述基板芯的第二主表面一侧，由分别与上述第一侧第一种端子及第二种端子导通的第二侧第一种端子及第二侧第二种端子，和与上述第一侧信号端子导通的第二侧信号端子构成，
上述第一端子阵列通过以下位置关系形成：在向与上述基板芯的板面平行的基准面的正射投影中，全部包含在上述副芯部的投影区域内。
3.根据权利要求1或2所述的中间基板，其中，
上述基板芯的结构是：上述副芯部的第一主表面和上述芯主体部的第一主表面都被第一配线积层部覆盖而形成，上述第一配线积层部由高分子材料构成的电介质层和包括配线或接地用或电源用的面导体的导体层交互积层而成；上述第一端子阵列露出该第一配线积层部的第一主表面而形成。
4.根据权利要求3所述的中间基板，其中，
和上述第一端子阵列的上述第一侧第一种端子及第一侧第二种端子对应、并且分别和上述第二端子阵列的上述第二侧第一种端子及第二侧第二种端子导通的第一种副芯导体及第二种副芯导体形成在上述副芯部的厚度方向上，这些第一种副芯导体及第二种副芯导体经由通孔导体分别和上述第一侧第一种端子及第一侧第二种端子导通，上述通孔导体以贯通上述第一配线积层部的上述各电介质层的方式形成。
5.根据权利要求3所述的中间基板，其中，
各自和上述第一端子阵列的上述第一侧第一种端子及第一侧第二种端子导通的第一侧第一种面导体及第一侧第二种面导体在上述第一配线积层部内，分别以覆盖陶瓷副芯部和上述芯主体部的第一主表面的方式而形成，
这些第一侧第一种面导体及第一侧第二种面导体以迂回于上述副芯部的形式，分别和在上述芯主体部的厚度方向上形成的第一种贯通孔导体及第二种贯通孔导体导通。
6.根据权利要求3所述的中间基板，其中，
在上述第一端子阵列中，上述第一侧第一种端子及第一侧第二种端子配置在阵列内侧区域，上述第一侧信号端子配置在阵列外侧区域，
第一侧信号用配线以导通上述第一侧信号端子的方式设置在上述第一配线积层部内，用于向上述副芯部的配置区域的外侧引出信号传递路径，该第一侧信号用配线的末端以迂回于上述副芯部的方式和在上述芯主体部的厚度方向上形成的信号用贯通孔导体导通。
7.根据权利要求1或2所述的中间基板，其中，
构成上述第一端子阵列的上述第一侧第一种端子及上述第一侧第二种端子露出上述副芯部的第一主表面上而形成；和上述第一端子阵列的上述第一侧第一种端子及第一侧第二种端子对应、并且分别和上述第二端子阵列的上述第二侧第一种端子及第二侧第二种端子导通的第一种副芯导体及第二种副芯导体在该副芯部的厚度方向上形成。
8.根据权利要求7所述的中间基板，其中，
构成上述第一端子阵列的上述第一侧信号端子露出上述副芯部的第一主表面上而形成，和该第一侧信号端子对应、并且和上述第二端子阵列的上述第二侧信号端子导通的信号用副芯导体在该副芯部的厚度方向上形成。
9.根据权利要求7所述的中间基板，其中，
上述副芯部的第一主表面的外边缘部和上述芯主体部的第一主表面都被第一配线积层部覆盖，上述第一侧信号端子露出上述第一配线积层部的表面而形成，其中上述第一配线积层部由高分子材料构成的电介质层和包括配线或者接地用或电源用的面导体的导体层交互积层而成，
第一侧信号用配线以导通上述第一侧信号端子的方式设置在上述第一配线积层部内，用于向上述副芯部的配置区域的外侧引出信号传递路径，该第一侧信号用配线的末端以迂回于上述副芯部的方式和在上述芯主体部的厚度方向上形成的信号用贯通孔导体导通。
10.根据权利要求1或2所述的中间基板，其中，
上述副芯部被形成为与上述第一端子阵列的形成区域的面积同等或比其面积大。
11.根据权利要求1或2所述的中间基板，其中，
上述副芯部为由陶瓷构成的陶瓷副芯部。
12.根据权利要求11所述的中间基板，其中，
形成上述陶瓷副芯部的陶瓷由氧化铝或玻璃陶瓷构成。
CNB200410061538XA 2004-05-28 2004-12-24 中间基板 Expired - Fee Related CN100367491C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004160224 2004-05-28
JP2004160224A JP2005039217A (ja) 2003-06-24 2004-05-28 中間基板

Publications (2)

Publication Number Publication Date
CN1702854A CN1702854A (zh) 2005-11-30
CN100367491C true CN100367491C (zh) 2008-02-06

Family

ID=35424262

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410061538XA Expired - Fee Related CN100367491C (zh) 2004-05-28 2004-12-24 中间基板

Country Status (2)

Country Link
US (1) US6979890B2 (zh)
CN (1) CN100367491C (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1729552A3 (en) * 2005-06-03 2009-01-07 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
EP1887846A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
EP1887845A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7573697B2 (en) * 2005-08-31 2009-08-11 Ngk Spark Plug Co., Ltd. Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
US7549721B2 (en) * 2005-08-31 2009-06-23 Seiko Epson Corporation Printing method, printing system and method for determining correction value
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
TWI423282B (zh) * 2005-12-22 2014-01-11 Ngk Spark Plug Co 電容器與配線板及其製造方法
TWI341570B (en) * 2006-03-17 2011-05-01 Phoenix Prec Technology Corp Laminated ic packaging substrate and connector structure
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7407415B2 (en) * 2006-06-07 2008-08-05 International Business Machines Corporation Crosstalk reduction in dual inline memory module (DIMM) connectors
JP5173160B2 (ja) * 2006-07-14 2013-03-27 新光電気工業株式会社 多層配線基板及びその製造方法
US7892625B2 (en) * 2006-07-20 2011-02-22 Dyconex Ag Method of fabricating an electrical connecting element, and an electrical connecting element
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
KR101085322B1 (ko) * 2007-10-18 2011-11-23 이비덴 가부시키가이샤 배선 기판 및 그의 제조 방법
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
KR101530109B1 (ko) * 2008-03-24 2015-06-18 니혼도꾸슈도교 가부시키가이샤 부품내장 배선기판
JP5185683B2 (ja) * 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
US8921705B2 (en) * 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
TWI402685B (zh) * 2009-07-29 2013-07-21 Waltop Int Corp 序列式先進技術附件介面儲存裝置
US8461462B2 (en) * 2009-09-28 2013-06-11 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
US8415781B2 (en) * 2010-08-09 2013-04-09 Ibiden Co., Ltd. Electronic component and method for manufacturing the same
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
US10433414B2 (en) * 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
US8643154B2 (en) * 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
TWI476888B (zh) 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN103107157B (zh) * 2011-11-15 2015-10-28 精材科技股份有限公司 晶片封装体及其形成方法
US9236338B2 (en) * 2012-03-27 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Built-up substrate, method for manufacturing same, and semiconductor integrated circuit package
JP6452270B2 (ja) * 2012-04-19 2019-01-16 キヤノン株式会社 プリント回路板および電子機器
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板
KR102365103B1 (ko) * 2014-12-12 2022-02-21 삼성전자주식회사 반도체 패키지
JP6669279B2 (ja) * 2016-12-28 2020-03-18 株式会社村田製作所 インダクタおよびｄｃ−ｄｃコンバータ
US11538753B2 (en) * 2016-12-30 2022-12-27 Intel Corporation Electronic chip with under-side power block
CN107148144B (zh) * 2017-06-22 2020-04-07 青岛海信移动通信技术股份有限公司 一种4g模块
DE102018118016A1 (de) 2018-07-25 2020-01-30 Tdk Electronics Ag Substrat
KR20200074718A (ko) * 2018-12-17 2020-06-25 삼성전기주식회사 인쇄회로기판
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US20210183758A1 (en) * 2019-12-16 2021-06-17 Intel Corporation Conductive polygon power and ground interconnects for integrated-circuit packages
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
EP1041631A2 (en) * 1999-03-30 2000-10-04 NGK Spark Plug Company Limited Capacitor-built-in-type printed wiring substrate, printed wiring substrate, and capacitor
JP2001035966A (ja) * 2000-01-01 2001-02-09 Ngk Spark Plug Co Ltd 配線基板および中継基板
CN1330430A (zh) * 2000-06-15 2002-01-09 松下电器产业株式会社 谐振器及高频滤波器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739941A (en) * 1971-04-26 1973-06-19 Federal Tool & Plastics Uca Co Actuator means for use with aerosol dispensers
US3888392A (en) * 1974-02-28 1975-06-10 Procter & Gamble Aerosol package nozzle having means for reducing product retention therein and valve actuator
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
US5708296A (en) * 1996-06-24 1998-01-13 Intel Corporation Power-ground plane for a C4 flip-chip substrate
US5898217A (en) * 1998-01-05 1999-04-27 Motorola, Inc. Semiconductor device including a substrate having clustered interconnects
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
JP2002204071A (ja) 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
EP1041631A2 (en) * 1999-03-30 2000-10-04 NGK Spark Plug Company Limited Capacitor-built-in-type printed wiring substrate, printed wiring substrate, and capacitor
JP2001035966A (ja) * 2000-01-01 2001-02-09 Ngk Spark Plug Co Ltd 配線基板および中継基板
CN1330430A (zh) * 2000-06-15 2002-01-09 松下电器产业株式会社 谐振器及高频滤波器

Also Published As

Publication number Publication date
US20050263867A1 (en) 2005-12-01
US6979890B2 (en) 2005-12-27
CN1702854A (zh) 2005-11-30

Similar Documents

Publication Publication Date Title
CN100367491C (zh) 中间基板
KR101160363B1 (ko) 배선기판 및 배선기판 내장용 콘덴서
JP2005039243A (ja) 中間基板
US6353999B1 (en) Method of making mechanical-laser structure
CN101047159B (zh) 多层互连基板、半导体装置及阻焊剂
US4970577A (en) Semiconductor chip module
JP2005039217A (ja) 中間基板
JP4654133B2 (ja) 配線基板
JPH06275739A (ja) セラミック製アダプター及びセラミックパッケージ
WO1985005733A1 (en) High density ic module assembly
JP2006253669A (ja) 配線基板
KR20190042975A (ko) 반도체 패키지
CN101356862B (zh) 电子电路装置和制造电子电路装置的方法
US7342317B2 (en) Low coefficient of thermal expansion build-up layer packaging and method thereof
JP2005243831A (ja) セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
JP2005093945A (ja) セラミック配線基板の製造方法
WO2009034557A2 (en) Method and apparatus for forming arbitrary structures for integrated circuit devices
JP2010251707A (ja) 配線基板及び半導体装置
CN111885810B (zh) 导热线路板及其半导体组体
CN111816628B (zh) 半导体封装结构和封装方法
KR102617224B1 (ko) 파워모듈
JP2005093946A (ja) セラミック配線基板及びそれを用いた部品実装済み配線基板
US11495549B2 (en) Electronic device with crack arrest structure
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
KR20240012041A (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080206

CF01 Termination of patent right due to non-payment of annual fee