JP2017084955A - インターポーザ及びインターポーザの製造方法 - Google Patents
インターポーザ及びインターポーザの製造方法 Download PDFInfo
- Publication number
- JP2017084955A JP2017084955A JP2015211463A JP2015211463A JP2017084955A JP 2017084955 A JP2017084955 A JP 2017084955A JP 2015211463 A JP2015211463 A JP 2015211463A JP 2015211463 A JP2015211463 A JP 2015211463A JP 2017084955 A JP2017084955 A JP 2017084955A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- layer
- interposer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
図面を用いて、本実施形態に係るインターポーザ100の構成及び製造方法について詳細に説明する。
[構成]
先ず、本実施形態に係るインターポーザ100の構成について詳細に説明する。図1は、インターポーザ100の構成を説明する断面図である。図1aは、インターポーザ100の概略構成を説明する断面図であり、図1bは、パッケージ基板102に実装したインターポーザ100の表面付近の構成を説明する拡大断面図である。
次いで、本実施形態に係るインターポーザ100の製造方法について詳細に説明する。図2乃至図13は、本実施形態に係るインターポーザ100の構成を説明する断面図である。
図面を用いて、本変形例に係るインターポーザ150の構成及び製造方法について詳細に説明する。
[構成]
先ず、本変形例に係るインターポーザ150の構成について詳細に説明する。図14は、インターポーザ150の構成を説明する断面図である。
本変形例に係るインターポーザの製造方法150は、第1実施形態に係るインターポーザ100の製造方法において、図11に示したSiO2層118を除去する工程までは共通するため、その説明は省略する。
図面を用いて、本実施形態に係るインターポーザ200の構成及び製造方法について詳細に説明する。
[構成]
先ず、本実施形態に係るインターポーザ200の構成について詳細に説明する。図17は、インターポーザ200の構成を説明する断面図である。図17aは、インターポーザ200の概略構成を説明する断面図であり、図17bは、パッケージ基板102に実装したインターポーザ200の表面付近の構成を説明する拡大断面図である。
次いで、本実施形態に係るインターポーザ200の製造方法について詳細に説明する。図18乃至図24は、本実施形態に係るインターポーザ200の構成を説明する断面図である。
図面を用いて、本実施形態に係るインターポーザ300の構成及び製造方法について詳細に説明する。
[構成]
先ず、本実施形態に係るインターポーザ300の構成について詳細に説明する。図25は、インターポーザ300の構成を説明する断面図である。
本変形例に係るインターポーザの製造方法300は、第1実施形態に係るインターポーザ100の製造方法において、図7に示した第2配線109を形成する工程までは共通するため、その説明は省略する。
Claims (11)
- 少なくとも一層の配線層が積層され、前記配線層の各々は、配線及び前記配線を被覆し、有機絶縁層を含む第1絶縁層を有する多層配線と、
前記多層配線の最下層側の表面及び最上層側の表面の内、少なくとも一方の表面を被覆し、前記有機絶縁層よりもガスの透過率が低く、且つガスの放出率が低い少なくとも一層の第2絶縁層と、
前記第2絶縁層に埋設され、前記多層配線の配線層の内、前記第2絶縁層に隣接する配線層が有する第2配線と電気的に接続され、各々の表面の一部が外部に露出した少なくとも一つの第1配線とを備えたインターポーザ。 - 少なくとも一層の配線層が積層され、前記配線層の各々は、配線及び前記配線を被覆し、有機絶縁層を含む第1絶縁層を有する多層配線と、
前記多層配線の最下層側の表面及び最上層側の表面の内、少なくとも一方の表面を被覆し、前記有機絶縁層よりもガスの透過率が低く、且つガスの放出率が低い少なくとも一層の第2絶縁層と、
前記第2絶縁層を貫通し、前記多層配線の配線層の内、前記第2絶縁層に隣接する配線層が有する第2配線と電気的に接続され、各々の表面の一部が外部に露出した少なくとも一つの第1配線とを備えたインターポーザ。 - 前記第2絶縁層は、無機絶縁層を含むことを特徴とする請求項1又は請求項2に記載のインターポーザ。
- 前記第1配線の前記外部に露出した表面は、前記第2絶縁層の外部に露出した表面と同一の平面上に存在することを特徴とする請求項1又は請求項2に記載のインターポーザ。
- 前記第1配線は、バリア層を含み、前記バリア層は前記外部に露出した表面を有することを特徴とする請求項1又は請求項2に記載のインターポーザ。
- 前記第1配線に導通する複数の半田バンプを更に備えた請求項1又は請求項2に記載のインターポーザ。
- 前記第1配線に導通する複数のピラーを更に備えた請求項1又は請求項2に記載のインターポーザ。
- 基板上に配線を形成し、
前記基板上に前記配線を被覆する第2絶縁層を成膜し、
前記第2絶縁層上に有機絶縁層を含む第1絶縁層を形成し、
前記第1絶縁層上に複数の配線層を形成し、
前記基板を除去して前記配線と前記第2絶縁層を露出させることを含むインターポーザの製造方法。 - 前記第2絶縁層を成膜することは、
第2無機絶縁層を成膜し、
前記第2無機絶縁層を被覆する第1無機絶縁層を成膜することを含む請求項8に記載のインターポーザの製造方法。 - 基板上に第2絶縁層を成膜し、
前記第2絶縁層上に有機絶縁層を含む第1絶縁層を成膜し、
前記第1絶縁層及び前記第2絶縁層を貫通する開口部を形成し、
前記開口部を導体で充填すると共に配線を形成し、
前記配線上に複数の配線層を形成し、
前記基板を除去して前記配線と前記第2絶縁層を露出させることを含むインターポーザの製造方法。 - 前記第2絶縁層を成膜することは、
第2無機絶縁層を成膜し、
前記第2無機絶縁層を被覆する第1無機絶縁層を成膜することを含む請求項10に記載のインターポーザの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211463A JP6699131B2 (ja) | 2015-10-28 | 2015-10-28 | インターポーザ及びインターポーザの製造方法 |
JP2020076776A JP6908154B2 (ja) | 2015-10-28 | 2020-04-23 | インターポーザ及びインターポーザの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211463A JP6699131B2 (ja) | 2015-10-28 | 2015-10-28 | インターポーザ及びインターポーザの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020076776A Division JP6908154B2 (ja) | 2015-10-28 | 2020-04-23 | インターポーザ及びインターポーザの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017084955A true JP2017084955A (ja) | 2017-05-18 |
JP6699131B2 JP6699131B2 (ja) | 2020-05-27 |
Family
ID=58711115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015211463A Active JP6699131B2 (ja) | 2015-10-28 | 2015-10-28 | インターポーザ及びインターポーザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6699131B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018183221A (ja) * | 2017-04-24 | 2018-11-22 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335464A (ja) * | 2006-06-12 | 2007-12-27 | Nec Corp | 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法 |
WO2009084301A1 (ja) * | 2007-12-28 | 2009-07-09 | Ibiden Co., Ltd. | インターポーザー及びインターポーザーの製造方法 |
JP2010157690A (ja) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | 電子部品実装用基板及び電子部品実装用基板の製造方法 |
WO2014069662A1 (ja) * | 2012-11-05 | 2014-05-08 | 大日本印刷株式会社 | 配線構造体 |
-
2015
- 2015-10-28 JP JP2015211463A patent/JP6699131B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335464A (ja) * | 2006-06-12 | 2007-12-27 | Nec Corp | 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法 |
WO2009084301A1 (ja) * | 2007-12-28 | 2009-07-09 | Ibiden Co., Ltd. | インターポーザー及びインターポーザーの製造方法 |
US20090175023A1 (en) * | 2007-12-28 | 2009-07-09 | Ibiden Co., Ltd. | Interposer and method for manufacturing interposer |
JP2010157690A (ja) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | 電子部品実装用基板及び電子部品実装用基板の製造方法 |
US20100200279A1 (en) * | 2008-12-29 | 2010-08-12 | Ibiden Co., Ltd. | Electronic component mounting substrate and method for manufacturing electronic component mounting substrate |
WO2014069662A1 (ja) * | 2012-11-05 | 2014-05-08 | 大日本印刷株式会社 | 配線構造体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018183221A (ja) * | 2017-04-24 | 2018-11-22 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP6699131B2 (ja) | 2020-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101319701B1 (ko) | TSVs에 연결된 웨이퍼 후면의 상호접속 구조 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
EP2614523B1 (en) | Semiconductor chip with redundant thru-silicon-vias | |
US8456008B2 (en) | Structure and process for the formation of TSVs | |
JP5820673B2 (ja) | 半導体装置及びその製造方法 | |
WO2010035379A1 (ja) | 半導体装置及びその製造方法 | |
TWI546872B (zh) | 電子元件與半導體元件 | |
US10129980B2 (en) | Circuit board and electronic component device | |
JP2013021001A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2005096364A1 (ja) | 半導体装置及びその製造方法 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
JP6908154B2 (ja) | インターポーザ及びインターポーザの製造方法 | |
WO2016114133A1 (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP6699131B2 (ja) | インターポーザ及びインターポーザの製造方法 | |
JP7248054B2 (ja) | インターポーザ及びインターポーザの製造方法 | |
US10993332B2 (en) | Circuit substrate | |
US9412686B2 (en) | Interposer structure and manufacturing method thereof | |
JP2012134526A (ja) | 半導体装置 | |
JP2005005484A (ja) | めっきポスト型配線基板およびその製造方法 | |
KR20110078186A (ko) | 시스템 인 패키지 제조 방법 | |
JP2016134392A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6699131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |