TW200806147A - Multilayer wiring substrate and manufacturing method thereof - Google Patents
Multilayer wiring substrate and manufacturing method thereof Download PDFInfo
- Publication number
- TW200806147A TW200806147A TW096125530A TW96125530A TW200806147A TW 200806147 A TW200806147 A TW 200806147A TW 096125530 A TW096125530 A TW 096125530A TW 96125530 A TW96125530 A TW 96125530A TW 200806147 A TW200806147 A TW 200806147A
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating film
- layer
- wiring
- inner insulating
- insulating films
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1338—Chemical vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
200806147 九、發明說明: 本申清案主張2006年7月η日在日本專利局所提供之 曰本專利申請案第2006-194753號之優先權。以提及方式 -併入該優先權申請案之全部。 ,【發明所屬之技術領域】 ,本揭露係有關於一種由一增層法(build—up啦胸)所 衣:le之多層佈線基板。該多層佈線基板可應用於一在上面 安裝有半導體裝置之封裝件的製造,或者可應用做為一用 以在一電路基板等上安裝半導體裝置之類的中介層 (interposer) 〇 【先前技術】 以下面步驟製造一增層多層佈線基板:在一核心基板上 之-絕緣膜中形成-介層孔後,藉由一半加成法形成一佈 線層;以及重複絕膜膜及佈線層之形成,以便形成一包括 一必要數目之佈線層的多層佈線基板。該等絕緣膜係由一 #增層樹脂(build-up resin)所形成,該增層樹脂通常係一 環氧樹脂,以及因為該增層樹脂包含一填充料,所以該等 介層孔通常藉由雷射處理所形成。 圖6概略地顯示藉由此一方法所製造之一相關技藝增 層多層佈線基板。在此圖式中,該增層多層佈線基板具有 在一由亦即玻璃布強化環氧樹脂所製成之核心基板1〇1 上所形成之五個佈線層l〇3a、103b、103c、1〇3(1及i〇3e 以及位於相鄰佈線層間之内層絕緣膜105ab、105bc、105cd 及105de。在該等個別絕緣膜中形成在相鄰佈線層間所連 312XP/發明說明書(補件)/96-08/96125530 6 200806147 接之;I層107,同¥亦形成一經由兩個或更多絕緣膜連接 上及下佈線層(在圖6中,它們係最上及最下佈線層 及103a)之介層1〇7,。後者型態之介層1〇7,稱為一"堆叠 ”層,該堆豎介層係用以減少佈線之路徑長度。該堆最 介層107具有下面結構··藉由凸塊(lands)lG9連接在該 等個別絕緣膜l〇5ab、1〇5bc、l〇5cd及105de中所分別形 成之介層1〇7,a、107,b、107,c及l〇7,d。通常,藉由^ 春該等㈣賴製成之個別絕賴巾以雷射製程^成之 開口内填充-佈線材料以在該等個別絕緣膜中形成介層 1〇7及堆疊介層107’ (包括介層107,a、107,b、107,c& 1〇7, d)。在該最上佈線層1〇3e上方,使用一防焊層形成 一保護層111 ’以及在該保護層ηι之開口内提供用以 女裝半導體裝置(未顯示)之類的墊113。在圖6所示之核 心^板101之另-侧上’可以提供連接至該核心基板ι〇ι 之穿孔115的焊料凸塊,或者可以形成相似於所示增層結 _構之另一增層結構。 亦知一增層多層佈線基板之絕緣膜可由取代樹脂之一 無機材料(例如:SiO〇所製成。例如··曰本專利未審查公告 第1-257397號描述一多層佈線結構之一基板,其中在一 包括一在一鋁基板上以氣相沉積所沉積之Si〇2絕緣膜的 絕緣基板上方,形成交錯佈線層及絕緣膜,該等絕緣膜係 以氣相沉積由Si(h形成ΙΟμπι厚薄膜且在其中藉由蝕刻形 成有介層孔。每次形成每一絕緣膜時,形成每一介層孔。 在像圖6所示之增層多層佈線基板中,因具有不同熱膨 312ΧΡ/發明說明書(補件)/96-08/96125530 7 200806147 脹係數之異質材料的使 ^ 打便用所造成之熱應力傾向於集中在 該等個別絕緣膜中之介爲〗 從入財 Λ 联甲之"層 107 3、107,1)、107,(:、107,〇1(該 專層構成堆疊介;〗7,、 ’丨層107 )的根部,以及在那些部分中 具有斷裂佈線之風險。a分從 險 * 5亥等介層之直徑及深度(該等絕 =膜之厚度)交得較大時,該熱應力增加。一由本增層樹 月曰所形成之絕緣膜根據它的絕緣特性及可使用性需要大 士、夕_之厚度。再者,在一由樹脂所製成之絕緣膜 以田射製程所提供之一開口的最小直徑大約從30_ 至40μπ^4些事實對避免在堆疊介層中之斷裂饰線及達 成在目前增層多層佈線基板中之高密度佈線及介層造成 阻礙。 再者,因為藉由連接在該複數個絕緣膜中之個別介層 107 a 107 b、1〇7 c、1〇7’d以形成一相關技藝增層多 層佈線基板之堆疊介層1G7,,所以依據在形成那些個別 介層時之準確程度而定會有潛在連接失敗之問題。 馨【發明内容】 本發明之不範性具體例提供一種多層佈線基板,該多層 佈線基板具有高可靠性介層,縱使它們通過兩個或更多絕 緣膜,以及允許高密度佈線及介層。 本發明之一個或多個具體例的一種多層佈線基板包括 複數個佈線層及内層絕緣膜以及一穿過兩個或更多内層 絕緣膜連接於上與下佈線層間之型態的介層,其中該等内 層絕緣膜之至少一些内層絕緣膜係由無機絕緣膜所形成 及該穿過兩個或更多内層絕緣膜連接上與下佈線層之型 312XP/發明說明書(補件)/96-〇8/96125530 8 200806147 態的介層係成為一穿過全部由無機絕緣膜所形成之内層 絕緣膜的單介層。 曰 最好,所有該等内層絕緣膜係由無機絕緣膜所形成。 最好,該等無機絕緣膜係藉由一低溫CVD法所形成。 - 最好’該等無機絕緣膜之厚度係從〇· 5至2· 〇μπι,更好 是從〇· 5至1· 5μπι,以及最佳是從〇.5至1.〇_。 本發明之一個或更多具體例的多層佈線基板可以由一 ⑩f法來製造,該方法包括:形成兩個或更多無機絕緣膜; 藉由微影法在該兩個或更多無機絕緣膜中立刻形成一開 口;以及藉由使用該開口形成一穿過該兩個或更多内層絕 緣膜連接於上與下佈線層間之型態的介層。 本發明之一個或多個具體例可以包括下面一個或多個 優點。例如:具有一優越耐電壓之無機絕緣膜的使用允許 該等較薄内層絕緣膜,以便可以使連接在該等不同層上之 佈線的;I層(包括该穿過兩個或更多内層絕緣膜連接上與 #下佈線層之型態的介層)之深度非常小。此將實現對該等 ”層所強加之熱應力的最小化,以及特別地,最小化因在 該型態之介層(該介層穿過兩個或更多内層絕緣膜連接上 與下佈線層)内的斷裂佈線所造成之連接失敗的風險,因 此,可以提供一高可靠性多層佈線基板。同時,可以實現 .N孩度佈線及介層,此在藉由使用相關技藝增層樹脂所製 造之那些多層佈線基板中係決不可能的。 本發明之一個或多個具體例亦可應用至那些使用具有 低耐熱性之材料的基板,因為該等無機絕緣膜係以一低溫 312XP/發明說明書(補件)/96-08/96125530 〇 200806147 CVD法所形成,因此,它在一般多用途中係優越的。 從下面詳細描述、所附圖式及請求項可以明顯易知其它 特徵及優點。 & 【實施方式】 _ 圖1顯示依據本發明之一示範性具體例的一多層佈線 基板之部分概略圖。在此圖式中之多層佈線基板包括在一 核心基板Π上方所形成之五個佈線層1、1 gb、13c、 0 13d、13e,以及在相鄰佈線層間提供内層絕緣膜15讣、 15bc、15cd、15de。在該等個別内層絕緣膜中形成一連接 於相鄰佈線層間之型態的介層17,同時形成一穿過兩個 或更多絕緣膜連接上與下佈線層(在圖1中,它們係最上 及最下佈線層13e及13a)之型態的介層17,。如以下所 述,藉由在一穿過兩個或更多内層絕緣膜之開口中填充一 佈線材料以立即形成該介層17,,其中該兩個或更多内層 絕緣膜係***要被連接之上與下佈線間。於是,該介層 馨17不同於先前圖6所述之相關技藝介層1〇7,,因為它不 需要連接該等個別介層107, a、107, b、107, c、1〇7, d之 程序(圖 6),該等個別介層 107,a、1〇7,b、1()7,c、1Q7,d 之數目等於該等内層絕緣膜之數目,或者不需要連接程序 所必需之凸塊109(圖6)的呈現。在該最上佈線層13e上 方,由一防焊層形成一保護層19,以及在該保護層19之 ‘開口中,提供一用以安裝一半導體裝置(未顯示)之類的墊 ' 21。在圖1所示之核心基板11的另一侧·上方,可以是一 連接至該核心基板之一穿孔23的焊料凸塊(未顯示),或 312χρ/發明說明書(補件)/96-08/96125530 10 200806147 ΐ =提供相似於所示增層多層佈線基板之另一增層多 層佈線基板。 /玄夕層佈線基板之核心基才反11,可以使用-樹脂 :反例如.由-玻璃布強化環氧樹脂所製成之樹脂基板) =-石夕基板等。在—具有導電率巧基板的情況中,該石夕 基板係^其表面提供—絕緣處理後使用。 可、藉由使用纟型佈線材料(例如:銅)以一通常用於 夕i佈、,之开^成的方法來形成該等佈線層m3e及該 層17'17 °當藉由錢鍍或氣相沉積形成該 二府4層日守’該等佈線層之厚度可以是像亦即〇.5至1 _ 这公小’以及當以一電鍍法在該等佈線層上進一步形成一 厚膜時’該厚膜可以是亦即4至ΐ〇μπι。 在本發明之示範性具體例中,關於該等内層絕緣膜 15ab、15bc、i5cd、15de之材料,使用一無機材料。在 使用Μ月曰基板(例如:由一玻璃布強化環氧樹脂所製成 之树月曰基板)做為一核心基板之情況中,最好在2〇〇〇c 下或二低之溫度以一低溫電》CVD法形成該無機材料之 内層絶緣膜。在使用―石夕基板或玻璃基板做為—核心基板 之十月況中’最好在4GGT或更低之溫度下以—電漿CVD法 形成該無機]材料之内層絕緣膜。在該等内層絕緣膜係由在 :相關技蟄多層佈線基板中所使用之增層樹脂所製成之 情況中’由於所需求之絕緣特性及可使用性,需要叫 或更大之厚度。相反地,—由亦即_所製成之具有 厚的内層絕緣膜提供1〇〇v之耐電壓,因此,如果本發明 312XP/發明說明書(補件)抓〇8/9612553〇 u 200806147 之示範性具體例的Si〇2内層絕緣膜之厚度係例如〇·5至 2μιη這麼多,則該等si〇2内層絕緣膜可以充分作用。在此 方式中,在本發明之示範性具體例的多層佈線基板中,可 以使該等内層絕緣膜比在該相關技藝多層佈線基板中之 那些由一增層樹脂所製成之内層絕緣膜更薄。例如:可以 提供厚度比該佈線層小之内層絕緣膜。在那個情況中,在 本發明之多層佈線基板内,該等内層絕緣膜將具有強烈地 反映及荨下面層之表面形狀的表面形狀,以便剖面將且有 如圖1所示之步階。 .至於該等内層絕緣膜,可以使用無機絕緣膜(例如:由 Si〇2、SisN4、SiNO之類所製成之無機絕緣膜),然而,從 耐電壓及生產能力觀點來看,Si〇2係最好的。 藉由在該等個別内層絕緣膜15ab、15bc、15以、i5de 中所形成之開π内填充—佈線材料以形成該等連接相鄰 佈線層之型態的介層17及該穿過兩個或更多内層絕緣膜 連接上與下佈線層之型態的介層17,。在該等内層絕緣膜 :由-增層樹脂所製成之相關技藝多層佈線基板的情況 ’用於介層m由雷射處理該等㈣絕緣膜所形 ^。另—方面,在本發明之示範性具體例的多層佈線基板 ’因為該等内層絕緣膜不包含異質材料(例如.一填充 以可以藉由—使賴刻之微影法實施在該等内層 :緣=之用於介層的開口之形成。在該雷射處理之情況 ^該^ 口之直㈣或更大1而對於該微影法 而吕,可形成具有10叩或更小之直徑的開口。 3 imv發明說明書(補件Μ6·嶋犯5別 12 200806147 在該等内層絕緣膜係由一增層樹脂所形成之相關技藝 夕層佈線基板中,因為一單内層絕緣膜係較厚,所以很難 藉由同時雷射處理複數個該等疊合絕緣膜以形成一用於 ^ 一介層之開口。於是,藉由連接在該等個別内層絕緣膜中 .所分別形成之介層l〇7,a至107,d(圖6)以形成一穿過兩 個或更多内層絕緣膜連接上與下佈線層之型態的介層,以 f於在該等個別介層之連接部上有該等凸塊1()9(圖6)之 王現。在本發明之示範性具體例的多層佈線基板中,一單 内層絕緣臈係較薄,以致於同樣對於該穿過兩個或更多内 層,緣膜連接上與下佈線層之型態的介層而言,可以藉由 Μ〜法同%形成在該等個別内層絕緣膜中之開口。於 疋,在本發明之多層佈線基板中,使該兩種型態之介層成 為一單介層,以及該穿過兩個或更多内層絕緣膜連接上與 下佈線層之型態的介層在中間部上不具有凸塊(圖6中之 10 9所示之構件),其中該等凸塊係固有地呈現在該藉由 _連接兩個或更多單介層所形成之型態的介層中。當增加一 個内f絕緣膜之厚度時,增加預期要形成有一介層開口之 該等疊合内層絕緣膜的總厚度,需要—厚光阻膜,因而特 別難以經由乾式餘刻立刻形成該介層開口。當乾式韻刻用 於在SiG2絕緣膜中之—開口的形成時,該等咖絕緣膜 與該光阻膜相對於一目前蝕刻劑(SF4氣體)的蝕刻選擇比 、”勺為四。在本發明之示範性具體例的情況中,一單Si02 内層絕緣膜可以是約1μπ1’以致於當在亦即四層内層喝緣 膜中同時形成介層開口時,可以使用一比16叫厚^光阻 3d發明說明書鋪牛胸·嶋612553〇 200806147 [具體例] 現在將芩考示範性具體例以進一步說明本發明,然而, 本發明明顯未侷限於這些具體例。
/如圖2A所示,在一由一玻璃布強化環氧樹脂所製成之 形成有一穿孔電極33的核心基板31上方,形成一第一佈 線層35。藉由在核心基板31中所開之一穿孔的内壁上形 成金屬層33a及將一絕緣樹脂材料33b填入該孔内之間 隙中以提供邊穿孔電極33。藉由在該核心基板Μ之一表 面j之一種子層(未顯示)上方形成一光阻圖案(未顯示) 及藉由銅電解電鍍在該種子層之一暴露部分上方促使一 銅層之成長至4_以提供該佈線層35。在時, 似,佈線層35之形成的方法,在該核心基板3二= 的牙孔電極33上方形成—凸塊(land)75。之後,依序去 除該光阻圖案及該種子層。 接下來,如圖2β所示,以低溫電漿CVD亦即在i8〇°C ^在該整個表面上方形成—具有1μιη厚之⑽内層絕緣 7。在此内層絕緣膜37中,形成一開口 39(直 = ·1〇μιη)(圖2C)以做為—連接於該已形成第—佈線層犯 -接下來所要形成之第二佈線層間之介層孔。藉由在該 内層絕緣膜37上方形成一光阻圖案(未顯示)及使用cF4
^餘刻祕賴37之㈣光阻㈣巾之開π所暴露之 科以實施該開口 39之形成。之後,去除該光阻圖案。 此後’將一佈線材料填入該開口 39’以形成-如圖2D 312XP/發明說明書(補件)/96-08/96125530 14 200806147 所示之介層41,以及同時,在該内層絕緣膜37上方形成 一第二佈線膜43(4_厚)。藉由先在形成有該内層絕緣膜 37之核心基板的表面上形成一種子層(未顯示),然後在 〜該種子層上形成一光阻圖案(未顯示),以及藉由銅電解電 •鍍在該種子層之一暴露部分上方成長一銅層,以實施該^ 層41及該佈線層43之形成。之後,依序去除該光阻 及該種子層。 ⑩藉由重複芩考圖2B至2D所說明之步驟,獲得一中間產 品,該中間產品如圖3A所示具有四個佈線層35、43、49、 55、在該等佈線層間之絕緣膜37、45、51及一覆蓋該最 上佈線層55之絕緣膜57以及互連該等相鄰佈線層之介層 41、47、53。接下來,如圖3B所示,在該中間產品之最 上絕緣膜57中,同時形成一用於一連接該下面第四佈線 層55與一接下來所要形成之第五佈線層之介層的開口 58(直徑:20μιη)及一用於一穿過該四個絕緣膜37、45、51、 鲁57連接該第一佈線層35與該第五佈線層之介層的開口 59(直徑:30μιη)。以相似於先前所說明之開口 39的形成方 式使用一 CF4乾式蝕刻藉由該微影法實施該等開口 58及 之^/成考里到遠Si〇2絕緣膜與該光阻層相對於cf4 之蝕刻送擇比約為四,在此情況中之光阻層的厚度約為 20μπι。 然後,以一佈線材料填充該等開口 58、59,以形成介 層61及63,以及同時,如圖3C所示,在該内層絕緣膜 57上形成該第五佈線層65(4μιη厚)。以相似於該等介層 312ΧΡ/發明說明書(補件)/96-08/9^5530 15 200806147 及垓4佈線層之先前形成的 、 飞(例如··藉由先在其上形 珉種子層(未顯示)及一光阻圖荦(去% 一、 電解雷供大兮级7 β 系1未頭不),以及藉由銅 包解电鍍在該種子層之一暴露部分 該等介層6卜63及該佈線層65之 、一銅層)實施 該光阻圖案及該種子層。 之也成。之後,依序去除 心m ::4:不在形成有該第五佈線層65之核 =的整個表面上形成保護層67、67,,以及對該
:ir之二開口69連續地實施鎳電鍍及金電鍍,藉此 π以女衣一半導體裝置之類(未顯示)的墊7卜在 於在此方式中形成有該多層佈線結 塊73: 了以错由使用亦即-焊球以形成-金屬凸 塊73’该金屬凸塊73經由在該保護層67,之一開 凸塊75連接至該穿孔電極33,其中該保護層π,係由一 Ζ層所形成。依據圖4所示之本發明的多層佈線基板的 具體例可經由該金屬凸塊73連接至另_板(亦_—像__ 母板等之電路板)。 在該核心基板31之相對於形成有圖4之多層佈線結構 的侧之側上,亦可形成-相似多層佈線結構,以及此一呈 體例係顯示於圖5中。在圖5中,該上與下多層佈線結構 係相似的,以及在該上與下多層佈線結構巾之相同構件係 以相同元件符號來表示。 在本發明之上面具體例中,所有内層絕緣膜係由抓 所形成,然、而,-由其它材料來形成該等内層絕緣膜中之 一些内層絕緣膜的具體例亦是可能的。例如:在圖4 312XP/發明說明書(補件)/96-08/96125530 16 200806147 之具體例中’如果只需直接將該最上佈線層65連接至該 了面佈線I 55 ’則可以藉由—典型增層樹脂(例如··一^ 氧樹脂)形成在該等佈線層55及65間之絕緣膜57。衣 【圖式簡單說明】 ' 圖1係說明依據本發明之一示範性具體例的一多層 線基板之概略圖; 胃 圖2A至2D係概略地說明依據本發明之一示範性具體例 的多層佈線基板之製造程序的前半部之一連串圖式· ^ 圖3A至3(:係概略地說明依據本發明之示範性具體例的 多層佈線基板之製造程序的後半部之一連串圖式,· 、 圖4係說明本發明之多層佈線基板的一示範性具體例 之概略圖; ^ 圖5係說明本發明之多層佈線基板的另一示範性具體 例之概略圖;以及 圖6係說明一相關技藝多層佈線基板之圖式。 【主要元件符號說明】 11 核心基板 13a 佈線層 13b 佈線層 13c 佈線層 13d 佈線層 13e 佈線層 15ab 内層絕緣膜 15bc 内層絕緣膜 312XP/發明說明書(補件)/96-08/96125530 200806147
15cd 内層絕緣膜 15de 内層絕緣膜 17 介層 17, 介層 19 保護層 21 墊 23 穿孔 31 核心基板 33 穿孔電極 33a 金屬層 33 b 絕緣樹脂材料 35 第一佈線層 37 Si〇2内層絕緣膜 39 開口 41 介層 43 第二佈線膜 45 絕緣膜 47 介層 49 佈線層 51 絕緣膜 53 介層 55 佈線層 57 絕緣膜 58 開口 312XP/發明說明書(補件)/96-08/96125530 18 200806147 59 開口 61 介層 63 介層 65 第五佈線層 67 保護層 67, 保護層 69 開口 71 墊 73 金屬凸塊 75 凸塊 101 核心基板 103a 佈線層 103b 佈線層 103 c 佈線層 103d 佈線層 103e 佈線層 105ab 内層絕緣膜 105bc 内層絕緣膜 105cd 内層絕緣膜 105de 内層絕緣膜 107 介層 107, 介層 107, a 介層 107, b 介層 312XP/發明說明書(補件)/96-08/96125530 19 200806147 107, c 介層 107, d 介層 109 凸塊 ill 保護層 113 墊 115 穿孔 312XP/發明說明書(補件)/96-08/96125530 20
Claims (1)
- 200806147 十、申請專利範圍: 1. 一種多層佈線基板,包括: 複數個佈線層及内層絕緣膜;以及 一型態之介層,穿過兩個或更多内層絕緣膜以連接 與下佈線層間, 、 -缘膜L: 至少一些内層絕緣膜係由無機 接巴德㈣成,以及使該穿過兩個或更多内層絕緣膜以連 接於上與下佈線層間之型態的介層成為一單介層,該單介 層穿過全部由該等錢絕緣膜所形叙内層絕緣臈。 2·如中請專利範圍第丨項之多層佈線基板,其中所有該 專内層絕緣膜係由該等無機絕緣膜所形成。 ° Λ、3.如中料利範11第1或2項之多層佈線基板,其中該 等無機絕緣膜係藉由一低溫CVD法所形成。 等t Γί專利範圍第1或2項之多層佈線基板,其中該 4無機絕緣膜具有0.5至2. 0网間之厚度。 •丄-種多層佈線基板之製造方法’該二佈線基板具有 復數個佈線層及内層絕緣膜,包括· 以無機材料形成兩個或更多内層絕緣膜; 藉由微影法在該由無機材料所製成之兩個或更多内芦 絕緣膜中立刻形成一開口;以及 曰 :由使用該開口形成一型態之介層,該型態之介層穿過 .上與下佈線層。或夕的内層絕緣膜以連接 6·如申請專利範圍第 5項之多層佈線基板之製造方 312ΧΡ/發明說明書(補件)/96-08/96125530 21 200806147 法,其中藉由一低溫CVD法形成該等由無機材料所製成之 内層絕緣膜。Ο 312XP/發明說明書(補件)/96-08/96125530 22
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194753A JP5173160B2 (ja) | 2006-07-14 | 2006-07-14 | 多層配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200806147A true TW200806147A (en) | 2008-01-16 |
Family
ID=38621177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096125530A TW200806147A (en) | 2006-07-14 | 2007-07-13 | Multilayer wiring substrate and manufacturing method thereof |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080012120A1 (zh) |
EP (1) | EP1879227A1 (zh) |
JP (1) | JP5173160B2 (zh) |
KR (1) | KR20080007124A (zh) |
TW (1) | TW200806147A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7202785B2 (ja) * | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3918148A (en) * | 1974-04-15 | 1975-11-11 | Ibm | Integrated circuit chip carrier and method for forming the same |
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
US4977105A (en) * | 1988-03-15 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing interconnection structure in semiconductor device |
JPH01257397A (ja) * | 1988-04-07 | 1989-10-13 | Mitsubishi Heavy Ind Ltd | 金属プリント基板 |
JPH0372693A (ja) * | 1989-08-11 | 1991-03-27 | Hitachi Ltd | 配線部材及びその形成方法 |
JPH04242088A (ja) * | 1991-01-16 | 1992-08-28 | Nec Corp | Icソケット |
JPH0653350A (ja) * | 1992-07-30 | 1994-02-25 | Hitachi Ltd | 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置 |
US5871868A (en) * | 1993-02-26 | 1999-02-16 | General Dynamics Information Systems, Inc. | Apparatus and method for machining conductive structures on substrates |
JPH06291518A (ja) * | 1993-03-31 | 1994-10-18 | Nippon Chemicon Corp | マイクロストリップラインによるインピーダンス変換器 |
US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
JP3260941B2 (ja) * | 1993-06-18 | 2002-02-25 | 株式会社日立製作所 | 多層配線基板および多層配線基板の製造方法 |
US6331680B1 (en) * | 1996-08-07 | 2001-12-18 | Visteon Global Technologies, Inc. | Multilayer electrical interconnection device and method of making same |
JP3531573B2 (ja) * | 2000-03-17 | 2004-05-31 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法ならびに電子装置 |
US7164197B2 (en) * | 2003-06-19 | 2007-01-16 | 3M Innovative Properties Company | Dielectric composite material |
JP4413573B2 (ja) * | 2003-10-16 | 2010-02-10 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
CN100367491C (zh) * | 2004-05-28 | 2008-02-06 | 日本特殊陶业株式会社 | 中间基板 |
-
2006
- 2006-07-14 JP JP2006194753A patent/JP5173160B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-12 KR KR1020070069940A patent/KR20080007124A/ko not_active Application Discontinuation
- 2007-07-13 US US11/826,263 patent/US20080012120A1/en not_active Abandoned
- 2007-07-13 TW TW096125530A patent/TW200806147A/zh unknown
- 2007-07-16 EP EP07013920A patent/EP1879227A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20080012120A1 (en) | 2008-01-17 |
KR20080007124A (ko) | 2008-01-17 |
JP5173160B2 (ja) | 2013-03-27 |
JP2008021941A (ja) | 2008-01-31 |
EP1879227A1 (en) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI278263B (en) | Circuit board structure and method for fabricating the same | |
TWI380422B (zh) | ||
TWI362910B (zh) | ||
TWI765941B (zh) | 電子零件及電子零件製造方法 | |
US20160057863A1 (en) | Electronic component device and method for manufacturing the same | |
TW201410100A (zh) | 具有階梯狀孔的多層電子結構 | |
TW201021640A (en) | Coreless wiring substrate, semiconductor device and method of manufacturing the same | |
KR20130135000A (ko) | 일체식 패러데이 실딩을 갖는 ic 지지 구조체 | |
US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
JP2008113002A (ja) | キャパシタ内蔵型印刷回路基板及びその製造方法 | |
JP2018107256A (ja) | ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法 | |
JP2022159478A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
TWI354356B (en) | Multilayer package substrate and method for fabric | |
JP4141135B2 (ja) | 多層配線基板の製造方法 | |
JP2008270531A (ja) | 多層配線基板及びその製造方法 | |
JP2019114723A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
TW200806147A (en) | Multilayer wiring substrate and manufacturing method thereof | |
JP2015231004A (ja) | 配線基板 | |
WO2022191180A1 (ja) | 多層配線基板 | |
WO2020241645A1 (ja) | 多層配線基板及びその製造方法 | |
TW200850099A (en) | Advanced multilayered coreless support structure, and their fabrication | |
JP6544462B2 (ja) | 多層配線構造体 | |
JP7450063B2 (ja) | 多層基板及びその製造方法 | |
JP6536710B2 (ja) | 多層配線構造体 | |
TWI357646B (zh) |