JP5138248B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5138248B2
JP5138248B2 JP2007076845A JP2007076845A JP5138248B2 JP 5138248 B2 JP5138248 B2 JP 5138248B2 JP 2007076845 A JP2007076845 A JP 2007076845A JP 2007076845 A JP2007076845 A JP 2007076845A JP 5138248 B2 JP5138248 B2 JP 5138248B2
Authority
JP
Japan
Prior art keywords
layer
region
pad electrode
metal layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007076845A
Other languages
English (en)
Other versions
JP2008235786A5 (ja
JP2008235786A (ja
Inventor
芳正 天辰
実 赤石
聡 小内
克也 岡部
芳明 佐野
彰 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2007076845A priority Critical patent/JP5138248B2/ja
Priority to US12/053,168 priority patent/US8013442B2/en
Publication of JP2008235786A publication Critical patent/JP2008235786A/ja
Publication of JP2008235786A5 publication Critical patent/JP2008235786A5/ja
Application granted granted Critical
Publication of JP5138248B2 publication Critical patent/JP5138248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、パッド電極形成部での抵抗値を低減するための半導体装置及びその製造方法に関する。
従来の半導体装置の製造方法の一実施例として、図１８（Ａ）から図１８（Ｆ）に示す如く、下記の製造方法が知られている。図１８（Ａ）に示す如く、シリコン基板９１の表面上に二酸化シリコン等の層間絶縁膜９２を形成する。次に、図１８（Ｂ）に示す如く、層間絶縁膜９２上にその膜厚が１．０（μｍ）程度のアルミニウム（Ａｌ）電極パッド９３を形成する。次に、図１８（Ｃ）に示す如く、Ａｌ電極パッド９３を含む層間絶縁膜９２上にＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法により窒化シリコン膜９４を形成する。次に、図１８（Ｄ）に示す如く、Ａｌ電極パッド９３上の窒化シリコン膜９４に開口部９５を形成する。次に、図１８（Ｅ）に示す如く、開口部９５から露出するＡｌ電極パッド９３を被覆するようにバリアメタル膜９６を形成する。次に、図１８（Ｆ）に示す如く、バリアメタル膜９６上に電解メッキ法により金バンプ９７を形成する（例えば、特許文献１参照。）。
特開平１１−１４５１７１号公報（第２−３頁、第１図）
上述したように、従来の半導体装置の製造方法では、層間絶縁膜９２上にＡｌ電極パッド９３を形成した後、Ａｌ電極パッド９３上にパッシベーション膜としての窒化シリコン膜９４を形成する。そして、Ａｌ電極パッド９３の窒化シリコン膜９４に開口部９５を形成した後、例えば、スパッタリング法により露出したＡｌ電極パッド９３上にバリアメタル膜９６を形成する。この製造方法により、窒化シリコン膜９４に開口部９５を形成し、バリアメタル膜９６を形成する工程において、開口部９５から露出するＡｌ電極パッド９３が酸化され、Ａｌ電極パッド９３上に酸化膜が形成される。そして、Ａｌ電極パッド９３上の電流経路は、Ａｌ電極パッド９３、Ａｌパッド電極９３上の酸化膜、バリアメタル膜９６及び金バンプ９７となる。その結果、電流経路に酸化膜が形成されることで、Ａｌ電極パッド９３上での抵抗値が低減され難いという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、半導体基板上に絶縁処理され設けられるパッド電極と、前記パッド電極を被覆するように形成される絶縁層と、前記パッド電極の表面を露出するように、前記絶縁層に設けられる複数の開口領域と、前記絶縁層表面から前記開口領域内に渡り形成され、前記パッド電極と接続し、前記開口領域上に複数の凹部が形成される金属層と、前記金属層上に形成され、前記凹部内に渡り形成されるメッキ用金属層と、前記メッキ用金属層上に形成される電極とを有する半導体装置において、前記凹部内に形成される前記メッキ用金属層は、他の領域の前記メッキ用金属層よりも薄く形成される領域を有し、前記薄く形成される領域では、前記金属層を構成する金属と前記電極を構成する金属とを少なくとも含む合金層が生成されていることを特徴とする。従って、本発明では、パッド電極上に凹凸を有する金属層が形成されている。この構造により、金属層の凹部におけるスッテプカバレッジを利用することで、パッド電極上での抵抗値が低減される。
また、本発明の半導体装置では、前記メッキ用金属層はクロム層を有し、前記薄く形成される領域では、前記クロム層の結晶粒子間隔が、前記他の領域のクロム層の結晶粒子間隔よりも広くなり、前記合金層は、前記結晶粒子間に生成されていることを特徴とする。従って、本発明では、金属層の凹部では、合金層が形成された領域が電流経路となり、パッド電極上での抵抗値が低減される。
また、本発明の半導体装置では、前記薄く形成される領域は、前記凹部の段差の底面の外周部またはその近傍領域に形成されていることを特徴とする。従って、本発明では、金属層の凹部底面の外周部及びその近傍領域での合金層により、抵抗値が低減される。
また、本発明の半導体装置では、前記開口領域における前記絶縁層と前記パッド電極との境界領域では、前記パッド電極の表面と前記絶縁層の傾斜面との成す角度が、７０〜９０度となることを特徴とする。従って、本発明では、絶縁層の開口領域でのステップカバレッジが悪くなり、金属層の凹部でのステップカバレッジも悪くなる。
また、本発明の半導体装置では、前記金属層は、アルミニウム層またはアルミニウム合金層から成り、前記電極は、銅層と、前記銅層上に形成されるバンプ電極とを有することを特徴とする。従って、本発明では、アルミニウム層またはアルミニウム合金層と銅層との金属反応により合金層が生成される。
また、本発明の半導体装置では、前記スピンコート樹脂膜は、ポリベンズオキサゾール膜またはポリイミド樹脂膜から成ることを特徴とする。従って、本発明では、スピンコート樹脂膜としてポリベンズオキサゾール膜等が用いられることで、湿気等の外部環境から半導体素子の劣化が防止され、半導体素子の表面が安定化する。
また、本発明の半導体装置では、半導体基板上に絶縁処理され設けられるパッド電極と、前記パッド電極を被覆するように形成される絶縁層と、前記パッド電極の表面を露出するように、前記絶縁層に設けられる複数の開口領域と、前記絶縁層表面から前記開口領域内に渡り形成され、前記パッド電極と接続するメッキ用金属層と、前記メッキ用金属層上に形成された電極とから成る半導体装置であり、前記開口領域内に形成される前記メッキ用金属層は、他の領域の前記メッキ用金属層よりも薄く形成される領域を有し、前記薄く形成される領域では、前記パッド電極を構成する金属と前記電極を構成する金属とを少なくとも含む合金層が生成されていることを特徴とする。従って、本発明では、絶縁層の開口領域を介してメッキ用金属層がパッド電極と接続している。この構造により、絶縁層の開口領域におけるスッテプカバレッジを利用することで、パッド電極上での抵抗値が低減される。
また、本発明の半導体装置の製造方法では、半導体基板上を絶縁処理し、前記絶縁処理された半導体基板上にパッド電極を形成し、前記パッド電極を被覆するように前記絶縁処理された半導体基板上に絶縁層を形成した後、前記パッド電極の表面が露出するように前記絶縁層に複数の開口領域を形成する工程と、前記開口領域を介して前記パッド電極と接続するように、前記絶縁層上に金属層を形成する工程と、前記金属層上にスピンコート樹脂膜を形成し、前記金属層が露出するように前記スピンコート樹脂膜に開口部を形成する工程と、前記スピンコート樹脂膜の開口部から露出する前記金属層上にメッキ用金属層を形成した後、前記メッキ用金属層上に電極を形成する工程とを有することを特徴とする。従って、本発明では、絶縁層の開口領域を被覆するように金属層を形成し、金属層に凹部を形成する。この製造方法により、金属層の凹部におけるステップカバレッジを利用することで、パッド電極上での抵抗値を低減することができる。
また、本発明の半導体装置の製造方法では、前記メッキ用金属層としてスパッタリング法によりクロム層及び前記クロム層上に銅層を形成することを特徴とする。従って、本発明では、金属層の凹部に対しスパッタリング法によりクロム層を形成する。この製造方法により、凹部におけるステップカバレッジを利用し、クロム層の結晶粒子の粗な領域を形成することができる。
また、本発明の半導体装置の製造方法では、ウエハの一主面上に絶縁処理され設けられるパッド電極と、前記パッド電極を被覆するように前記ウエハの一主面上に形成される絶縁層と、前記絶縁層から前記パッド電極の表面が露出するように形成される複数の開口領域と、前記複数の開口領域を介して前記パッド電極と接続し、前記絶縁層上に形成される金属層とを有する前記ウエハを準備する工程と、前記金属層上にスピンコート樹脂膜を形成し、前記金属層が露出するように前記スピンコート樹脂膜に開口部を形成する工程と、前記スピンコート樹脂膜の開口部から露出する前記金属層上にメッキ用金属層を形成した後、前記メッキ用金属層上に電極を形成する工程とを有することを特徴とする。従って、本発明では、パッド電極を形成するメーカーとメッキ層を形成するメーカーが異なる場合においても、パッド電極上での抵抗値を低減することができる。
また、本発明の半導体装置の製造方法では、半導体基板上を絶縁処理し、前記絶縁処理された半導体基板上にパッド電極を形成し、前記パッド電極を被覆するように前記絶縁処理された半導体基板上に絶縁層を形成した後、前記パッド電極の表面が露出するように前記絶縁層に複数の開口領域を形成する工程と、前記開口領域を介して前記パッド電極と接続するように、前記絶縁層上にメッキ用金属層を形成した後、前記メッキ用金属層上に電極を形成する工程とを有することを特徴とする。従って、本発明では、絶縁層の開口領域を被覆するようにメッキ用金属層を形成する。この製造方法により、絶縁層の開口領域におけるステップカバレッジを利用することで、パッド電極上での抵抗値を低減することができる。
また、本発明の半導体装置の製造方法では、ウエハの一主面上に絶縁処理され設けられるパッド電極と、前記パッド電極を被覆するように前記ウエハの一主面上に形成される絶縁層と、前記絶縁層から前記パッド電極の表面が露出するように形成される複数の開口領域とを有する前記ウエハを準備する工程と、前記絶縁層上にスピンコート樹脂膜を形成し、前記開口領域から前記パッド電極の表面が露出するように前記スピンコート樹脂膜に開口部を形成する工程と、前記スピンコート樹脂膜の開口部から露出する前記パッド電極と接続するようにメッキ用金属層を形成した後、前記メッキ用金属層上に電極を形成する工程とを有することを特徴とする。従って、本発明では、パッド電極を形成するメーカーとメッキ層を形成するメーカーが異なる場合においても、パッド電極上での抵抗値を低減することができる。
本発明では、パッド電極上に凹凸を有する金属層が形成され、金属層上にはメッキ用金属層及び電極が形成されている。金属層の凹部では、凹部でのステップカバレッジが利用され、金属層と電極との合金層が形成され、パッド電極上での抵抗値が低減される。
また、本発明では、金属層の凹部でのステップカバレッジが利用され、凹部底面の外周部に合金層が形成されている。合金層が形成された領域が電流経路となり、パッド電極上での抵抗値が低減される。
また、本発明では、パッド電極上の絶縁層にステップカバレッジの悪い開口領域が形成されることで、絶縁層上の金属層の凹部のステップカバレッジも悪くなる。金属層の凹部では、低抵抗領域の合金層が形成され易い構造となる。
また、本発明では、メッキ用金属層としてクロム層が用いられることで、ポリベンズオキサゾール膜と電極間の密着性が向上される。
また、本発明では、ポリベンズオキサゾール膜またはポリイミド樹脂膜がスピンコート樹脂膜として用いられることで、湿気等の外部環境から半導体素子の劣化が防止される。
また、本発明では、合金層は、アルミニウム層またはアルミニウム合金層と銅層との金属反応により生成されている。両金属層は、お互いに親和性の良い金属であり、クロム層の粗な領域において反応し易く、パッド電極上での抵抗値が低減される。
また、本発明では、絶縁層の開口領域を介してパッド電極とメッキ用金属層とが接続する構造においても、開口領域でのステップカバレッジが利用され、パッド電極上での抵抗値が低減される。
また、本発明では、パッド電極上の絶縁層に複数の開口領域を形成した後に、金属層を形成する。開口領域上の金属層には複数の凹部が形成され、凹部のステップカバレッジを利用することで、パッド電極上での抵抗値が低減される。
また、本発明では、パッド電極上の絶縁層に複数の開口領域を形成し、開口領域を介してメッキ用金属層及び電極を形成する。開口領域のステップカバレッジを利用することで、パッド電極上での抵抗値が低減される。
以下に、本発明の第１の実施の形態である半導体装置について、図１から図４を参照し、詳細に説明する。図１（Ａ）は、本実施の形態の半導体装置を説明するための断面図である。図１（Ｂ）は、本実施の形態の半導体装置を説明するための断面図である。図２（Ａ）は、本実施の形態の半導体装置におけるパッド電極上の構造を説明するための平面図である。図２（Ｂ）は、本実施の形態の半導体装置におけるパッド電極上の構造を説明するための断面図である。図３（Ａ）は、パッド電極上の金属反応する領域を説明するための解析図である。図３（Ｂ）は、パッド電極上の金属反応しない領域を説明するための解析図である。図４は、本実施の形態の半導体装置におけるパッド電極とパッド電極直上のメッキ層との間の抵抗値を説明するための図である。
図１（Ａ）に示す如く、シリコン基板１上には、第１の絶縁層２が形成されている。第１の絶縁層２は、例えば、シリコン酸化膜、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等の少なくとも１層が選択されて形成されている。尚、シリコン基板１上に第１の絶縁層２が形成されることで、シリコン基板１上が絶縁処理される。また、シリコン基板１としては、単結晶基板でなるもの、単結晶基板上にエピタキシャル層が形成されるものが考えられる。また、シリコン基板１としては、化合物半導体基板であってもよい。
続いて、第１の絶縁層２上面に形成されたパッド電極３は、例えば、アルミニウム（Ａｌ）層やアルミニウム−シリコン（Ａｌ−Ｓｉ）膜、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミニウム−銅（Ａｌ−Ｃｕ）膜等から選択されて成るアルミニウム（Ａｌ）を主体とする合金層により形成されている。そして、パッド電極３の膜厚は、例えば、０．４〜３．０（μｍ）である。
また、第２の絶縁層４が、パッド電極３上を含め、第１の絶縁層２上面に形成されている。この第２の絶縁層４は、シリコン酸化膜、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）膜等の少なくとも１層が選択されて形成されている。
続いて、開口領域５、６、７、８が、第２の絶縁層４に形成されている。開口領域５〜８は、フォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、第２の絶縁層４に形成されている。そして、開口領域５〜８は、パッド電極３上の第２の絶縁層４に形成され、パッド電極３の形成領域上に、例えば、市松模様となるように形成されている。ここでの市松模様とは、図２（Ａ）に示すように、あたかも開口領域５〜８、２３〜３４が島状に位置し、マトリックス状に並んだ形状であり、第２の絶縁層４は、この開口領域５〜８、２３〜３４を囲むように格子状に形成されている。
続いて、金属層９が、開口領域５〜８内を含む第２の絶縁層４上面に形成されている。金属層９は、例えば、Ａｌ層やＡｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から少なくとも１層が選択されて成るＡｌを主体とする合金層により形成されている。そして、開口領域５〜８の形成領域では、金属層９は、パッド電極３と直接接続している。尚、金属層９は、少なくともパッド電極３の形成領域を覆うように配置されている。
別の言い方をすれば、金属層９が第２の絶縁層４の凹凸上に形成されるため、凹部１０、１１、１２、１３が、金属層９に形成されている様に見える。この金属層９は、例えば、スパッタリング法により形成され、第２の絶縁層４に形成される開口領域５〜８内を被覆する。この構造により、開口領域５〜８の配置箇所が凹部１０〜１３となるように、金属層９は凹凸形状に成る。
続いて、シールド層１４が、金属層９の一部を含む第２の絶縁層４上面に形成されている。シールド層１４は、シリコン窒化（ＳｉＮ）膜から形成されている。シールド層１４は、第２の絶縁層４内への水分の進入を防止し、配線層等の腐食を防止することができる。そして、パッド電極３の形成領域では、パッド電極３の形成領域上に相当するシールド層１４は取り除かれ、開口部１５が形成されている。よって、開口部１５からは金属層９が露出している。
続いて、スピンコート樹脂膜１６が、シールド層１４上面に形成されている。スピンコート樹脂膜１６は絶縁層であり、例えば、ポリベンズオキサゾール（ＰＢＯ）膜またはポリイミド樹脂膜等が用いられる。そして、ＰＢＯ膜は、感光性樹脂であり、高耐熱性、高機械特性及び低誘電性等の特性を有する膜である。更に、ＰＢＯ膜は、湿気等の外部環境から半導体素子の劣化を防止し、半導体素子の表面を安定化させることができる。
前述したパッド電極３の形成領域上に相当するスピンコート樹脂膜１６に開口部１７が形成されている。この開口部１７は、フォトリソグラフィ技術を用い、例えば、ウエットエッチングにより形成されている。この開口部１７は、開口領域５〜８が露出するように、大きく１つの開口形状である。
続いて、メッキ用金属層１８が、開口部１７内を含むスピンコート樹脂膜１６上面に形成されている。
このメッキ用金属層１８としては、二つのタイプの膜が積層して設けられている。一つ目の膜は、高融点金属膜であり、例えば、クロム（Ｃｒ）層、チタン（Ｔｉ）層またはチタンタングステン（ＴｉＷ）層であり、スパッタリング法により形成されている。一つ目の膜は、メッキ用金属層１８上にメッキ層を形成する際のシード層として用いられる。更に、この一つ目の膜の上には二つ目の膜として、銅（Ｃｕ）層またはニッケル（Ｎｉ）層が、例えば、スパッタリング法により形成されている。二つ目の膜は、メッキ用金属層１８上にメッキ層を形成する際の種として用いられる。そして、スピンコート樹脂膜１６としてＰＢＯ膜を用いた場合、例えば、メッキ用金属層１８としてＣｒ層を用いることで、ＰＢＯ膜とＣｒ層との密着性及びＣｒ層とＣｕメッキ層１９との密着性により、ＰＢＯ膜とＣｕメッキ層１９間の密着性が向上される。
続いて、Ｃｕメッキ層１９が、メッキ用金属層１８上面に、例えば、電解メッキ法により形成されている。Ｃｕメッキ層１９が形成される場合には、メッキ用金属層１８としてＣｕ層が用いられる。
一方、Ｃｕメッキ層１９に換えて金（Ａｕ）メッキ層が形成される場合には、メッキ用金属層１８として、Ｃｕ層に換えてＮｉ層が用いられる。
尚、図１（Ａ）では、メッキ用金属層１８としてＣｕ層を形成し、当該Ｃｕ層上面にＣｕメッキ層１９を形成する場合を図示している。そのため、メッキ用金属層１８としてのＣｕ層は、実質、電解メッキ法によりＣｕメッキ層１９と置き換わるため、Ｃｕメッキ層１９と一体に図示している。また、Ｃｕメッキ層１９に換えて、メッキ用金属層１８上に、例えば、Ａｕまたは半田から成るバンプ電極を形成する場合でもよい。
図１（Ｂ）は、図１（Ａ）に示す構造にバンプ電極が形成された構造を図示している。そのため、図１（Ａ）と同一の構成部材には同一の符番を付し、異なる構成部材のみを説明し、同一の構成部材はその説明を省略する。
図示の如く、先ずは、ＰＢＯ膜２０が、図１（Ａ）に示す構造の表面に形成されている。そして、Ｃｕメッキ層１９上のＰＢＯ膜２０には開口部２１が形成され、開口部２１からはＣｕメッキ層１９の一部が露出している。
続いて、バンプ電極２２が、開口部２１を介してＣｕメッキ層１９と接続して形成されている。バンプ電極２２は、例えば、下層からＣｕ、Ａｕ、半田の順に形成されている。
図１（Ｂ）に示す構造では、Ｃｕメッキ層１９は、この部分から素子の形成領域と電気的に接続する配線層として用いられる場合でもよい。そして、Ｃｕ配線層として用いられることで、Ａｌ配線層の場合と比較して、配線抵抗値が低減される。具体的には、Ｃｕ配線層のシート抵抗値は、２．０（μΩ・ｃｍ）程度であり、Ａｌ配線層のシート抵抗値は、３．０（μΩ・ｃｍ）程度である。更に、配線層としてのＣｕメッキ層１９は、電解メッキ法により形成されることで、その膜厚が１０．０（μｍ）程度となる。一方、Ａｌ配線層は、スパッタリング法により形成されることで、その膜厚が２．０〜３．０（μｍ）程度となる。つまり、Ｃｕメッキ層１９が配線層として用いられることで、その膜厚によっても配線抵抗値が低減される。
尚、図１（Ｂ）では、パッド電極３の形成領域上に開口部２１が形成されている場合について図示しているが、この場合に限定するものではない。上述したように、Ｃｕメッキ層１９が配線層として用いられ、任意の領域に引き廻され、Ｃｕメッキ層１９とバンプ電極とが接続する場合でもよい。この場合には、Ａｌ配線層に換えて、Ｃｕメッキ層１９をＣｕ配線層とすることで、配線抵抗値が低減される。
図２（Ａ）は、パッド電極３上の第２の絶縁層４に形成された複数の開口領域ついて示している。図示のように、点線はパッド電極３の形成領域を示し、実線は第２の絶縁層４に形成された開口領域５〜８、２３〜３４を示している。
前述したが、図示のように、平面的に見ると、開口領域５〜８、２３〜３４が島状に位置し、マトリックス状に並んだ形状であり、第２の絶縁層４は、この開口領域５〜８、２３〜３４を囲むように格子状に形成されている。
パッド電極３上の第２の絶縁層４には、一定間隔に１６個の開口領域５〜８、２３〜３４が形成されている。そして、開口領域５〜８、２３〜３４の大きさは、例えば、一辺の長さが０．５〜２０．０（μｍ）の範囲から成り、四角形形状である。上述したように、第２の絶縁層４は、シリコン酸化膜等の無機系の絶縁膜から形成されていることで、ドライエッチングによる微細加工が可能となり、開口領域５〜８、２３〜３４の大きさが小さく、急峻に形成されている。後述するが、ここがポイントとなります。尚、開口領域５〜８、２３〜３４の開口形状は、必ずしも四角形形状である必要はなく、三角形形状、円形状等の種々の形状であってもよい。
図２（Ｂ）は、開口領域５におけるパッド電極３、金属層９、メッキ用金属層１８及びＣｕメッキ層１９の接続状態を示している。開口領域５では、第２の絶縁層４からパッド電極３の一部が露出し、露出したパッド電極３は金属層９と接続している。金属層９は、開口領域５に位置する第２の絶縁層４の側面及び開口領域５から露出するパッド電極３表面に形成されている。そして、メッキ用金属層１８が、スピンコート樹脂膜１６に形成された開口部１７から露出する金属層９表面に形成されている。このとき、開口領域５では、パッド電極３の表面と第２の絶縁層４の側面との成す角度αが、例えば、７０〜９０度となるように形成されている。そして、金属層９は、例えば、スパッタリング法により第２の絶縁層４表面に形成されるため、開口領域５形状に合わせて凹凸を有する。金属層９に形成された凹部１０は、開口領域５よりも開口面積の狭くなり、そのステップカバレッジも悪くなる。そして、メッキ用金属層１８を構成するＣｒ層はスパッタリング法により形成される。
本発明は、丸印３５、３６で示す領域の成膜状態がポイントとなる。つまり、凹部１０底面に位置する金属層９の外周部及びその近傍領域である。別の表現をすれば、凹部１０の内側壁と底面との境界領域には、メッキ用金属層１８を構成するＣｒ層が薄くなって存在する。凹部１０におけるステップカバレッジを利用することで、丸印３５、３６で示す領域では、Ｃｒ層が、凹部１０の底面中央領域から比べて、その膜厚が薄く形成される。この領域は、クロム層の堆積し難い領域となる。
この構造により、丸印３５、３６で示す領域では、Ｃｒ層が所定の厚みｔ１よりも薄くなり、Ｃｒ層の膜質は粗となる。つまり、Ｃｒ層の結晶粒子間が広くなり、結晶粒子が存在している部分と結晶粒子が存在していない部分が発生する。この結晶粒子が粗な領域において、凹部１０を埋設するＣｕメッキ層１９とＡｌ層またはＡｌ合金層から成る金属層９とが金属反応する。
具体的には、Ｃｒ層の結晶粒子同士が密に接しておらず、結晶粒子間が開いて存在する、粗状態となる。そして、後工程の熱処理、例えば、バンプ電極形成時の熱処理により、Ｃｒ層の結晶粒子が粗な領域では、Ｃｒ層の上下に形成されたＣｕメッキ層１９と金属層９とが、結晶粒子間を流動し、金属反応する。金属反応した領域には、ＣｕとＡｌとを含む合金層が形成されている。
図３（Ａ）に示すように、＋印０１１が示し、図面の中央領域を横断する黒い領域上がＣｕメッキ層１９である。＋印０１２が示し、図面の中央領域を横断する黒い領域がＣｒ層である。＋印０１３が示し、図面の中央領域を横断する黒い領域が破断されている領域が合金層である。＋印０１４が示し、図面の中央領域を横断する黒い領域下が金属層９である。図に示すように、Ｃｒ層の結晶粒子が粗な領域では、Ｃｒ層の結晶粒子間を前述した金属が流動し、金属反応した合金層により、Ｃｒ層が破断されている。そして、Ｃｕメッキ層１９と金属層９とが、合金層により接続されている。
このとき、定かではないが、金属層９表面に形成された酸化膜は、金属反応の際に、若干、金属反応する領域から他の領域に追いやられたり、あるいは、拡散し無くなってしまったりする。つまり、金属反応し、ＣｕとＡｌとを含む合金層が形成される領域は、Ｃｕメッキ層１９と金属層９との間にＣｒ層が存在する領域よりも低抵抗領域となる。
一方、金属反応しない領域では、図３（Ｂ）に示すように、＋印００１が示し、図面の中央領域を縞状に横断する領域上の黒い領域がＣｕメッキ層１９である。＋印００２が示し、図面の中央領域を縞状に横断する領域の直上が、Ｃｕメッキ層１９とＣｒ層との境界領域である。＋印００３が示し、図面の中央領域を縞状に横断する領域がＣｒ層である。＋印００４が示し、図面の中央領域を縞状に横断する領域の直下がＣｒ層と金属層９との境界領域である。＋印００６が示し、図面の中央領域を縞状に横断する領域下の白い領域が金属層９である。図に示すように、Ｃｒ層の結晶粒子は柱状状態であり、結晶粒子同士が当接するようにＣｒ層は密な状態である。そのため、Ｃｕメッキ層１９と金属層９とは、Ｃｒ層の結晶粒子間を介して金属反応することなく、Ｃｒ層により区分されている。尚、＋印００４で示す領域では、金属層９表面に形成された酸化膜も観察される。
つまり、Ｃｒ層が所望の膜厚ｔ１を有し、Ｃｒ層の結晶粒子が密な領域では、金属層９表面の酸化膜及びＣｒ層によって、金属反応し合金層が存在する領域よりも高抵抗領域となる。
パッド電極３上の金属層９に、開口面積が狭く、ステップカバレッジの悪い凹部１０を形成することで、凹部１０の底面に金属反応し、合金層が形成される領域を増大させることができる。金属反応し、合金層が形成される領域が電流経路となり、パッド電極３とＣｕメッキ層１９間の抵抗値が低減される。更に、図２（Ａ）に示すように、第２の絶縁層４に複数の開口領域５〜８、２３〜３４が形成されることで、パッド電極３上の金属層９に複数の凹部が形成される。そして、実線で示す開口領域５〜８、２３〜３４の開口形状に合わせて金属層９の凹部底面の外周部の周囲長が増大し、丸印３５、３６に相当するように合金層が存在する確率も高くなる。その結果、パッド電極３上の低抵抗領域な電流経路が増大することで、パッド電極３とＣｕメッキ層１９間の抵抗値が、大幅に低減される。
ここで、メッキ用金属層１８を構成するＣｒ層は、スピンコート樹脂膜１６としてのＰＢＯ膜とＣｕメッキ層１９間の密着性を向上させるために用いられる。一方、上記Ｃｒ層は、Ｃｕメッキ層１９と金属層９との過剰な金属反応を防止するためのシード層としての役割も果たす。Ｃｒ層がシード層として用いられるのは、Ｃｕメッキ層１９と金属層（Ａｌ層またはＡｌ合金層）９とは、親和性が良く、金属反応し易いため、両金属層が金属反応し過ぎることで、抵抗値が変動する等の特性変動を防止するためである。
特に、Ｃｕメッキ層１９と金属層（Ａｌ層またはＡｌ合金層）９との金属反応は、熱処理を加えることで進行するが、後工程における加熱により、進行性の特性変動を防止するために用いられる。尚、金属層の凹部底面の外周部及びその近傍領域では、その金属反応領域が微小領域であるため、上記進行性の特性変動に影響は与えないか、あるいは上記進行性の特性変動を抑制させることが可能となる。
図４では、パッド電極３上に形成された開口領域の単位開口面積当たりにおいて、パッド電極とパッド電極直上のメッキ層との間の抵抗値を示している。実線が、本実施の形態における単位開口面積当たりの抵抗値を示している。点線が、従来の形態における単位開口面積当たりの抵抗値を示している。尚、図４では、パッド電極上の絶縁層に１つの開口領域を形成した場合の抵抗値が比較されている。
更に言えば、実線は、図１（Ａ）に示すように、パッド電極上に金属層、メッキ用金属層、Ｃｕメッキ層が積層して形成されている構造における単位開口面積当たりの抵抗値である。一方、点線は、図１８（Ｆ）に示すように、パッド電極上にバリアメタル膜、Ｃｕメッキ層が積層して形成されている構造における単位開口面積当たりの抵抗値である。尚、図１８（Ｆ）では、バリアメタル膜上にＡｕバンプが形成されているが、図４では、実線の場合と同じ膜厚のＣｕメッキ層に置き換えた構造のデータを示している。
実線が示すように、例えば、単位開口面積が０．０２（１／μｍ２）の場合の抵抗値は６．５（ｍΩ）であり、単位開口面積が０．０３３（１／μｍ２）の場合の抵抗値は２５．５（ｍΩ）である。つまり、開口領域の開口面積が増大するほど、抵抗値が増大することがわかる。この特性は、前述したように、開口面積が増大するほど、開口領域におけるステップカバレッジが良くなり、開口領域底面の外周部において、金属層とＣｕメッキ層とが金属反応する領域が減少するからである。
一方、点線が示すように、例えば、単位開口面積が０．０２（１／μｍ２）の場合の抵抗値は２２．３（ｍΩ）であり、単位開口面積が０．０３３（１／μｍ２）の場合の抵抗値は６８．２（ｍΩ）である。つまり、実線に示す本実施の形態の構造では、点線に示す従来の形態の構造と比較すると、抵抗値が１／３程度に低減される。金属層とＣｕメッキ層とが金属反応する領域が低抵抗領域となり、その領域が電流経路となるからである。一方、点線に示す構造は、パッド電極とバリアメタル膜との間に形成された酸化膜、更には開口領域のステップカバレッジの良さにより金属反応領域が形成されないことで、抵抗値が増大されると思われる。
尚、本実施の形態では、パッド電極３上にシリコン酸化膜等の無機系の第２の絶縁層４を形成し、第２の絶縁層４に複数の開口領域５〜８、２３〜３４を形成する場合について説明したが、この場合に限定するものではない。例えば、第２の絶縁層４に換えて、有機系の絶縁膜、例えば、ＰＢＯ膜を用い、当該有機系の絶縁膜に複数の開口領域を形成する場合でもよい。その他、本発明の趣旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の第２の実施の形態である半導体装置について、図５を参照し、詳細に説明する。図５（Ａ）は、本実施の形態の半導体装置を説明するための断面図である。図５（Ｂ）は、本実施の形態の半導体装置を説明するための断面図である。尚、本実施の形態の説明の際に、第１の実施の形態の説明に用いた図１〜図４を、適宜、参照する。
図５（Ａ）に示す如く、単結晶シリコン基板４１上には、第１の絶縁層４２が形成されている。第１の絶縁層４２は、例えば、シリコン酸化膜、ＮＳＧ膜、ＢＰＳＧ膜等の少なくとも１層が選択されて形成されている。尚、シリコン基板４１上に第１の絶縁層４２が形成されることで、シリコン基板４１上が絶縁処理される。また、シリコン基板４１としては、単結晶基板でなるもの、単結晶基板上にエピタキシャル層が形成されるものが考えられる。また、シリコン基板４１としては、化合物半導体基板であってもよい。
続いて、第１の絶縁層４２上面に形成されたパッド電極４３は、例えば、Ａｌ層やＡｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から選択されて成るＡｌを主体とする合金層により形成されている。そして、パッド電極４３の膜厚は、例えば、０．４〜３．０（μｍ）である。
また、第２の絶縁層４４が、パッド電極４３上を含め、第１の絶縁層４２上面に形成されている。この第２の絶縁層４４は、シリコン酸化膜、ＴＥＯＳ膜等の少なくとも１層が選択されて形成されている。
続いて、開口領域４５、４６、４７、４８が、第２の絶縁層４４に形成されている。開口領域４５〜４８は、フォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、第２の絶縁層４４に形成されている。パッド電極４３の表面と第２の絶縁層４４の側面との成す角度βが、例えば、７０〜９０度となるように形成されている。そして、開口領域４５〜４８は、パッド電極４３上の第２の絶縁層４４に形成され、パッド電極４３の形成領域上に、例えば、市松模様となるように形成されている。ここでの市松模様とは、図２（Ａ）を参照とし（符番は異なる）、あたかも開口領域４５〜４８等が島状に位置し、マトリックス状に並んだ形状であり、第２の絶縁層４４は、この開口領域４５〜４８等を囲むように格子状に形成されている。
続いて、シールド層４９が、第２の絶縁層４４上面に形成されている。シールド層４９は、ＳｉＮ膜から形成されている。シールド層４９は、第２の絶縁層４４内への水分の進入を防止し、配線層等の腐食を防止することができる。そして、パッド電極４３の形成領域では、パッド電極４３の形成領域上に相当するシールド層４９は取り除かれ、開口部５０が形成されている。よって、開口部５０からは開口領域４５〜４８を介してパッド電極４３が露出している。
続いて、スピンコート樹脂膜５１が、シールド層４９上面に形成されている。スピンコート樹脂膜５１は絶縁層であり、例えば、ＰＢＯ膜またはポリイミド樹脂膜等が用いられる。そして、ＰＢＯ膜は、感光性樹脂であり、高耐熱性、高機械特性及び低誘電性等の特性を有する膜である。更に、ＰＢＯ膜は、湿気等の外部環境から半導体素子の劣化を防止し、半導体素子の表面を安定化させることができる。
前述したパッド電極４３の形成領域上に相当するスピンコート樹脂膜５１に開口部５２が形成されている。この開口部５２は、フォトリソグラフィ技術を用い、例えば、ウエットエッチングにより形成されている。この開口部５２は、開口領域４５〜４８が露出するように、大きく１つの開口形状である。
続いて、メッキ用金属層５３が、開口部５２内を含むスピンコート樹脂膜５１上面に形成されている。開口部５２内では、第２の絶縁層４４上面及び開口領域４５〜４８から露出するパッド電極４３上面にメッキ用金属層５３が形成されている。
このメッキ用金属層５３としては、二つのタイプの膜が積層して設けられている。一つ目の膜は、高融点金属膜であり、例えば、Ｃｒ層、Ｔｉ層またはＴｉＷ層であり、スパッタリング法により形成されている。一つ目の膜は、メッキ用金属層５３上にメッキ層を形成する際のシード層として用いられる。更に、この一つ目の膜の上には二つ目の膜として、Ｃｕ層またはＮｉ層が、例えば、スパッタリング法により形成されている。二つ目の膜は、メッキ用金属層５３上にメッキ層を形成する際の種として用いられる。そして、スピンコート樹脂膜５１としてＰＢＯ膜を用いた場合、例えば、メッキ用金属層５３としてＣｒ層を用いることで、ＰＢＯ膜とＣｒ層との密着性及びＣｒ層とＣｕメッキ層５４との密着性により、ＰＢＯ膜とＣｕメッキ層５４間の密着性が向上される。
続いて、Ｃｕメッキ層５４が、メッキ用金属層５３上面に、例えば、電解メッキ法により形成されている。Ｃｕメッキ層５４が形成される場合には、メッキ用金属層５３としてＣｕ層が用いられる。
一方、Ｃｕメッキ層５４に換えてＡｕメッキ層が形成される場合には、メッキ用金属層５３として、Ｃｕ層に換えてＮｉ層が用いられる。
尚、図１（Ａ）では、メッキ用金属層５３としてＣｕ層を形成し、当該Ｃｕ層上面にＣｕメッキ層５４を形成する場合を図示している。そのため、メッキ用金属層５３としてのＣｕ層は、実質、電解メッキ法によりＣｕメッキ層５４と置き換わるため、Ｃｕメッキ層５４と一体に図示している。また、Ｃｕメッキ層５４に換えて、メッキ用金属層５３上に、例えば、Ａｕまたは半田から成るバンプ電極を形成する場合でもよい。
図５（Ｂ）は、図５（Ａ）に示す構造にバンプ電極が形成された構造を図示している。そのため、図５（Ａ）と同一の構成部材には同一の符番を付し、異なる構成部材のみを説明し、同一の構成部材はその説明を省略する。
図示の如く、先ずは、ＰＢＯ膜５５が、図５（Ａ）に示す構造の表面に形成されている。そして、Ｃｕメッキ層５４上のＰＢＯ膜５５には開口部５６が形成され、開口部５６からはＣｕメッキ層５４の一部が露出している。
続いて、バンプ電極５７が、開口部５６を介してＣｕメッキ層５４と接続して形成されている。バンプ電極５７は、例えば、下層からＣｕ、Ａｕ、半田の順に形成されている。
図５（Ｂ）に示す構造では、Ｃｕメッキ層５４は、この部分から素子の形成領域と電気的に接続する配線層として用いられる場合でもよい。そして、Ｃｕ配線層として用いられることで、Ａｌ配線層の場合と比較して、配線抵抗値が低減される。具体的には、Ｃｕ配線層のシート抵抗値は、２．０（μΩ・ｃｍ）程度であり、Ａｌ配線層のシート抵抗値は、３．０（μΩ・ｃｍ）程度である。更に、配線層としてのＣｕメッキ層５４は、電解メッキ法により形成されることで、その膜厚が１０．０（μｍ）程度となる。一方、Ａｌ配線層は、スパッタリング法により形成されることで、その膜厚が２．０〜３．０（μｍ）程度となる。つまり、Ｃｕメッキ層５４が配線層として用いられることで、その膜厚によっても配線抵抗値が低減される。
尚、図５（Ｂ）では、パッド電極４３の形成領域上に開口部５６が形成されている場合について図示しているが、この場合に限定するものではない。上述したように、Ｃｕメッキ層５４が配線層として用いられ、任意の領域に引き廻され、Ｃｕメッキ層５４とバンプ電極とが接続する場合でもよい。この場合には、Ａｌ配線層に換えて、Ｃｕメッキ層５４をＣｕ配線層とすることで、配線抵抗値が低減される。
前述したように、本実施の形態では、第２の絶縁層４４に形成された開口領域４５〜４８を介してメッキ用金属層５３とパッド電極４３とが接続している。そして、Ｃｕメッキ層５４とパッド電極４３とが、開口領域４５〜４８内の丸印５８〜６５で示す領域で金属反応する構造である。尚、開口領域４５〜４８内の丸印５８〜６５で示す領域は、図２（Ｂ）の丸印３５、３６で示す領域に対応する。
つまり、本実施の形態では、開口領域４５〜４８での第２の絶縁層４４の内側壁とパッド電極４３との境界領域及びその近傍領域での金属反応により、低抵抗領域である合金層が形成されている。第２の絶縁層４４の内側壁とパッド電極４３との境界領域では、開口領域４５〜４８のステップカバレッジにより、Ｃｒ層が、開口領域４５〜４８の底面中央領域から比べて、その膜厚が薄く形成される。この領域は、クロム層の堆積し難い領域となる。
この構造により、丸印５８〜６５で示す領域では、Ｃｒ層が所定の厚みｔ２よりも薄くなり、Ｃｒ層の膜質は粗となる。Ｃｒ層の結晶粒子間が広くなり、結晶粒子が存在している部分と結晶粒子が存在していない部分が発生する。この結晶粒子が粗な領域において、開口領域４５〜４８を埋設するＣｕメッキ層５４とＡｌ層またはＡｌ合金層から成るパッド電極４３とが金属反応する。そして、図３（Ａ）を用いて前述したように、Ｃｒ層の結晶粒子が粗な領域では、親和性の良いＣｕとＡｌとが、Ｃｒ層の結晶粒子間を流動し、金属反応し、生成された合金層によりＣｒ層が破断される。この合金層が形成された領域が電流経路となり、パッド電極４３とＣｕメッキ層５４間の抵抗値が低減される。
尚、本実施の形態においても、図２（Ａ）を参照して示すように（符番は異なる）、複数の開口領域を形成することでの更なるパッド電極４３とＣｕメッキ層５４間の抵抗値が低減される。また、図３（Ｂ）に示すように、開口領域４５〜４８内に所望の膜厚ｔ２を有するメッキ用金属層５３を形成することで、Ｃｕメッキ層５４とパッド電極４３との金属反応による進行性の特性変動を抑止することができる。その他、本実施の形態においても、図１〜図４を用いて説明した第１の実施の形態で得られた効果と同様な効果を得ることができる。
次に、本発明の第３の実施の形態である半導体装置の製造方法について、図６〜図１１を参照し、詳細に説明する。図６〜図１１は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、本実施の形態では、図１（Ａ）に示す構造の製造方法を説明するため、同一の構成部材には同一の符番を付している。
先ず、図６に示す如く、シリコン基板（ウエハ）１を準備し、シリコン基板１上に第１の絶縁層２を形成する。シリコン基板１としては、単結晶基板でなるもの、単結晶基板上にエピタキシャル層が形成されるものが考えられる。また、シリコン基板１としては、化合物半導体基板であってもよい。当然であるが、シリコン基板１（エピタキシャル層が形成されている場合には、エピタキシャル層も含む）には、拡散領域により半導体素子が形成されている。また、第１の絶縁層２としては、シリコン酸化膜、ＮＳＧ膜、ＢＰＳＧ膜等の少なくとも１層が選択されて形成され、例えば、熱酸化法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
続いて、第１の絶縁層２上にパッド電極３を形成する。シリコン基板１上に、例えば、スパッタリング法により、Ａｌ層やＡｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るＡｌを主体とする合金層を堆積する。そして、フォトリソグラフィ技術及びエッチング技術を用い、上記Ａｌ層またはＡｌ合金層を選択的に除去し、パッド電極３を形成する。
尚、上記Ａｌ層またはＡｌ合金層をパターニングしパッド電極を形成する際に、上記Ａｌ層またはＡｌ合金層上にＴｉ、ＴｉＮ（図示せず）の順に積層してからパターニングしてもよい。
次に、図７に示す如く、パッド電極３上を含む、シリコン基板１上に第２の絶縁層４を形成する。第２の絶縁層４としては、例えば、ＣＶＤ法によりシリコン酸化膜、ＴＥＯＳ膜等が形成される。そして、フォトリソグラフィ技術及びエッチング技術を用い、パッド電極３上の第２の絶縁層４に開口領域５、６、７、８を形成する。開口領域５〜８は、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、パッド電極３上に市松模様（図２（Ａ）参照）に形成される。
次に、図８に示す如く、開口領域５〜８を介してパッド電極３と接続するように、シリコン基板１上に、例えば、スパッタリング法により、Ａｌ層やＡｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るＡｌを主体とする合金層を堆積する。そして、フォトリソグラフィ技術及びエッチング技術を用い、上記Ａｌ層またはＡｌ合金層を選択的に除去し、金属層９を形成する。このとき、金属層９は、パッド電極３上の開口領域５〜８内を被覆するように形成される。そして、パッド電極３上の金属層９には、第２の絶縁層４に形成された凹部をトレースするように、複数の凹部１０、１１、１２、１３が形成される。
尚、必要に応じてＡｌ層またはＡｌ合金層から成る金属層９の下層には、Ｔｉ、ＴｉＮの順に積層されたバリア膜が形成されてもよい。
その後、シリコン基板１上に、例えば、プラズマＣＶＤ法により、ＳｉＮ膜を堆積する。そして、フォトリソグラフィ技術及びエッチング技術を用い、パッド電極３上のＳｉＮ膜に開口部１５を形成し、シールド層１４を形成する。このＳｉＮ膜等に換えてポリイミド等の樹脂膜を用いる場合でもよい。
尚、この金属層９は、アイランド状の電極として用いられ、更には、配線層として一体に形成されている。そして、金属層９は、最上層の配線層と同一工程に形成されるものである。
例えば、２層配線構造が形成される場合には、１層目の配線層とパッド電極３とが同一工程で形成され、２層目の配線層と金属層９とが同一工程で形成される。
また、４層配線構造が形成される場合には、３層目の配線層とパッド電極３とが同一工程で形成され、４層目の配線層と金属層９とが同一工程で形成される。
次に、図９に示す如く、シリコン基板１上に、例えば、回転塗布法により、スピンコート樹脂膜１６を形成する。材料としては、ＰＢＯ膜、ポリイミド樹脂膜等が用いられる。そして、フォトリソグラフィ技術及びエッチング技術を用い、パッド電極３上のスピンコート樹脂膜１６に開口部１７を形成する。そして、開口部１７からは、金属層９が露出している。尚、スピンコート樹脂膜１６に開口部１７を形成する工程により、パッド電極３表面に、例えば、３（ｎｍ）程度の酸化膜が形成される。
次に、図１０に示す如く、シリコン基板１上に、例えば、スパッタリング法により、Ｃｒ層７１とＣｕ層７２とを全面に堆積して形成する。そして、例えば、メッキ用金属層１８としてＣｒ層７１を用いることで、ＰＢＯ膜とＣｕメッキ層１９（図１１参照）間の密着性を向上させることができる。
更には、パッド電極３の形成領域上には、第２の絶縁層４に開口領域５〜８が形成され、金属層９には凹部１０〜１３が形成される。図２（Ｂ）を用いて説明したように、凹部１０〜１３に起因するステップカバレッジにより、凹部１０〜１３底面の外周部及びその近傍領域において、Ｃｒ層７１が薄く形成される領域が存在する。
続いて、ここでは、Ｃｕメッキ層１９をリフトオフにパターニングするため、Ｃｕメッキ層１９の形成領域を除いた部分にフォトレジスト層７３を形成する。
次に、図１１に示す如く、電解メッキ法により、Ｃｕメッキ層１９を形成する。前述したように、Ｃｒ層７１はシード層として用いられ、Ｃｕ層７２は電解メッキの際の種として用いられる。
続いて、前述したフォトレジスト層７３を取り除くことにより、Ｃｒ層７１及びＣｕ層７２上のＣｕメッキ層１９がパターニングされる。更に、このＣｕメッキ層１９をマスクとして用い、ウエットエッチングによりＣｒ層７１及びＣｕ層７２を選択的に除去し、図１（Ａ）に示す構造が完成する。
その後、図示していないが、バンプ電極２２（図１（Ｂ）参照）を形成する工程等の熱処理により、上述したＣｒ層７１が薄く形成される領域では、上層のＣｕメッキ層１９と下層の金属層９とが金属反応し、少なくともＣｕとＡｌとを含む合金層が形成される。
この金属反応は、定かではないが、メッキ用金属層１８としてのＣｕ層７２がスパッタリング法により形成された際にも進行し、前述した合金層が形成されていると思われる。よって、この場合には、バンプ電極２２形成時の熱処理により、金属反応による合金層が形成されたり、また、Ｃｕ層７２を形成する際に形成された合金層の成長が促されたりしているものと思われる。
尚、電解メッキ法により、メッキ用金属層１８上にＣｕメッキ層１９が形成されるが、Ｃｕ層７２は、実質、Ｃｕメッキ層１９と置き換えられる。そのため、Ｃｕメッキ層とＣｕ層とは一体に図示し、Ｃｒ層７１のみ図示している。
本実施の形態では、ウエハを準備し、ウエハ上に第１の絶縁層２、第２の絶縁層４、パッド電極３、開口領域５〜８、金属層９、凹部１０〜１３及びシールド層１４を形成する場合について説明したが、この場合に限定するものではない。例えば、第１の絶縁層２、第２の絶縁層４、パッド電極３、開口領域５〜８、金属層９、凹部１０〜１３及びシールド層１４が形成された状態のウエハを準備し、前記ウエハに対してスピンコート樹脂膜１６、開口部１７、メッキ用金属層１８、Ｃｕメッキ層１９、バンプ電極２２等を形成する場合でもよい。
また、本実施の形態では、メッキ用金属層１８として、Ｃｒ層７１上にＣｕ層７２を堆積する場合（図１０参照）について説明したが、この場合に限定するものではない。例えば、メッキ用金属層１８としては、Ｃｒ層７１の換わりにＴｉ層やＴｉＷ層が用いられ、Ｃｕ層７２の換わりにＮｉ層が形成される場合でもよい。そして、Ｎｉ層が用いられる場合には、Ｎｉ層上にＣｕメッキ層に換えてＡｕメッキ層が形成される場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の第４の実施の形態である半導体装置の製造方法について、図１２〜図１７を参照し、詳細に説明する。図１２〜図１７は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、本実施の形態では、図５（Ａ）に示す構造の製造方法を説明するため、同一の構成部材には同一の符番を付している。
先ず、図１２に示す如く、シリコン基板（ウエハ）４１を準備し、シリコン基板４１上に第１の絶縁層４２を形成する。シリコン基板４１としては、単結晶基板でなるもの、単結晶基板上にエピタキシャル層が形成されるものが考えられる。また、シリコン基板４１としては、化合物半導体基板であってもよい。当然であるが、シリコン基板４１（エピタキシャル層が形成されている場合には、エピタキシャル層も含む）には、拡散領域により半導体素子が形成されている。また、第１の絶縁層４２としては、シリコン酸化膜、ＮＳＧ膜、ＢＰＳＧ膜等の少なくとも１層が選択されて形成され、例えば、熱酸化法、ＣＶＤ法により形成される。
続いて、第１の絶縁層４２上にパッド電極４３を形成する。シリコン基板４１上に、例えば、スパッタリング法により、Ａｌ層やＡｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るＡｌを主体とする合金層を堆積する。そして、フォトリソグラフィ技術及びエッチング技術を用い、上記Ａｌ層またはＡｌ合金層を選択的に除去し、パッド電極４３を形成する。
尚、上記Ａｌ層またはＡｌ合金層をパターニングしパッド電極を形成する際に、上記Ａｌ層またはＡｌ合金層上にＴｉ、ＴｉＮ（図示せず）の順に積層してからパターニングしてもよい。
次に、図１３に示す如く、パッド電極４３上を含む、シリコン基板４１上に第２の絶縁層４４を形成する。第２の絶縁層４４としては、例えば、ＣＶＤ法によりシリコン酸化膜、ＴＥＯＳ膜等が形成される。そして、フォトリソグラフィ技術及びエッチング技術を用い、パッド電極４３上の第２の絶縁層４４に開口領域４５、４６、４７、４８を形成する。開口領域４５〜４８は、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、パッド電極４３上に市松模様（図２（Ａ）参照（符番は異なる））に形成される。尚、第２の絶縁層４４に開口領域４５〜４８を形成する工程により、パッド電極４３表面に、例えば、３（ｎｍ）程度の酸化膜が形成される。
次に、図１４に示す如く、シリコン基板４１上に、例えば、プラズマＣＶＤ法により、ＳｉＮ膜を堆積する。そして、フォトリソグラフィ技術及びエッチング技術を用い、パッド電極４３上のＳｉＮ膜に開口部５０を形成し、シールド層４９を形成する。このＳｉＮ膜等に換えてポリイミド等の樹脂膜を用いる場合でもよい。
次に、図１５に示す如く、シリコン基板４１上に、例えば、回転塗布法により、スピンコート樹脂膜５１を形成する。材料としては、ＰＢＯ膜、ポリイミド樹脂膜等が用いられる。そして、フォトリソグラフィ技術及びエッチング技術を用い、パッド電極４３上のスピンコート樹脂膜５１に開口部５２を形成する。そして、開口部５２からは、開口領域４５〜４８を介してパッド電極４３が露出している。
次に、図１６に示す如く、シリコン基板４１上に、例えば、スパッタリング法により、Ｃｒ層８１とＣｕ層８２とを全面に堆積して形成する。そして、例えば、メッキ用金属層５３としてＣｒ層８１を用いることで、ＰＢＯ膜とＣｕメッキ層５４（図１７参照）間の密着性を向上させることができる。
更には、パッド電極４３の形成領域上には、第２の絶縁層４４に開口領域４５〜４８が形成されている。開口領域４５〜４８に起因するステップカバレッジにより、開口領域４５〜４８底面の外周部及びその近傍領域において、Ｃｒ層８１が薄く形成される領域が存在する。
続いて、ここでは、Ｃｕメッキ層５４をリフトオフにパターニングするため、Ｃｕメッキ層５４の形成領域を除いた部分にフォトレジスト層８３を形成する。
次に、図１７に示す如く、電解メッキ法により、Ｃｕメッキ層５４を形成する。前述したように、Ｃｒ層８１はシード層として用いられ、Ｃｕ層８２は電解メッキの際の種として用いられる。
続いて、前述したフォトレジスト層８３を取り除くことにより、Ｃｒ層８１及びＣｕ層８２上のＣｕメッキ層５４がパターニングされる。更に、このＣｕメッキ層５４をマスクとして用い、ウエットエッチングによりＣｒ層８１及びＣｕ層８２を選択的に除去し、図５（Ａ）に示す構造が完成する。
その後、図示していないが、バンプ電極５７（図５（Ｂ）参照）を形成する工程等の熱処理により、上述したＣｒ層８１が薄く形成される領域では、上層のＣｕメッキ層５４と下層のパッド電極４３とが金属反応し、少なくともＣｕとＡｌとを含む合金層が形成される。
この金属反応は、定かではないが、メッキ用金属層５４としてのＣｕ層８２がスパッタリング法により形成された際にも進行し、前述した合金層が形成されていると思われる。よって、この場合には、バンプ電極５７形成時の熱処理により、金属反応による合金層が形成されたり、また、Ｃｕ層８２を形成する際に形成された合金層の成長が促されたりしているものと思われる。
尚、電解メッキ法により、メッキ用金属層５３上にＣｕメッキ層５４が形成されるが、Ｃｕ層８２は、実質、Ｃｕメッキ層５４と置き換えられる。そのため、Ｃｕメッキ層とＣｕ層とは一体に図示し、Ｃｒ層８１のみ図示している。
本実施の形態では、ウエハを準備し、ウエハ上に第１の絶縁層４２、第２の絶縁層４４、パッド電極４３、開口領域４５〜４８及びシールド層４９を形成する場合について説明したが、この場合に限定するものではない。例えば、第１の絶縁層４２、第２の絶縁層４４、パッド電極４３、開口領域４５〜４８及びシールド層４９が形成された状態のウエハを準備し、前記ウエハに対してスピンコート樹脂膜５１、開口部５２、メッキ用金属層５３、Ｃｕメッキ層５４、バンプ電極５７等を形成する場合でもよい。
また、本実施の形態では、メッキ用金属層５３として、Ｃｒ層８１上にＣｕ層８２を堆積する場合（図１６参照）について説明したが、この場合に限定するものではない。例えば、メッキ用金属層５３としては、Ｃｒ層８１の換わりにＴｉ層やＴｉＷ層が用いられ、Ｃｕ層８２の換わりにＮｉ層が形成される場合でもよい。そして、Ｎｉ層が用いられる場合には、Ｎｉ層上にＣｕメッキ層に換えてＡｕメッキ層が形成される場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の（Ａ）金属反応する領域を説明するための解析図、（Ｂ）金属反応しない領域を説明するための解析図である。 本発明の実施の形態における半導体装置のパッド電極上の抵抗値を説明するための図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 従来の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図、（Ｅ）断面図、（Ｆ）断面図である。
符号の説明
１ シリコン基板
３ パッド電極
４ 第２の絶縁層
５ 開口領域
９ 金属層
１０ 凹部
１６ スピンコート樹脂膜
１８ メッキ用金属層
１９ Ｃｕメッキ層
２２ バンプ電極

Claims (14)

  1. 半導体基板上に絶縁処理され設けられるパッド電極と、
    前記パッド電極を被覆するように形成される絶縁層と、
    前記パッド電極の表面を露出するように、前記絶縁層に設けられる複数の開口領域と、
    前記絶縁層表面から前記開口領域内に渡り形成され、前記パッド電極と接続し、前記開口領域上に複数の凹部が形成される金属層と、
    前記開口領域の形成領域上の前記金属層が露出するように、前記絶縁層上を被覆するシールド層と、
    前記開口領域の形成領域上の前記金属層が露出するように、前記シールド層上面を被覆する樹脂膜と、
    前記露出する金属層上面を被覆し、前記樹脂膜の上面まで形成されるメッキ用金属層と、
    前記メッキ用金属層上に形成される電極とを有する半導体装置において、
    前記メッキ用金属層は、前記凹部の段差の底面の外周部またはその近傍領域にて、他の領域の前記メッキ用金属層よりも薄く形成される領域を有し、前記薄く形成される領域では、前記金属層を構成する金属と前記電極を構成する金属とを少なくとも含む合金層が生成されていることを特徴とする半導体装置。
  2. 前記メッキ用金属層はクロム層を有し、
    前記薄く形成される領域では、前記クロム層の結晶粒子間隔が、前記他の領域のクロム層の結晶粒子間隔よりも広くなり、前記合金層は、前記結晶粒子間に生成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記開口領域における前記絶縁層と前記パッド電極との境界領域では、前記パッド電極の表面と前記絶縁層の傾斜面との成す角度が、７０〜９０度となることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記金属層は、アルミニウム層またはアルミニウム合金層から成り、前記電極は、銅層と、前記銅層上に形成されるバンプ電極とを有することを特徴とする請求項１または請求項２に記載の半導体装置。
  5. 前記樹脂膜は、ポリベンズオキサゾール膜またはポリイミド樹脂膜から成ることを特徴とする請求項１または請求項２に記載の半導体装置。
  6. 半導体基板上に絶縁処理され設けられるパッド電極と、
    前記パッド電極を被覆するように形成される絶縁層と、
    前記パッド電極の表面を露出するように、前記絶縁層に設けられる複数の開口領域と、
    前記開口領域が露出するように、前記絶縁層上面を被覆するシールド層と、
    前記開口領域が露出するように、前記シールド層上面を被覆する樹脂膜と、
    前記開口領域から露出するパッド電極上面を被覆し、前記樹脂膜の上面まで形成されるメッキ用金属層と、
    前記メッキ用金属層上に形成された電極とを有する半導体装置であり、
    前記メッキ用金属層は、前記開口領域における前記絶縁層と前記パッド電極との境界領域またはその近傍領域にて、他の領域の前記メッキ用金属層よりも薄く形成される領域を有し、前記薄く形成される領域では、前記パッド電極を構成する金属と前記電極を構成する金属とを少なくとも含む合金層が生成されていることを特徴とする半導体装置。
  7. 前記メッキ用金属層はクロム層を有し、
    前記薄く形成される領域では、前記クロム層の結晶粒子間隔が、前記他の領域のクロム層の結晶粒子間隔よりも広くなり、前記合金層は、前記結晶粒子間に生成されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記境界領域では、前記パッド電極の表面と前記絶縁層の傾斜面との成す角度が、７０〜９０度となることを特徴とする請求項６または請求項７に記載の半導体装置。
  9. 前記パッド電極は、アルミニウム層またはアルミニウム合金層から成り、前記電極は、銅層と、前記銅層上に形成されるバンプ電極とを有することを特徴とする請求項６または請求項７に記載の半導体装置。
  10. 前記樹脂膜は、ポリベンズオキサゾール膜またはポリイミド樹脂膜から成ることを特徴とする請求項６または請求項７に記載の半導体装置。
  11. 半導体基板上を絶縁処理し、前記絶縁処理された半導体基板上にパッド電極を形成し、前記パッド電極を被覆するように前記絶縁処理された半導体基板上に絶縁層を形成した後、前記パッド電極の表面が露出するように前記絶縁層に複数の開口領域を形成する工程と、
    前記開口領域を介して前記パッド電極と接続するように、前記絶縁層上に金属層を形成する工程と、
    前記開口領域の形成領域上の前記金属層が露出するように、前記絶縁層上にシールド層を形成する工程と、
    前記開口領域の形成領域上の前記金属層が露出するように、前記シールド層上に樹脂膜を形成する工程と、
    前記樹脂膜から露出する前記金属層上にメッキ用金属層を形成した後、前記メッキ用金属層上に電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  12. 前記メッキ用金属層としてスパッタリング法によりクロム層及び前記クロム層上に銅層を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記金属層としてアルミニウム層またはアルミニウム合金層を形成し、前記電極として銅層と、前記銅層上にバンプ電極とを形成することを特徴とする請求項１１または請求項１２に記載の半導体装置の製造方法。
  14. 前記樹脂膜としてポリベンズオキサゾール膜またはポリイミド樹脂膜を形成することを特徴とする請求項１１または請求項１２に記載の半導体装置の製造方法。
JP2007076845A 2007-03-23 2007-03-23 半導体装置及びその製造方法 Active JP5138248B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007076845A JP5138248B2 (ja) 2007-03-23 2007-03-23 半導体装置及びその製造方法
US12/053,168 US8013442B2 (en) 2007-03-23 2008-03-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007076845A JP5138248B2 (ja) 2007-03-23 2007-03-23 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008235786A JP2008235786A (ja) 2008-10-02
JP2008235786A5 JP2008235786A5 (ja) 2010-04-02
JP5138248B2 true JP5138248B2 (ja) 2013-02-06

Family

ID=39773859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007076845A Active JP5138248B2 (ja) 2007-03-23 2007-03-23 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8013442B2 (ja)
JP (1) JP5138248B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5192171B2 (ja) * 2007-04-17 2013-05-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4987823B2 (ja) * 2008-08-29 2012-07-25 株式会社東芝 半導体装置
US20110042803A1 (en) * 2009-08-24 2011-02-24 Chen-Fu Chu Method For Fabricating A Through Interconnect On A Semiconductor Substrate
JP2013171928A (ja) * 2012-02-20 2013-09-02 Tdk Corp 多層端子電極および電子部品
US20140264855A1 (en) * 2013-03-13 2014-09-18 Macronix International Co., Ltd. Semiconductor composite layer structure and semiconductor packaging structure having the same thereof
KR102179167B1 (ko) 2018-11-13 2020-11-16 삼성전자주식회사 반도체 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621249A (ja) * 1985-06-26 1987-01-07 Nec Corp 半導体装置
JPH01184938A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd 半導体装置及びその製造方法
JPH0669208A (ja) 1991-03-12 1994-03-11 Oki Electric Ind Co Ltd 半導体装置
US5641703A (en) 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
JP2697592B2 (ja) * 1993-12-03 1998-01-14 日本電気株式会社 半導体装置のパッド構造
JPH09219450A (ja) 1996-02-09 1997-08-19 Denso Corp 半導体装置の製造方法
JP3641111B2 (ja) 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3320644B2 (ja) 1997-11-05 2002-09-03 松下電器産業株式会社 半導体装置
JP2974022B1 (ja) 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
JP3629375B2 (ja) * 1998-11-27 2005-03-16 新光電気工業株式会社 多層回路基板の製造方法
US6500750B1 (en) 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP4591084B2 (ja) 2002-12-09 2010-12-01 日本電気株式会社 配線用銅合金、半導体装置及び半導体装置の製造方法
US6927493B2 (en) 2003-10-03 2005-08-09 Texas Instruments Incorporated Sealing and protecting integrated circuit bonding pads
KR100605315B1 (ko) * 2004-07-30 2006-07-28 삼성전자주식회사 집적회로 칩의 입출력 패드 구조
JP4606145B2 (ja) * 2004-12-09 2011-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法
US8592977B2 (en) 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
JP2008244134A (ja) 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5192171B2 (ja) 2007-04-17 2013-05-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8013442B2 (en) 2011-09-06
US20080230899A1 (en) 2008-09-25
JP2008235786A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
JP5138248B2 (ja) 半導体装置及びその製造方法
US8791567B2 (en) Semiconductor device
JP5581005B2 (ja) 半導体装置の製造方法
US6498090B2 (en) Semiconductor devices and methods for manufacturing the same
JP2011014605A (ja) 半導体装置およびその製造方法
US9793228B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP3659112B2 (ja) 半導体装置およびその製造方法
JP2010251687A (ja) 半導体装置
US20080237853A1 (en) Semiconductor device and manufacturing method of the same
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP5192171B2 (ja) 半導体装置及びその製造方法
JP2009088002A (ja) 半導体装置及びその製造方法
JP2005347623A (ja) 半導体装置の製造方法
JP2011018832A (ja) 半導体装置及びその製造方法
JP2616063B2 (ja) バンプ電極の製造方法
JP5882014B2 (ja) 半導体装置
JP2010287750A (ja) 半導体装置及びその製造方法
JP2009088001A (ja) 半導体装置及びその製造方法
JP2011023568A (ja) 半導体装置及びその製造方法
JP2009239192A (ja) 半導体装置及びその製造方法
JP2005085884A (ja) 半導体装置およびその製造方法
JP2009088003A (ja) 半導体装置及びその製造方法
JP4986721B2 (ja) 半導体装置およびその製造方法
JP2009239193A (ja) 半導体装置及びその製造方法
JP2010129947A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Ref document number: 5138248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250