JP2697592B2 - 半導体装置のパッド構造 - Google Patents
半導体装置のパッド構造Info
- Publication number
- JP2697592B2 JP2697592B2 JP5339590A JP33959093A JP2697592B2 JP 2697592 B2 JP2697592 B2 JP 2697592B2 JP 5339590 A JP5339590 A JP 5339590A JP 33959093 A JP33959093 A JP 33959093A JP 2697592 B2 JP2697592 B2 JP 2697592B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- bump
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の金属配線
による電極（以下パッドと略す）部の構造に関し、特に
金属突起（以下バンプと略す）付き多層配線半導体装置
のパッド構造に関する。
による電極（以下パッドと略す）部の構造に関し、特に
金属突起（以下バンプと略す）付き多層配線半導体装置
のパッド構造に関する。
【０００２】
【従来の技術】従来の半導体装置のパッド構造の一例を
図３を用いて説明する。半導体装置（１）において、１
層目の金属電極（配線）（２）と２層目の金属電極（配
線）（４）をボンディングパッド部で電気的な接続を行
うため、パッド部及びパッド部近傍には、段差が生じ
る。その後、パッド部にバンプ（金属突起）（７）を電
解めっき法によって形成する。そのバンプ（７）の上面
は下層の段差が出てしまうため数μｍの凹みが生じる。
また、従来例２の半導体装置のパッド構造を図４に示
す。バンプ（７）の上面の凹凸を減らすために、パッド
部以外のビアホール（１０）にて、１層目の金属電極
（２）と２層目の金属電極（４）を電気的に接続するよ
うにしていた。
図３を用いて説明する。半導体装置（１）において、１
層目の金属電極（配線）（２）と２層目の金属電極（配
線）（４）をボンディングパッド部で電気的な接続を行
うため、パッド部及びパッド部近傍には、段差が生じ
る。その後、パッド部にバンプ（金属突起）（７）を電
解めっき法によって形成する。そのバンプ（７）の上面
は下層の段差が出てしまうため数μｍの凹みが生じる。
また、従来例２の半導体装置のパッド構造を図４に示
す。バンプ（７）の上面の凹凸を減らすために、パッド
部以外のビアホール（１０）にて、１層目の金属電極
（２）と２層目の金属電極（４）を電気的に接続するよ
うにしていた。
【０００３】また、公知例１（特開昭６２−９４９６２
号）を図５を用いて説明する。半導体基板（１）の上に
内部のトランジスタのゲートなどに用いる多結晶シリコ
ン（１１）などの配線層を選択的に形成し、その上に開
口部（１２）を有する絶縁層（３）を形成する。多結晶
シリコン（１１）のボンディングパッド部上の絶縁膜
（３）及びその開口部（１２）を覆う形で金属電極
（２）を形成する。前記金属電極（２）で形成された凹
部の深さ寸法と同じ厚みで金属電極（２）の周辺（凹部
を含む金属電極の外側）を第３の絶縁膜（３）で覆う。
この構造の上にバンプ（７）を成長させることによって
バンプ上面の平坦化が可能になっていた。
号）を図５を用いて説明する。半導体基板（１）の上に
内部のトランジスタのゲートなどに用いる多結晶シリコ
ン（１１）などの配線層を選択的に形成し、その上に開
口部（１２）を有する絶縁層（３）を形成する。多結晶
シリコン（１１）のボンディングパッド部上の絶縁膜
（３）及びその開口部（１２）を覆う形で金属電極
（２）を形成する。前記金属電極（２）で形成された凹
部の深さ寸法と同じ厚みで金属電極（２）の周辺（凹部
を含む金属電極の外側）を第３の絶縁膜（３）で覆う。
この構造の上にバンプ（７）を成長させることによって
バンプ上面の平坦化が可能になっていた。
【０００４】また、公知例２（特開平４−５６２３７
号）を図７を用いて説明すると、この公知例はボールボ
ンディングを行う際、金線などの金属細線（２１）の先
端のボール（２２）と、半導体基板（１）上の電極
（２）の接合面積を大きくとるために以下のような構造
をとっていた。半導体基板（１）上に選択的にポリシリ
コン（多結晶シリコン）（１１）などを設け、その上部
に複数個のコンタクト窓をもった層間絶縁膜（３）を形
成し、その上部に選択的に金属電極（２）、表面絶縁膜
（５）を形成した。
号）を図７を用いて説明すると、この公知例はボールボ
ンディングを行う際、金線などの金属細線（２１）の先
端のボール（２２）と、半導体基板（１）上の電極
（２）の接合面積を大きくとるために以下のような構造
をとっていた。半導体基板（１）上に選択的にポリシリ
コン（多結晶シリコン）（１１）などを設け、その上部
に複数個のコンタクト窓をもった層間絶縁膜（３）を形
成し、その上部に選択的に金属電極（２）、表面絶縁膜
（５）を形成した。
【０００５】
【発明が解決しようとする課題】従来の多層配線の半導
体装置のパッド部の構造では、図６（ａ）に示すような
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇの略）、即ち半導体基板（１）に金属電極（２）
（４）及び表面絶縁膜（５）、その上にバンプ（７）を
成長させた半導体装置に、ポリイミド基板（ＴＡＢテー
プ）（１５）上のインナーリード（１６）をボンディン
グする時、また図６（ｂ）に示すように、半導体基板
（１）に金属電極（２）、（４）及び表面絶縁膜
（５）、その上にバンプ（７）を成長させた半導体装置
を、ガラス基板（１７）上に形成された電極（１８）に
フェースダウンボンディングなどを行う際、接触面積の
低下が起り、ボンディング圧力による応力の集中などに
よって接合不具合が起るという問題があった。また、そ
の対策として、図４に示すように１層目金属配線（２）
と２層目金属配線（４）のコンタクトを電極部外で取る
という方法があったが、その場合半導体装置が大きくな
るという問題があった。
体装置のパッド部の構造では、図６（ａ）に示すような
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇの略）、即ち半導体基板（１）に金属電極（２）
（４）及び表面絶縁膜（５）、その上にバンプ（７）を
成長させた半導体装置に、ポリイミド基板（ＴＡＢテー
プ）（１５）上のインナーリード（１６）をボンディン
グする時、また図６（ｂ）に示すように、半導体基板
（１）に金属電極（２）、（４）及び表面絶縁膜
（５）、その上にバンプ（７）を成長させた半導体装置
を、ガラス基板（１７）上に形成された電極（１８）に
フェースダウンボンディングなどを行う際、接触面積の
低下が起り、ボンディング圧力による応力の集中などに
よって接合不具合が起るという問題があった。また、そ
の対策として、図４に示すように１層目金属配線（２）
と２層目金属配線（４）のコンタクトを電極部外で取る
という方法があったが、その場合半導体装置が大きくな
るという問題があった。
【０００６】また、公知例１のような対策をとった場
合、１層目の配線として多結晶シリコン層（１１）など
を形成するとＡｌなどの金属配線に対して配線抵抗が増
すという不具合が生じた。そして、層間絶縁膜（３）、
および表面絶縁膜（５）の位置合せがずれることによっ
て、バンプ（７）の上面の平坦性が損なわれることが起
った。公知例２のような構造のワイヤーボンディング用
のパッド構造も考えられたが、パッド上にバンプがない
状態で前述のようなパッド構造をとるため、パッドの層
間膜（３）やその下部の半導体装置にボンディング時に
過大なストレスを与え、前述の層間膜（３）やその下部
の半導体装置（１）を破壊するようなことがあった。
合、１層目の配線として多結晶シリコン層（１１）など
を形成するとＡｌなどの金属配線に対して配線抵抗が増
すという不具合が生じた。そして、層間絶縁膜（３）、
および表面絶縁膜（５）の位置合せがずれることによっ
て、バンプ（７）の上面の平坦性が損なわれることが起
った。公知例２のような構造のワイヤーボンディング用
のパッド構造も考えられたが、パッド上にバンプがない
状態で前述のようなパッド構造をとるため、パッドの層
間膜（３）やその下部の半導体装置にボンディング時に
過大なストレスを与え、前述の層間膜（３）やその下部
の半導体装置（１）を破壊するようなことがあった。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に形成された多層の金属配線による電極と、その配線間
の層間絶縁膜と、前記金属配線上の表面絶縁膜と、前記
層間絶縁膜の多層配線電極部に金属突起を備えた半導体
装置のパッド構造において、半導体基板上に形成された
１層配線の上にバンプ高さの１／２〜１／４以下の寸法
の第１の開口を複数設けた第１の層間絶縁膜を形成し、
その上に金属電極を形成し、その上にバンプ高さの１／
２〜１／４以下の寸法の第２の開口を前記第１の開口と
は重ならないように複数設けた第２の層間絶縁膜を形成
し、その上にバンプを設けたことを特徴とする半導体装
置のパッド構造である。
に形成された多層の金属配線による電極と、その配線間
の層間絶縁膜と、前記金属配線上の表面絶縁膜と、前記
層間絶縁膜の多層配線電極部に金属突起を備えた半導体
装置のパッド構造において、半導体基板上に形成された
１層配線の上にバンプ高さの１／２〜１／４以下の寸法
の第１の開口を複数設けた第１の層間絶縁膜を形成し、
その上に金属電極を形成し、その上にバンプ高さの１／
２〜１／４以下の寸法の第２の開口を前記第１の開口と
は重ならないように複数設けた第２の層間絶縁膜を形成
し、その上にバンプを設けたことを特徴とする半導体装
置のパッド構造である。
【０００８】
【作用】本発明においては、層間絶縁膜の多層配線電極
部に、金属突起の高さ寸法の１／２〜１／４以下の寸法
の開口であることによって、バンプの表面の凹凸を小さ
くできるものであり、また、バンプ表面が平坦化される
ことによって、ＴＡＢやＣＯＧなどの実装を行う際に、
ボンディング応力を軽減し、コンタト不良、半導体装置
やガラス基板などの破壊をなくすることができるもので
ある。
部に、金属突起の高さ寸法の１／２〜１／４以下の寸法
の開口であることによって、バンプの表面の凹凸を小さ
くできるものであり、また、バンプ表面が平坦化される
ことによって、ＴＡＢやＣＯＧなどの実装を行う際に、
ボンディング応力を軽減し、コンタト不良、半導体装置
やガラス基板などの破壊をなくすることができるもので
ある。
【０００９】
【実施例】次に本発明の実施例について図２を用いて説
明する。図２（ａ）は、本発明の多層（２層）配線半導
体装置のパッド部の断面図である。図２（ｂ）は、その
平面図である。半導体基板（１）上に選択的に１層目の
金属電極（配線）（２）を設ける。その上に層間絶縁膜
（３）を形成する。その層間絶縁膜（３）にフォトレジ
ストのパターンによってバンプ高さの１／２〜１／４以
下の寸法の層間絶縁膜開口（８）を設ける。さらにその
上に２層目の金属電極（４）を選択的に形成する。その
上部にバンプ高さ寸法（１０〜３０μｍ程度）の１／２
〜１／４以下（すなわち５〜１０μｍ□程度）の開口
（９）を設けた表面絶縁膜（５）を形成する。その後、
半導体装置の表面全面にバリアメタル（６）を形成し、
その上部に電解メッキ法によってバンプ（７）を形成す
る。バンプ（７）は、成長過程において電解集中などに
よって表面絶縁膜（５）に生じていた凹みは埋まり、上
面はほぼ平坦に仕上る。同様に、金属配線が３層，４層
の場合でも同様の手法で本発明を適用することによっ
て、半導体装置の表面積を拡大することなくバンプの上
面を平坦化できる。
明する。図２（ａ）は、本発明の多層（２層）配線半導
体装置のパッド部の断面図である。図２（ｂ）は、その
平面図である。半導体基板（１）上に選択的に１層目の
金属電極（配線）（２）を設ける。その上に層間絶縁膜
（３）を形成する。その層間絶縁膜（３）にフォトレジ
ストのパターンによってバンプ高さの１／２〜１／４以
下の寸法の層間絶縁膜開口（８）を設ける。さらにその
上に２層目の金属電極（４）を選択的に形成する。その
上部にバンプ高さ寸法（１０〜３０μｍ程度）の１／２
〜１／４以下（すなわち５〜１０μｍ□程度）の開口
（９）を設けた表面絶縁膜（５）を形成する。その後、
半導体装置の表面全面にバリアメタル（６）を形成し、
その上部に電解メッキ法によってバンプ（７）を形成す
る。バンプ（７）は、成長過程において電解集中などに
よって表面絶縁膜（５）に生じていた凹みは埋まり、上
面はほぼ平坦に仕上る。同様に、金属配線が３層，４層
の場合でも同様の手法で本発明を適用することによっ
て、半導体装置の表面積を拡大することなくバンプの上
面を平坦化できる。
【００１０】参考例として図１を説明する。図１（ａ）
は、多層（２層）配線半導体装置のパッド部の断面図で
ある。図１（ｂ）は、その平面図である。半導体基板
（１）上に選択的に１層目の金属電極（配線）（２）を
設ける。その上に層間絶縁膜（３）を形成する。その層
間絶縁膜（３）にフォトレジストのパターンによってバ
ンプ高さの１／２〜１／４以下の寸法の層間絶縁膜開口
（８）を設ける。さらにその上に２層目の金属電極
（４）を選択的に形成する。また、その上部に開口
（９）を有した表面絶縁膜（５）を形成する。その後、
半導体装置の表面全面にバリアメタル（６）を形成し、
そのバリアメタルの上にフォトレジスト等により、バン
プ用のパターンを形成し、前記金属電極（４）の上部に
電解めっき等により、バンプ（７）を通常１０〜３０μ
ｍ程度の高さで形成する。層間絶縁膜（３）の開口
（８）のサイズをバンプ高さの１／２〜１／４以下、す
なわち５〜１０μｍ□程度にしたことによってバンプが
電解めっき法によって成長していく過程において、電解
集中などの効果により、凹みが埋り、バンプの上面は、
表面絶縁膜（５）の段差を残してほぼ平坦に仕上る。
は、多層（２層）配線半導体装置のパッド部の断面図で
ある。図１（ｂ）は、その平面図である。半導体基板
（１）上に選択的に１層目の金属電極（配線）（２）を
設ける。その上に層間絶縁膜（３）を形成する。その層
間絶縁膜（３）にフォトレジストのパターンによってバ
ンプ高さの１／２〜１／４以下の寸法の層間絶縁膜開口
（８）を設ける。さらにその上に２層目の金属電極
（４）を選択的に形成する。また、その上部に開口
（９）を有した表面絶縁膜（５）を形成する。その後、
半導体装置の表面全面にバリアメタル（６）を形成し、
そのバリアメタルの上にフォトレジスト等により、バン
プ用のパターンを形成し、前記金属電極（４）の上部に
電解めっき等により、バンプ（７）を通常１０〜３０μ
ｍ程度の高さで形成する。層間絶縁膜（３）の開口
（８）のサイズをバンプ高さの１／２〜１／４以下、す
なわち５〜１０μｍ□程度にしたことによってバンプが
電解めっき法によって成長していく過程において、電解
集中などの効果により、凹みが埋り、バンプの上面は、
表面絶縁膜（５）の段差を残してほぼ平坦に仕上る。
【００１１】
【発明の効果】以上説明したように本発明は、バンプの
表面の凹凸を小さくできるという効果を有し、また、バ
ンプ表面が平坦化されることによって、ＴＡＢやＣＯＧ
などの実装を行う際に、ボンディング応力を軽減し、実
装プロセスに起因するコンタト不良、半導体装置やガラ
ス基板などの破壊をなくすことができるという効果を有
する。
表面の凹凸を小さくできるという効果を有し、また、バ
ンプ表面が平坦化されることによって、ＴＡＢやＣＯＧ
などの実装を行う際に、ボンディング応力を軽減し、実
装プロセスに起因するコンタト不良、半導体装置やガラ
ス基板などの破壊をなくすことができるという効果を有
する。
【図１】（ａ） 参考例の縦断面図 （ｂ） 参考例の平面図
【図２】（ａ） 本発明の実施例の縦断面図 （ｂ） 本発明の実施例の平面図
【図３】従来例１の縦断面図
【図４】従来例２の縦断面図
【図５】公知例１の縦断面図
【図６】（ａ） 従来例のＴＡＢ縦断面図 （ｂ） 従来例のＣＯＧ縦断面図
【図７】公知例２の縦断面図
１ 半導体装置 ２ １層目金属電極（配線） ３ 層間絶縁膜 ４ ２層目金属電極（配線） ５ 表面絶縁膜 ６ バリアメタル ７ バンプ（金属突起） ８ 層間絶縁膜開口 ９ 表面絶縁膜 １１ 多結晶シリコン １２ 開口部 １５ ポリイミド基板（ＴＡＢテープ） １６ インナーリード １７ ガラス基板 １８ 電極 ２１ ワイヤー（金属細線） ２２ ボール
Claims (1)
- 【請求項１】 半導体基板上に形成された多層の金属配
線による電極と、その配線間の層間絶縁膜と、前記金属
配線上の表面絶縁膜と、前記層間絶縁膜の多層配線電極
部に金属突起を備えた半導体装置のパッド構造におい
て、半導体基板上に形成された１層配線の上にバンプ高
さの１／２〜１／４以下の寸法の第１の開口を複数設け
た第１の層間絶縁膜を形成し、その上に金属電極を形成
し、その上にバンプ高さの１／２〜１／４以下の寸法の
第２の開口を前記第１の開口とは重ならないように複数
設けた第２の層間絶縁膜を形成し、その上にバンプを設
けたことを特徴とする半導体装置のパッド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339590A JP2697592B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置のパッド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339590A JP2697592B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置のパッド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161722A JPH07161722A (ja) | 1995-06-23 |
| JP2697592B2 true JP2697592B2 (ja) | 1998-01-14 |
Family
ID=18328921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5339590A Expired - Lifetime JP2697592B2 (ja) | 1993-12-03 | 1993-12-03 | 半導体装置のパッド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697592B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5138248B2 (ja) * | 2007-03-23 | 2013-02-06 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP2007300139A (ja) * | 2007-08-06 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP5411434B2 (ja) * | 2008-02-22 | 2014-02-12 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置とその製造方法 |
| JP5350022B2 (ja) * | 2009-03-04 | 2013-11-27 | パナソニック株式会社 | 半導体装置、及び該半導体装置を備えた実装体 |
| US8405211B2 (en) * | 2009-05-08 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump pad structure |
| TW201423879A (zh) | 2012-12-10 | 2014-06-16 | Chipbond Technology Corp | 半導體製程及其結構 |
| JP2015095482A (ja) * | 2013-11-08 | 2015-05-18 | アイメックＩｍｅｃ | 半導体部品上へのマイクロバンプの作製方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621249A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置 |
| JPH02129926A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | ボンディングパッド形成体 |
| JPH02244722A (ja) * | 1989-03-17 | 1990-09-28 | Casio Comput Co Ltd | 半導体素子のバンプ電極形成方法 |
| JP2988075B2 (ja) * | 1991-10-19 | 1999-12-06 | 日本電気株式会社 | 半導体装置 |
-
1993
- 1993-12-03 JP JP5339590A patent/JP2697592B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07161722A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9576924B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US5556810A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating | |
| US6306749B1 (en) | Bond pad with pad edge strengthening structure | |
| US5654584A (en) | Semiconductor device having tape automated bonding leads | |
| US4723197A (en) | Bonding pad interconnection structure | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US6551916B2 (en) | Bond-pad with pad edge strengthening structure | |
| JPH0546973B2 (ja) | ||
| JPH01214141A (ja) | フリップチップ型半導体装置 | |
| US5124781A (en) | Semiconductor device having organic film as interlayer insulating film for multilayer wirings | |
| JP2697592B2 (ja) | 半導体装置のパッド構造 | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| JP3599813B2 (ja) | 半導体装置 | |
| JP3442738B2 (ja) | 半導体装置 | |
| JPH0442957A (ja) | 半導体集積回路装置の製造方法 | |
| JP3603673B2 (ja) | ボンディングパッド構造の製法 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPH05299420A (ja) | 半導体装置 | |
| JP2822996B2 (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS6151863A (ja) | 半導体装置 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 |