JPS621249A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS621249A JPS621249A JP60139566A JP13956685A JPS621249A JP S621249 A JPS621249 A JP S621249A JP 60139566 A JP60139566 A JP 60139566A JP 13956685 A JP13956685 A JP 13956685A JP S621249 A JPS621249 A JP S621249A
- Authority
- JP
- Japan
- Prior art keywords
- openings
- insulating film
- protective insulating
- plating
- projecting electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体チップの外部接
続用電極に突起型電極構造を用いる半導体装置に関する
。
続用電極に突起型電極構造を用いる半導体装置に関する
。
従来、バンプと称される突起型電極を有する半導体装置
は、半導体チップ上の配線層のアルミニウムパッド上に
金等の金属材で突起電極を形成した構成となつており、
この突起電極とアルミニウムパッドとの接着性を高める
一方で相互間での拡散を防ぐために両者間に接着層やバ
リア層を介挿している。例えば、第３図および第４図は
その一例であり、半導体基板ｌ主面の絶縁膜２上にアル
ミニウムパッド３を形成し、その上に保護絶縁膜４を被
着してその一部を開口し、かつ露呈されたアルミニウム
パッド３上に接着層およびバリア層としてのＴｉ−Ｐｔ
やＣｒ−Ｃｕ等の多層構造のバリアメタル層５を形成し
、その上に厚膜の合材からなる突起電極６を形成してい
る。
は、半導体チップ上の配線層のアルミニウムパッド上に
金等の金属材で突起電極を形成した構成となつており、
この突起電極とアルミニウムパッドとの接着性を高める
一方で相互間での拡散を防ぐために両者間に接着層やバ
リア層を介挿している。例えば、第３図および第４図は
その一例であり、半導体基板ｌ主面の絶縁膜２上にアル
ミニウムパッド３を形成し、その上に保護絶縁膜４を被
着してその一部を開口し、かつ露呈されたアルミニウム
パッド３上に接着層およびバリア層としてのＴｉ−Ｐｔ
やＣｒ−Ｃｕ等の多層構造のバリアメタル層５を形成し
、その上に厚膜の合材からなる突起電極６を形成してい
る。
そして、通常では保護絶縁膜４はアルミニウムパッド３
の周囲をオーバラップするような形にしており、これは
保護絶縁膜４を開口する際のエツチングにおいてアルミ
ニウムパッド３がストッパとして作用することを利用す
るためである１、また、突起電極６は保護絶縁膜４の周
囲をオーバラップする構成としているが、これは下地の
バリアメタル層５のエツチング時にマスクとしての突起
電極６の周囲からエツチング液がアルミニウムパッド３
にまで侵入してアルミニウムパッド３を損傷することを
防止するためである。
の周囲をオーバラップするような形にしており、これは
保護絶縁膜４を開口する際のエツチングにおいてアルミ
ニウムパッド３がストッパとして作用することを利用す
るためである１、また、突起電極６は保護絶縁膜４の周
囲をオーバラップする構成としているが、これは下地の
バリアメタル層５のエツチング時にマスクとしての突起
電極６の周囲からエツチング液がアルミニウムパッド３
にまで侵入してアルミニウムパッド３を損傷することを
防止するためである。
上述した従来の突起電極構造では、保護絶縁膜４および
突起電極６が夫々周囲部分においてオーバラップしてい
るため、保護絶縁膜４の開口４ａ周辺では段差が生じる
ことになり、この段差がメッキ法等により形成した突起
電極６の上面に現れて中央部に対して周辺部６ａが高い
形状となる。
突起電極６が夫々周囲部分においてオーバラップしてい
るため、保護絶縁膜４の開口４ａ周辺では段差が生じる
ことになり、この段差がメッキ法等により形成した突起
電極６の上面に現れて中央部に対して周辺部６ａが高い
形状となる。
このため、突起電極６に対してインナリード（銅に錫メ
ッキしたリード或いは金リード）７を熱圧着法によって
接続すると、突起電極６の周辺部６ａが中央部よりも突
出していることから、周辺部６ａにおける熱応力が他の
部分よりも特に強くなり、この応力がそのまま直下の保
護絶縁膜４等に加えられ、保護絶縁膜４、アルミニウム
パッド３下の絶縁膜２更に半導体基板ｌにクランクを発
生させる。この突起電極６下でのクランクは突起電極６
ごとリード７が剥がれる現象を引き起こすため、引っ張
り強度は殆どなく、信頼性の評価以前に半導体装置の不
良となる問題を生じている。
ッキしたリード或いは金リード）７を熱圧着法によって
接続すると、突起電極６の周辺部６ａが中央部よりも突
出していることから、周辺部６ａにおける熱応力が他の
部分よりも特に強くなり、この応力がそのまま直下の保
護絶縁膜４等に加えられ、保護絶縁膜４、アルミニウム
パッド３下の絶縁膜２更に半導体基板ｌにクランクを発
生させる。この突起電極６下でのクランクは突起電極６
ごとリード７が剥がれる現象を引き起こすため、引っ張
り強度は殆どなく、信頼性の評価以前に半導体装置の不
良となる問題を生じている。
本発明の半導体装置は、突起電極上面を平坦化して突起
電極下でのクラックの発生を防止し、突起電極はもとよ
り半導体装置としての信頼性の向上を図るもので、保護
絶縁膜に形成して下地のアルミニウムパッドを露呈させ
る開口を平面配置した複数個の小さな開口によって構成
し、かつ保護絶縁膜上にこの開口を通して突起電極を形
成するように構成している。
電極下でのクラックの発生を防止し、突起電極はもとよ
り半導体装置としての信頼性の向上を図るもので、保護
絶縁膜に形成して下地のアルミニウムパッドを露呈させ
る開口を平面配置した複数個の小さな開口によって構成
し、かつ保護絶縁膜上にこの開口を通して突起電極を形
成するように構成している。
次に、本発明を図面を参照して説明する。
第１図、および第２図は本発明の一実施例を示しており
、第１図は突起電極１６の平面図、°第２図はそのＡＡ
線断面図である。シリコン等の半導体基板１１の主面に
絶縁膜１２を形成し、その上にアルミニウムパッド１３
を所定のパターンで形成し、更にこのこのアルミニウム
パッド１３の上にはこれを覆うように保護絶縁膜１４を
被着している。この保護絶縁膜１４には、突起電極の形
成箇所に複数個の小さい開口１４ａを平面配置し、各開
口１４ａにおいて夫々前記アルミニウムバッド１３を露
呈させている。そして、これらの開口１４ａを含む保護
絶縁膜１４上にはＴ ｉ −Ｐ ｔやＣｒ−Ｃｕ等の多
層構造のバリアメタル層１５を形成し、その上に合材を
厚く被着した突起電極１６を形成している。
、第１図は突起電極１６の平面図、°第２図はそのＡＡ
線断面図である。シリコン等の半導体基板１１の主面に
絶縁膜１２を形成し、その上にアルミニウムパッド１３
を所定のパターンで形成し、更にこのこのアルミニウム
パッド１３の上にはこれを覆うように保護絶縁膜１４を
被着している。この保護絶縁膜１４には、突起電極の形
成箇所に複数個の小さい開口１４ａを平面配置し、各開
口１４ａにおいて夫々前記アルミニウムバッド１３を露
呈させている。そして、これらの開口１４ａを含む保護
絶縁膜１４上にはＴ ｉ −Ｐ ｔやＣｒ−Ｃｕ等の多
層構造のバリアメタル層１５を形成し、その上に合材を
厚く被着した突起電極１６を形成している。
なお、この突起電極１６の形成に際しては、バリアメタ
ル１５層を全面に被着した後これをメッキ用電極として
その上に金を厚くメッキし、この金を図外のフォトレジ
ストを利用したフォトリソグラフィ技術によっそパター
ンにする方法を用いる点はこれまでと同じである。また
、この突起電極１６をマスクとしてバリアメタル層１５
をエツチングすることも同じである。更に、前記開口１
４ａもフォトリソグラフィ技術によって形成しているが
、各開口１４ａの大きさく面積）は突起電極１６の厚さ
に比較して小さくすることが肝要であり、また開口周縁
がなるべくテーパ状となるように形成することが好まし
い。
ル１５層を全面に被着した後これをメッキ用電極として
その上に金を厚くメッキし、この金を図外のフォトレジ
ストを利用したフォトリソグラフィ技術によっそパター
ンにする方法を用いる点はこれまでと同じである。また
、この突起電極１６をマスクとしてバリアメタル層１５
をエツチングすることも同じである。更に、前記開口１
４ａもフォトリソグラフィ技術によって形成しているが
、各開口１４ａの大きさく面積）は突起電極１６の厚さ
に比較して小さくすることが肝要であり、また開口周縁
がなるべくテーパ状となるように形成することが好まし
い。
以°上の構成によれば、突起電極１６は複数個の開口１
４ａを含む領域に亘ってメッキ形成されるが、開口１４
ａがメッキ厚さに対して小さいために、メッキ上面には
開口１４ａに対応する極小さな凹部２０が生ずるものの
全体としては平坦に形成され、したがって完成された突
起電極１６の上面も平坦化される。これにより、インナ
リード１７を熱圧着法で接続する場合にも、インナリー
ド１７が突起電極、１６に均一に接触されることになり
、熱応力の偏り乃至集中を防止して下地の絶縁膜１２や
半導体基板１１のクラックを未然に防止し、突起電極１
６の強度を向上して半導体装置の信頼性の向上を達成す
ることができる。
４ａを含む領域に亘ってメッキ形成されるが、開口１４
ａがメッキ厚さに対して小さいために、メッキ上面には
開口１４ａに対応する極小さな凹部２０が生ずるものの
全体としては平坦に形成され、したがって完成された突
起電極１６の上面も平坦化される。これにより、インナ
リード１７を熱圧着法で接続する場合にも、インナリー
ド１７が突起電極、１６に均一に接触されることになり
、熱応力の偏り乃至集中を防止して下地の絶縁膜１２や
半導体基板１１のクラックを未然に防止し、突起電極１
６の強度を向上して半導体装置の信頼性の向上を達成す
ることができる。
ここで、開口１４ａの数や平面形状は実施例のものに限
定されるものではなく、種々の変更が可能である。
定されるものではなく、種々の変更が可能である。
以上説明したように本発明は、アルミニウムバラド上に
設けた保護絶縁膜に形成する開口を、平面配置した複数
個の小さな開口によって構成し、これらの開口を含む領
域上に突起電極を形成しているので、メッキ形成する突
起電極の上面の平坦化を図ることができ、インナリード
との接続時における熱応力の均一化を図って突起電極下
でのクランクの発生を防止し、突起電極強度を向上して
半導体装置の信顛性を向上することができる効果がある
。
設けた保護絶縁膜に形成する開口を、平面配置した複数
個の小さな開口によって構成し、これらの開口を含む領
域上に突起電極を形成しているので、メッキ形成する突
起電極の上面の平坦化を図ることができ、インナリード
との接続時における熱応力の均一化を図って突起電極下
でのクランクの発生を防止し、突起電極強度を向上して
半導体装置の信顛性を向上することができる効果がある
。
第１図は本発明の一実施例の平面図、第２図は第１図の
ＡＡ線に沿う断面図、第３図は従来構造の平面図、第４
図は第３図のＢＢ線断面である。 １．１１・・・半導体基板、２．１２・・・絶縁膜、３
゜１３・・・アルミニウムパッド、４．１４・・・保護
絶縁膜、４ａ、１４ａ・・・開口、５．１５・・・バリ
アメタル層、６．１６・・・突起電極、７．１７・・・
インナリード、２０・・・凹部。 第１図
ＡＡ線に沿う断面図、第３図は従来構造の平面図、第４
図は第３図のＢＢ線断面である。 １．１１・・・半導体基板、２．１２・・・絶縁膜、３
゜１３・・・アルミニウムパッド、４．１４・・・保護
絶縁膜、４ａ、１４ａ・・・開口、５．１５・・・バリ
アメタル層、６．１６・・・突起電極、７．１７・・・
インナリード、２０・・・凹部。 第１図
Claims (1)
- １、半導体基板上に形成した金属パッドを覆うように保
護絶縁膜を被着し、この保護絶縁膜に設けた開口を通し
て前記金属パッドを露呈させ、この金属パッドを含む領
域上にバリアメタル層および突起電極を形成した半導体
装置において、前記保護絶縁膜に形成する開口は突起電
極の厚さに比較して小さくするとともに、突起電極の形
成領域に亘って複数個を平面配置したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139566A JPS621249A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139566A JPS621249A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621249A true JPS621249A (ja) | 1987-01-07 |
Family
ID=15248248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139566A Pending JPS621249A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621249A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333929A (ja) * | 1993-05-21 | 1994-12-02 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07161722A (ja) * | 1993-12-03 | 1995-06-23 | Nec Corp | 半導体装置のパッド構造 |
| JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| USRE40819E1 (en) | 1995-12-21 | 2009-07-07 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
-
1985
- 1985-06-26 JP JP60139566A patent/JPS621249A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333929A (ja) * | 1993-05-21 | 1994-12-02 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07161722A (ja) * | 1993-12-03 | 1995-06-23 | Nec Corp | 半導体装置のパッド構造 |
| USRE40819E1 (en) | 1995-12-21 | 2009-07-07 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10125685A (ja) | 突起電極およびその形成方法 | |
| US20010004133A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPS621249A (ja) | 半導体装置 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| JP2003168700A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH0195539A (ja) | 半導体装置及びその製造方法 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPS6390156A (ja) | 半導体装置の製造方法 | |
| JPS59127852A (ja) | 半導体装置 | |
| JPH0344933A (ja) | 半導体装置 | |
| JPS6386457A (ja) | 半導体装置の製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPS63202943A (ja) | 半導体装置の製造方法 | |
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
| JPS61239647A (ja) | 半導体装置 |