JP4591084B2 - 配線用銅合金、半導体装置及び半導体装置の製造方法 - Google Patents
配線用銅合金、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4591084B2 JP4591084B2 JP2004558392A JP2004558392A JP4591084B2 JP 4591084 B2 JP4591084 B2 JP 4591084B2 JP 2004558392 A JP2004558392 A JP 2004558392A JP 2004558392 A JP2004558392 A JP 2004558392A JP 4591084 B2 JP4591084 B2 JP 4591084B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- additive element
- crystal grain
- vicinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
同様に、下記刊行物には、ビアが接続する下層配線が太幅のとき、接続部となる下層配線表面でボイドが生じており、190℃の恒温保管で断線不良が発生しやすくなると記載されている。
「Stress−Induced Voiding Under Vias Connected To Wide Cu Metal Leads」(Proceeding of IEEE International Reliability Physics Symposium 2002、USA、The Electron Device Society and The Reliability Society of the Institute of Electrical and Electronics Engineers,Inc、published on April 7,2002、p312−321)
前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高く、更に、周囲に、Ta(タンタル)及びTaN(窒化タンタル)の積層構造で、かつ前記多結晶銅に接する側がTaからなるバリアメタルが形成されており、前記バリアメタルとの界面及び界面近傍において、前記添加元素の濃度が前記結晶粒の内部よりも高くなっており、
前記添加元素が、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)及びAl(アルミニウム)からなる群から選択された少なくとも1種の元素であり、
前記バリアメタルが酸化されていないことを特徴とする。
前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高く、更に、周囲に、Ta(タンタル)及びTaN(窒化タンタル)の積層構造で、かつ前記多結晶銅に接する側がTaからなるバリアメタルが形成されており、前記結晶粒界及び/又は前記結晶粒界近傍には、前記添加元素の酸化物が形成されており、
前記添加元素が、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)及びAl(アルミニウム)からなる群から選択された少なくとも1種の元素であり、
前記バリアメタルが酸化されていないことを特徴とする。
前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高く、更に、周囲に、Ta(タンタル)及びTaN(窒化タンタル)の積層構造で、かつ前記多結晶銅に接する側がTaからなるバリアメタルが形成されており、前記結晶粒内部の前記添加元素の濃度が0.1原子%以下であり、
前記添加元素が、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)及びAl(アルミニウム)からなる群から選択された少なくとも1種の元素であり、
前記バリアメタルが酸化されていないことを特徴とする。
前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、
前記配線用凹部の内面を含む前記絶縁膜上に、Cuの拡散を防止するバリアメタル膜としてTaN膜及びTa膜をこの順に成膜する工程と、
前記配線用凹部内に埋め込むようにして、前記バリアメタル膜上にCu膜を成膜する工程と、
前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上のCu膜及びバリアメタル膜を化学機械研磨によって除去する工程と、
前記配線凹部内のCu膜上に添加元素からなる層を形成する工程と、
前記添加元素を前記添加元素の層からCu膜中に拡散させてCu結晶粒の粒界及び該粒界近傍の位置においてCu結晶粒内部よりも前記添加元素の濃度が高い界面及びその近傍を形成するとともに、前記多結晶Cu膜中の酸素を前記界面及びその近傍、並びに前記Cu膜への添加元素からなる層、にゲッタリングさせる工程と、
余剰な添加元素の層を除去する工程と、
を有し、
前記添加元素は、Ti、Zr、Hf及びAlからなる群から選択された少なくとも1種の元素であることを特徴とする。
を同時に行うことができる。
本発明の第1実施形態にかかる半導体装置のCu配線構造について、第1図を参照して説明する。
本発明の第2実施形態に係る半導体装置のCu配線構造について、第3図を参照して説明する。
本発明の第3実施形態に係る半導体装置のCu配線構造について、第5図を参照して説明する。
比較例として、上層及び下層の配線からなるCu配線を有する従来の半導体装置を、前述の第9図(a)乃至(g)に示すように作製した。基板、絶縁膜、ストッパー絶縁膜、バリアメタル膜、バリア絶縁膜、カバー絶縁膜は、上述の実施例と同様の材料を用い、同様の厚さ、形成方法で形成した。なお、実施例における添加元素であるTiは添加しなかった。
第11図は、実施例及び比較例により作製した各試料の不良率を示す。即ち、接続孔の径が0.2μm、下層配線(配線溝)の幅が10μmであるチェーン数(ビアの数)1万個のビアチェーンの各試料を作成し、これを150℃で1000時間保管した後の不良率を求めた。
以上説明した半導体装置の配線用金属及びその製造方法においては、以下のような変形例としてもよい。
余剰なCu4、余剰なバリアメタル膜3の除去は、CMP等により行われる。
Claims (11)
- Cu(銅)を主成分とし、添加元素を含有する多結晶銅からなり、
前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高く、更に、周囲に、Ta(タンタル)及びTaN(窒化タンタル)の積層構造で、かつ前記多結晶銅に接する側がTaからなるバリアメタルが形成されており、前記バリアメタルとの界面及び界面近傍において、前記添加元素の濃度が前記結晶粒の内部よりも高くなっており、
前記添加元素が、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)及びAl(アルミニウム)からなる群から選択された少なくとも1種の元素であり、
前記バリアメタルが酸化されていないことを特徴とする配線用銅合金。 - Cu(銅)を主成分とし、添加元素を含有する多結晶銅からなり、
前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高く、更に、周囲に、Ta(タンタル)及びTaN(窒化タンタル)の積層構造で、かつ前記多結晶銅に接する側がTaからなるバリアメタルが形成されており、前記結晶粒界及び/又は前記結晶粒界近傍には、前記添加元素の酸化物が形成されており、
前記添加元素が、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)及びAl(アルミニウム)からなる群から選択された少なくとも1種の元素であり、
前記バリアメタルが酸化されていないことを特徴とする配線用銅合金。 - Cu(銅)を主成分とし、添加元素を含有する多結晶銅からなり、
前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高く、更に、周囲に、Ta(タンタル)及びTaN(窒化タンタル)の積層構造で、かつ前記多結晶銅に接する側がTaからなるバリアメタルが形成されており、前記結晶粒内部の前記添加元素の濃度が0.1原子%以下であり、
前記添加元素が、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)及びAl(アルミニウム)からなる群から選択された少なくとも1種の元素であり、
前記バリアメタルが酸化されていないことを特徴とする配線用銅合金。 - 前記結晶粒界及び/又は前記結晶粒界近傍には、前記添加元素の群から選択された少なくとも1種の元素とCuとの金属間化合物が形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の配線用銅合金。
- 前記結晶粒の粒界及び粒界近傍における添加元素の濃度は、結晶粒内部における添加元素濃度の2〜1000倍であることを特徴とする請求項1乃至4のいずれか1項に記載の配線用銅合金。
- 前記結晶粒の粒界及び粒界近傍における添加元素の濃度は、結晶粒内部における添加元素濃度の10〜100倍であることを特徴とする請求項5に記載の配線用銅合金。
- 半導体素子が形成された基板上に、請求項1乃至6のいずれか1項に記載の配線用銅合金からなる金属配線が形成されていることを特徴とする半導体装置。
- 半導体素子が形成された基板上に、絶縁膜を形成する工程と、
前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、
前記配線用凹部の内面を含む前記絶縁膜上に、Cuの拡散を防止するバリアメタル膜としてTaN膜及びTa膜をこの順に成膜する工程と、
前記配線用凹部内に埋め込むようにして、前記バリアメタル膜上にCu膜を成膜する工程と、
前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上のCu膜及びバリアメタル膜を化学機械研磨によって除去する工程と、
前記配線凹部内のCu膜上に添加元素からなる層を形成する工程と、
前記添加元素を前記添加元素の層からCu膜中に拡散させてCu結晶粒の粒界及び該粒界近傍の位置においてCu結晶粒内部よりも前記添加元素の濃度が高い界面及びその近傍を形成するとともに、前記多結晶Cu膜中の酸素を前記界面及びその近傍、並びに前記Cu膜への添加元素からなる層、にゲッタリングさせる工程と、
余剰な添加元素の層を除去する工程と、
を有し、
前記添加元素は、Ti、Zr、Hf及びAlからなる群から選択された少なくとも1種の元素であることを特徴とする半導体装置の製造方法。 - 前記余剰のCu膜を除去する工程の前に、前記添加元素の層を形成する工程、前記添加元素を多結晶Cu膜中に拡散させてCu結晶粒の粒界及び該粒界近傍の位置においてCu結晶粒内部よりも前記添加元素の濃度が高い界面及びその近傍を形成するとともに、前記多結晶Cu膜中の酸素を前記界面及びその近傍、並びに前記Cu膜への添加元素からなる層、にゲッタリングさせる工程、及び、前記余剰の添加元素層を除去する工程を行うことを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記余剰のCu膜を除去する工程の後に、前記添加元素の層を形成する工程、前記添加元素を多結晶Cu膜中に拡散させてCu結晶粒の粒界及び該粒界近傍の位置においてCu結晶粒内部よりも前記添加元素の濃度が高い界面及びその近傍を形成するとともに、前記多結晶Cu膜中の酸素を前記界面及びその近傍、並びに前記Cu膜への添加元素からなる層、にゲッタリングさせる工程、及び、前記余剰の添加元素層を除去する工程を行うことを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記基板を加熱する工程と、前記添加元素の層を形成する工程と、前記添加元素を多結晶Cu膜中に拡散させてCu結晶粒の粒界及び該粒界近傍の位置においてCu結晶粒内部よりも前記添加元素の濃度が高い界面及びその近傍を形成するとともに、前記多結晶Cu膜中の酸素を前記界面及びその近傍、並びに前記Cu膜への添加元素からなる層、にゲッタリングさせる工程と、が同時に行われることを特徴とする請求項8乃至10のいずれか1項に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002356291 | 2002-12-09 | ||
JP2002356291 | 2002-12-09 | ||
PCT/JP2003/012080 WO2004053971A1 (ja) | 2002-12-09 | 2003-09-22 | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004053971A1 JPWO2004053971A1 (ja) | 2006-04-13 |
JP4591084B2 true JP4591084B2 (ja) | 2010-12-01 |
Family
ID=32500815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004558392A Expired - Fee Related JP4591084B2 (ja) | 2002-12-09 | 2003-09-22 | 配線用銅合金、半導体装置及び半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US7545040B2 (ja) |
JP (1) | JP4591084B2 (ja) |
AU (1) | AU2003266560A1 (ja) |
WO (1) | WO2004053971A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985104B2 (en) | 2018-03-23 | 2021-04-20 | Kabushiki Kaisha Toshiba | Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7229922B2 (en) | 2003-10-27 | 2007-06-12 | Intel Corporation | Method for making a semiconductor device having increased conductive material reliability |
DE102004021239B4 (de) * | 2004-04-30 | 2017-04-06 | Infineon Technologies Ag | Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren |
WO2006016678A1 (ja) | 2004-08-12 | 2006-02-16 | Nec Corporation | 半導体装置及びその製造方法 |
JP4377788B2 (ja) * | 2004-09-27 | 2009-12-02 | 株式会社神戸製鋼所 | 半導体配線用Cu合金、Cu合金配線の製法、該製法で得られたCu合金配線を有する半導体装置、並びに半導体のCu合金配線形成用スパッタリングターゲット |
JP2006294922A (ja) * | 2005-04-12 | 2006-10-26 | Renesas Technology Corp | 半導体装置の製造方法 |
US7267861B2 (en) * | 2005-05-31 | 2007-09-11 | Texas Instruments Incorporated | Solder joints for copper metallization having reduced interfacial voids |
JP5380838B2 (ja) * | 2005-06-22 | 2014-01-08 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2007027177A (ja) * | 2005-07-12 | 2007-02-01 | Sony Corp | 半導体装置の製造方法 |
JP4670684B2 (ja) * | 2006-03-03 | 2011-04-13 | Tdk株式会社 | 酸化物誘電体膜の形成方法 |
WO2008107962A1 (ja) * | 2007-03-05 | 2008-09-12 | Fujitsu Microelectronics Limited | 半導体装置の評価方法 |
JP5138248B2 (ja) * | 2007-03-23 | 2013-02-06 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP5192171B2 (ja) * | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
US7843063B2 (en) * | 2008-02-14 | 2010-11-30 | International Business Machines Corporation | Microstructure modification in copper interconnect structure |
US20090321935A1 (en) * | 2008-06-30 | 2009-12-31 | O'brien Kevin | Methods of forming improved electromigration resistant copper films and structures formed thereby |
JP5501586B2 (ja) * | 2008-08-22 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5582727B2 (ja) * | 2009-01-19 | 2014-09-03 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
JP5493096B2 (ja) | 2009-08-06 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7956463B2 (en) * | 2009-09-16 | 2011-06-07 | International Business Machines Corporation | Large grain size conductive structure for narrow interconnect openings |
JP5667485B2 (ja) * | 2011-03-17 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、及び半導体装置 |
JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
US8648465B2 (en) | 2011-09-28 | 2014-02-11 | International Business Machines Corporation | Semiconductor interconnect structure having enhanced performance and reliability |
US8736055B2 (en) * | 2012-03-01 | 2014-05-27 | Lam Research Corporation | Methods and layers for metallization |
JP6360276B2 (ja) * | 2012-03-08 | 2018-07-18 | 東京エレクトロン株式会社 | 半導体装置、半導体装置の製造方法、半導体製造装置 |
US8975531B2 (en) | 2013-01-22 | 2015-03-10 | International Business Machines Corporation | Composite copper wire interconnect structures and methods of forming |
WO2014148294A1 (ja) * | 2013-03-19 | 2014-09-25 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および通電検査装置 |
JP2016100419A (ja) * | 2014-11-19 | 2016-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR102310404B1 (ko) * | 2015-11-05 | 2021-10-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9799605B2 (en) | 2015-11-25 | 2017-10-24 | International Business Machines Corporation | Advanced copper interconnects with hybrid microstructure |
US9997406B2 (en) * | 2016-02-04 | 2018-06-12 | International Business Machines Corporation | Columnar interconnects and method of making them |
US10600686B2 (en) * | 2018-06-08 | 2020-03-24 | International Business Machines Corporation | Controlling grain boundaries in high aspect-ratio conductive regions |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165632A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 半導体装置の製造方法 |
JPH0920942A (ja) * | 1995-06-27 | 1997-01-21 | Internatl Business Mach Corp <Ibm> | チップ及びパッケージの相互接続用銅合金ならびにその製造法 |
JPH0964033A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 半導体装置の製造方法 |
JPH11102909A (ja) * | 1997-09-29 | 1999-04-13 | Sony Corp | 銅合金配線の形成方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
US5930669A (en) * | 1997-04-03 | 1999-07-27 | International Business Machines Corporation | Continuous highly conductive metal wiring structures and method for fabricating the same |
JP3540699B2 (ja) | 1998-01-12 | 2004-07-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2000208517A (ja) | 1999-01-12 | 2000-07-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3819670B2 (ja) | 2000-04-14 | 2006-09-13 | 富士通株式会社 | ダマシン配線を有する半導体装置 |
US6228759B1 (en) * | 2000-05-02 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of forming an alloy precipitate to surround interconnect to minimize electromigration |
US20030217462A1 (en) * | 2001-12-13 | 2003-11-27 | Fei Wang | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys |
US20030116845A1 (en) * | 2001-12-21 | 2003-06-26 | Bojkov Christo P. | Waferlevel method for direct bumping on copper pads in integrated circuits |
US20030155655A1 (en) * | 2002-02-20 | 2003-08-21 | International Business Machines Corporation | Integrated, active, moisture and oxygen getter layers |
US7101790B2 (en) * | 2003-03-28 | 2006-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a robust copper interconnect by dilute metal doping |
-
2003
- 2003-09-22 US US10/538,306 patent/US7545040B2/en not_active Expired - Fee Related
- 2003-09-22 WO PCT/JP2003/012080 patent/WO2004053971A1/ja active Application Filing
- 2003-09-22 JP JP2004558392A patent/JP4591084B2/ja not_active Expired - Fee Related
- 2003-09-22 AU AU2003266560A patent/AU2003266560A1/en not_active Abandoned
-
2009
- 2009-04-20 US US12/426,549 patent/US20090203208A1/en not_active Abandoned
-
2011
- 2011-11-22 US US13/302,721 patent/US20120061844A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165632A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 半導体装置の製造方法 |
JPH0920942A (ja) * | 1995-06-27 | 1997-01-21 | Internatl Business Mach Corp <Ibm> | チップ及びパッケージの相互接続用銅合金ならびにその製造法 |
JPH0964033A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 半導体装置の製造方法 |
JPH11102909A (ja) * | 1997-09-29 | 1999-04-13 | Sony Corp | 銅合金配線の形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985104B2 (en) | 2018-03-23 | 2021-04-20 | Kabushiki Kaisha Toshiba | Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2004053971A1 (ja) | 2004-06-24 |
JPWO2004053971A1 (ja) | 2006-04-13 |
AU2003266560A1 (en) | 2004-06-30 |
US20090203208A1 (en) | 2009-08-13 |
US20120061844A1 (en) | 2012-03-15 |
US20060113685A1 (en) | 2006-06-01 |
US7545040B2 (en) | 2009-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
JP5078259B2 (ja) | 1ないし5nmの厚さの金属キャップを用いる改良されたオンチップCu相互接続 | |
US8383509B2 (en) | Manufacture method for semiconductor device having improved copper diffusion preventive function of plugs and wirings made of copper or copper alloy and semiconductor device of this kind | |
JP4397399B2 (ja) | 半導体装置の製造方法 | |
US7892976B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4647184B2 (ja) | 半導体装置の製造方法 | |
US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
JP2000049116A (ja) | 半導体装置及びその製造方法 | |
US7101790B2 (en) | Method of forming a robust copper interconnect by dilute metal doping | |
US20130252417A1 (en) | Thin film forming method | |
JP5309722B2 (ja) | 半導体装置およびその製造方法 | |
US20070145600A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2005158930A (ja) | 半導体装置およびその製造方法 | |
JP5362500B2 (ja) | 半導体装置の製造方法 | |
JP2004079835A (ja) | 半導体装置の製造方法 | |
JP4492919B2 (ja) | 半導体装置の製造方法 | |
JP2000208517A (ja) | 半導体装置の製造方法 | |
JPWO2002037558A1 (ja) | 半導体装置及びその製造方法 | |
KR100327092B1 (ko) | 반도체 소자의 구리 합금배선 형성방법 | |
JP2011086837A (ja) | 半導体装置およびその形成方法 | |
JP2000124310A (ja) | 半導体装置およびその製造方法 | |
JP4527393B2 (ja) | 半導体装置用Cu系合金配線及びその製造方法 | |
JP5532578B2 (ja) | 半導体装置の製造方法 | |
JP2009231355A (ja) | 半導体装置およびその形成方法 | |
JPH05102154A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |