JPH01184938A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01184938A JPH01184938A JP63009926A JP992688A JPH01184938A JP H01184938 A JPH01184938 A JP H01184938A JP 63009926 A JP63009926 A JP 63009926A JP 992688 A JP992688 A JP 992688A JP H01184938 A JPH01184938 A JP H01184938A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- metal layer
- bump
- pad
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000013039 cover film Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 14
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000009713 electroplating Methods 0.000 abstract description 7
- 229910000510 noble metal Inorganic materials 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 3
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 239000010937 tungsten Substances 0.000 abstract description 2
- 229910004353 Ti-Cu Inorganic materials 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000010970 precious metal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910003086 Ti–Pt Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔概 要〕
本発明は、バンプ１！甑を構成するバリアメタル及びそ
の製造方法に関し、 バリアメタルのサイドエツチング及びアルミパッドト貴
金属バンプとのコンタクト窓部におけるバリアメタルの
カバレッジの悪さを防止することを課がとし、 アルミパッドが形成された半導体チップ上金力／＜−ｆ
で被覆したのちＨＩｉＩ記アルミパッド上にコンタクト
窓を開け、このコンタクト窓内に選択化学気相成長法に
よりよｌのバリアメタルＩ！Ｉｔを形成し表面を平担化
する工程と、全面に従来よりも厚みの薄い第２のバリア
メタル層を形成したのち、電気めっきにより貴金属バン
プを形成し、ｔ＆後に約８己貸金＋１Ｔｉバンプをマス
クとしてＭｌ己小２のバリアメタル層全エツチングする
工程分有すること′ｆｒ％徴とする。 〔、蝋業上の利用分野〕 本発明は半導体装置、特に半導体チップ上に形成される
バンプ電極を構成するバリアメタル及びその製造方法に
関する。 〔従来の技術〕 高踏度◆多ビンＬＳＩの実装方式の１つとしてＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）
の技術開発が活発に行なわれている。’ｒＡＢ方式は、
ウェハープロセスにおいて、アルミパッド上にメタル突
起、いわゆるバンプを形成しその上にリードをボンディ
ングする方式である。 以下、冥２図を用いて従来のバンプ電極の形成方法につ
いて説明する、 まず、第２図ｆａｔに示すように、半導体ウェハー上に
素子を形成したのち、アルミパッド５２を含む半導体基
板５１上に素子を保護するためにＰＳＧ（リン珪酸ガラ
ス）膜等から゛なるカバー膜を形成し之のち、前記アル
ミパッド上の所定領域を窓開けする。次いで、前記コン
タクト窓部を含むカバＪ上に、スパッタ法等の方法にて
バリアメタル層５４？勢よそ０．８乃至１．０μｍ程度
形成する。 コノバ１１丁メタル層５４は、のちに形成する金バンプ
と前記アへ・ミパ→ドが反応して高抵抗化或いは機械的
にもろくなることを防止するために設けらハ、るもので
あり、例えばＴｉ−Ｐｔ或いはＣｒ−Ｃｕの二１の欄造
となっている。尚、下層であるＴｉ（Ｃｒ）層は、アル
ミパッド５２及びカバー膜５３との密着性を向上させる
効果へも有している。矢に、第２図（ｂｌに示すように
、前記バリアメタルＲ５４の上層をのちに形成するパン
１５６下の領域を除いて除去し之のち、カバー膜５４表
面に厚さがおよそ２０乃〒３０μｍのレジスト層５５を
形成し、フォトリソグラフィー技術によりバンプ形成領
域及びめっき電極部を２開けする。欠いで前記バリアメ
タル層５４の下層に電極５７をあて、電気めっきを行な
いアルミパッド上に金等の貴金属からなるバンプ５６？
Ｙ４５！２する。次に、ｆｉ２図１ｃ）に示すように、
レジスト層５５を除去したのち、バンプ５６をマスクと
してバリアメタル層５４の下層をフッ酸系のエツチング
液で除去する。このようにして、従来バンブ電極が形成
されていた。尚、パリアメクル層５４は単一Ｊ４ｉ！１
４造としてもよいし、−マタパンブ５６はスパッタ法に
よって形成することも可能である。 〔発明が）弄決しようとする昧題〕 上記のように、バリアメタルＮＪ５４は、■アルミパッ
ドと貴金属バンク５６との反応を防止する、■貴金属パ
ン１５６のめっ自の核となる、■電気めっき時の１Ｅ極
となる等の役割を持っている。しかしながら従来のバン
プ電極形成方法には以下のようた問題点があり、これに
よりバリアメタル層５４が、例えばアルミパッド５２の
腐食を防止できなくなることがある。 すなわち、藁１に貴金縞バンプ領域をマスクとしてバリ
アメタル層５４ｆ、エツチングする際、適当なストッパ
ーがないためｆｒＴＪ記バリアメメル層５４は１男２図
ｆｂｌ及び（ｃｌの■に示すようにサイドエツチングさ
れ易い。このようなサイドエツチングがさらに進むと、
エツチング液がアルミパッド５２に達シ、アルミパッド
５２を腐食させてしまうおそれがある。 ま九、サイドエツチングを小さくするためにエツチング
１を小さくすると、バリアメタル層５４が完全にエツチ
ングされずに残り、この残留するバリアメタル層５４を
介して隣接するバンプ電極同志が電気的に短絡してしま
い、半導体素子が正常に動作しなくなるといった問題が
生ずる。 第２に、アルミパッド５２を含む力／＜−［５３表面上
にエバブタ法にてバリアメタルを蒸着する際、アＡ／ミ
バッド５２と貴金属バンプとのコンタクト部は、ン々ド
ウイング効果によりバリアメタルのカバレッジが悪くな
り、例えば；ｊ！２図ｆｃｌの■の部分はその池の部分
にくらベバリアメタル層の厚さが薄くなってしまう。そ
してこの■の部分においてアルミパッド５２と貴金属パ
ン１５６とが反応り７、バンプ電極が高抵抗化したり機
械的にもろくなったりすることがある。 本発明は、上記のような問題点の発生を防止し、低抵抗
で機械的に強く信頼性の高いバンプ電極の構造及び製造
方法１に提供することｔ−ａ題とする。 〔問題点を解決するための手段〕 上式己問題点を解決する手段として、本発明ではバリア
メタルを形成する際に一部に選択ＣｖＤ（化学気相成長
）＠を用い、アルミパッドと貴金属バンプとのコンタク
トｒＢヲパリアメタルで埋め込みかつ、めっき電極とし
て用いるバリアメタル層の厚みを従来よりも薄くするこ
とによりＪ：記問題点を清決
の製造方法に関し、 バリアメタルのサイドエツチング及びアルミパッドト貴
金属バンプとのコンタクト窓部におけるバリアメタルの
カバレッジの悪さを防止することを課がとし、 アルミパッドが形成された半導体チップ上金力／＜−ｆ
で被覆したのちＨＩｉＩ記アルミパッド上にコンタクト
窓を開け、このコンタクト窓内に選択化学気相成長法に
よりよｌのバリアメタルＩ！Ｉｔを形成し表面を平担化
する工程と、全面に従来よりも厚みの薄い第２のバリア
メタル層を形成したのち、電気めっきにより貴金属バン
プを形成し、ｔ＆後に約８己貸金＋１Ｔｉバンプをマス
クとしてＭｌ己小２のバリアメタル層全エツチングする
工程分有すること′ｆｒ％徴とする。 〔、蝋業上の利用分野〕 本発明は半導体装置、特に半導体チップ上に形成される
バンプ電極を構成するバリアメタル及びその製造方法に
関する。 〔従来の技術〕 高踏度◆多ビンＬＳＩの実装方式の１つとしてＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）
の技術開発が活発に行なわれている。’ｒＡＢ方式は、
ウェハープロセスにおいて、アルミパッド上にメタル突
起、いわゆるバンプを形成しその上にリードをボンディ
ングする方式である。 以下、冥２図を用いて従来のバンプ電極の形成方法につ
いて説明する、 まず、第２図ｆａｔに示すように、半導体ウェハー上に
素子を形成したのち、アルミパッド５２を含む半導体基
板５１上に素子を保護するためにＰＳＧ（リン珪酸ガラ
ス）膜等から゛なるカバー膜を形成し之のち、前記アル
ミパッド上の所定領域を窓開けする。次いで、前記コン
タクト窓部を含むカバＪ上に、スパッタ法等の方法にて
バリアメタル層５４？勢よそ０．８乃至１．０μｍ程度
形成する。 コノバ１１丁メタル層５４は、のちに形成する金バンプ
と前記アへ・ミパ→ドが反応して高抵抗化或いは機械的
にもろくなることを防止するために設けらハ、るもので
あり、例えばＴｉ−Ｐｔ或いはＣｒ−Ｃｕの二１の欄造
となっている。尚、下層であるＴｉ（Ｃｒ）層は、アル
ミパッド５２及びカバー膜５３との密着性を向上させる
効果へも有している。矢に、第２図（ｂｌに示すように
、前記バリアメタルＲ５４の上層をのちに形成するパン
１５６下の領域を除いて除去し之のち、カバー膜５４表
面に厚さがおよそ２０乃〒３０μｍのレジスト層５５を
形成し、フォトリソグラフィー技術によりバンプ形成領
域及びめっき電極部を２開けする。欠いで前記バリアメ
タル層５４の下層に電極５７をあて、電気めっきを行な
いアルミパッド上に金等の貴金属からなるバンプ５６？
Ｙ４５！２する。次に、ｆｉ２図１ｃ）に示すように、
レジスト層５５を除去したのち、バンプ５６をマスクと
してバリアメタル層５４の下層をフッ酸系のエツチング
液で除去する。このようにして、従来バンブ電極が形成
されていた。尚、パリアメクル層５４は単一Ｊ４ｉ！１
４造としてもよいし、−マタパンブ５６はスパッタ法に
よって形成することも可能である。 〔発明が）弄決しようとする昧題〕 上記のように、バリアメタルＮＪ５４は、■アルミパッ
ドと貴金属バンク５６との反応を防止する、■貴金属パ
ン１５６のめっ自の核となる、■電気めっき時の１Ｅ極
となる等の役割を持っている。しかしながら従来のバン
プ電極形成方法には以下のようた問題点があり、これに
よりバリアメタル層５４が、例えばアルミパッド５２の
腐食を防止できなくなることがある。 すなわち、藁１に貴金縞バンプ領域をマスクとしてバリ
アメタル層５４ｆ、エツチングする際、適当なストッパ
ーがないためｆｒＴＪ記バリアメメル層５４は１男２図
ｆｂｌ及び（ｃｌの■に示すようにサイドエツチングさ
れ易い。このようなサイドエツチングがさらに進むと、
エツチング液がアルミパッド５２に達シ、アルミパッド
５２を腐食させてしまうおそれがある。 ま九、サイドエツチングを小さくするためにエツチング
１を小さくすると、バリアメタル層５４が完全にエツチ
ングされずに残り、この残留するバリアメタル層５４を
介して隣接するバンプ電極同志が電気的に短絡してしま
い、半導体素子が正常に動作しなくなるといった問題が
生ずる。 第２に、アルミパッド５２を含む力／＜−［５３表面上
にエバブタ法にてバリアメタルを蒸着する際、アＡ／ミ
バッド５２と貴金属バンプとのコンタクト部は、ン々ド
ウイング効果によりバリアメタルのカバレッジが悪くな
り、例えば；ｊ！２図ｆｃｌの■の部分はその池の部分
にくらベバリアメタル層の厚さが薄くなってしまう。そ
してこの■の部分においてアルミパッド５２と貴金属パ
ン１５６とが反応り７、バンプ電極が高抵抗化したり機
械的にもろくなったりすることがある。 本発明は、上記のような問題点の発生を防止し、低抵抗
で機械的に強く信頼性の高いバンプ電極の構造及び製造
方法１に提供することｔ−ａ題とする。 〔問題点を解決するための手段〕 上式己問題点を解決する手段として、本発明ではバリア
メタルを形成する際に一部に選択ＣｖＤ（化学気相成長
）＠を用い、アルミパッドと貴金属バンプとのコンタク
トｒＢヲパリアメタルで埋め込みかつ、めっき電極とし
て用いるバリアメタル層の厚みを従来よりも薄くするこ
とによりＪ：記問題点を清決
【７次。
すなわち本発明は、半導体チップ上に形成されるバンプ
電極の製造方法において、半導体基板上の所定領域に金
属パッド１＆：設ける工程と、表面にカバー膜を形成し
たのち前記金属パッド上の所定領域にコンタク）ｆｌを
形成する工程と、選択ＣＶＤ法により前記コンタクト窓
内にＨｌのバリアメタル１１？形成する工程と、全面に
＠２のバリアメタル層を形成し友のち電気めっきにより
金属パンクを形成する工程と、ｉ！ｌＩ紀金属バンプを
マスクとして＃紀第２のバリアメタルｒＩＩをエツチン
グする工程を含み、金属パッド上のコンタクト窓内にｔ
ｘｌのバリアメタル層を形成し表面を平担化するととも
に第２のバリアメタル層の厚みｔ従来よりも薄くしたバ
ンプ電極ｔ？提供するものである。 〔作 用〕 本発明によるバンプ１！甑の構造ｊｋ裏１図［ｄｌに示
す。 因に示すように、アルミパッド２とバンプ６とのコンタ
クト部分には選択ＣＶＤ法によりバリアメタルが完全に
埋め込まれるので、従来例のようにバリアメタル層のカ
バレッジが悪くアルミパッドとバンプが反応して高抵抗
の反応生成物を生じることがなくなる。また、アルミパ
ッドとバッグとの反厄は、酌記選択ＣＶＤバリアメタル
Ｊ−で十分に防止できるので、貴金属バンプを電気めっ
きにて形成する際のめつき電極となる上１−のバリアメ
タル１１４は、従来よりも薄くすることができる・従っ
て、バンプ形成領域をマスクとするバリアメタル層４の
エツチングは極めて容易となり、サイドエツチングの量
もわずかとなる。 〔実施例〕 第１図は、本発明を説明するバンプ電極の製造工程断面
図である。以下、シπ】図を用いて本発明の実施例につ
いて説明す、Ｓｏ 捷ず、ｍ Ｉ Ｉ’ｄ（ａｔに示すように、表面にアル
ミパッド２が形成され九半導体基体表面にリン珪酸ガラ
ス等からなるカバー膜３をおよそ１μｍ形成する。次い
で前記ア／Ｌ／Ｓバッド２上にコンタクト窓７を開ける
。 次にホ１図１ｂｌに示すように、選択化学気相成長法に
て、前記コンタクト窓７内にタングステンシリサイド、
タングステン等からなる選択ＣＶＤバリアメタル層８ｆ
ｔ曲記カバー膜３の厚さ相当分形成し表面を平担化させ
る。タングステンシリサイドを選択成長させる場合は、
例えば六フフ化タングステン及びモノシラン雰囲気中で
、圧力０．１乃至１．０Ｔｏｒｒ ％＠度２００乃至３
００度として成長させれば良い。次いでｆｆｔｌｆｆｉ
選択（’ＶＤバリアメタル層８上を含む全面にバリアメ
タルｒ＝ ４ ｔ−形成−する。 このバリアメタル層４は後に金属バンプ６を電気めっき
により形成する際の、めりき１極として使用−するもの
であり、また＠記アルミパブド２と金属バンプ６との反
応は前記選択ＣＶＤバリアメタル層８にて十分防止でき
るので、膜厚は従来よりも薄く、例えば０．１乃至０．
２μｍ形成する。ま九、このバリアメタル層４としては
、従来と同様、例えばＣｒ−Ｐｔ或いはＴｉ−Ｃｕ等の
２層構造を甲いる。 次に、填１図（ｃｌに示すように、全面に２０乃至３０
μｍの厚さをもする厚いレジスト層５を形成したのち、
７中トリソゲラフイー技術圧より金属バンプ形成領域を
窓開けす七・。久いてバリアメタル層４１に電極として
電気めっき全行ないアルミバンプ２上に金等の賃金属か
らなるバンプ６を２０μｎ１乃至３０μ【ｎ形成する。 最後に、Ｗ Ｉ ＬＷ（ｄｌに示すように、レジスト層
５を剥離したのち、パン１６をマスクとし、フッ酸系の
＠液を用いてバリアメタルＩＱ ４ ｔ−工ｙテンク除
去する。以上のような工程を経ることてより本発明のバ
ンプ電極を完成することができる。 〔効 果〕 本発明によれば、コンタクト窓７内に選択ＣＶＤ法によ
りバリアメタル層を形成するので従来のようにコンタク
ト窓内のカバレッジが悪くなることがなく、アルミパッ
ド２とバンプ６との反応を完全に防止することができる
。また、上層のバリアメタル層４の厚さを従来の０．８
μｍに対し、０．１乃至０．２μｍに薄くできるのでエ
ツチングが容易となり、バリアメタル層のサイドエツチ
ング筐はきわめて小さくなる。
電極の製造方法において、半導体基板上の所定領域に金
属パッド１＆：設ける工程と、表面にカバー膜を形成し
たのち前記金属パッド上の所定領域にコンタク）ｆｌを
形成する工程と、選択ＣＶＤ法により前記コンタクト窓
内にＨｌのバリアメタル１１？形成する工程と、全面に
＠２のバリアメタル層を形成し友のち電気めっきにより
金属パンクを形成する工程と、ｉ！ｌＩ紀金属バンプを
マスクとして＃紀第２のバリアメタルｒＩＩをエツチン
グする工程を含み、金属パッド上のコンタクト窓内にｔ
ｘｌのバリアメタル層を形成し表面を平担化するととも
に第２のバリアメタル層の厚みｔ従来よりも薄くしたバ
ンプ電極ｔ？提供するものである。 〔作 用〕 本発明によるバンプ１！甑の構造ｊｋ裏１図［ｄｌに示
す。 因に示すように、アルミパッド２とバンプ６とのコンタ
クト部分には選択ＣＶＤ法によりバリアメタルが完全に
埋め込まれるので、従来例のようにバリアメタル層のカ
バレッジが悪くアルミパッドとバンプが反応して高抵抗
の反応生成物を生じることがなくなる。また、アルミパ
ッドとバッグとの反厄は、酌記選択ＣＶＤバリアメタル
Ｊ−で十分に防止できるので、貴金属バンプを電気めっ
きにて形成する際のめつき電極となる上１−のバリアメ
タル１１４は、従来よりも薄くすることができる・従っ
て、バンプ形成領域をマスクとするバリアメタル層４の
エツチングは極めて容易となり、サイドエツチングの量
もわずかとなる。 〔実施例〕 第１図は、本発明を説明するバンプ電極の製造工程断面
図である。以下、シπ】図を用いて本発明の実施例につ
いて説明す、Ｓｏ 捷ず、ｍ Ｉ Ｉ’ｄ（ａｔに示すように、表面にアル
ミパッド２が形成され九半導体基体表面にリン珪酸ガラ
ス等からなるカバー膜３をおよそ１μｍ形成する。次い
で前記ア／Ｌ／Ｓバッド２上にコンタクト窓７を開ける
。 次にホ１図１ｂｌに示すように、選択化学気相成長法に
て、前記コンタクト窓７内にタングステンシリサイド、
タングステン等からなる選択ＣＶＤバリアメタル層８ｆ
ｔ曲記カバー膜３の厚さ相当分形成し表面を平担化させ
る。タングステンシリサイドを選択成長させる場合は、
例えば六フフ化タングステン及びモノシラン雰囲気中で
、圧力０．１乃至１．０Ｔｏｒｒ ％＠度２００乃至３
００度として成長させれば良い。次いでｆｆｔｌｆｆｉ
選択（’ＶＤバリアメタル層８上を含む全面にバリアメ
タルｒ＝ ４ ｔ−形成−する。 このバリアメタル層４は後に金属バンプ６を電気めっき
により形成する際の、めりき１極として使用−するもの
であり、また＠記アルミパブド２と金属バンプ６との反
応は前記選択ＣＶＤバリアメタル層８にて十分防止でき
るので、膜厚は従来よりも薄く、例えば０．１乃至０．
２μｍ形成する。ま九、このバリアメタル層４としては
、従来と同様、例えばＣｒ−Ｐｔ或いはＴｉ−Ｃｕ等の
２層構造を甲いる。 次に、填１図（ｃｌに示すように、全面に２０乃至３０
μｍの厚さをもする厚いレジスト層５を形成したのち、
７中トリソゲラフイー技術圧より金属バンプ形成領域を
窓開けす七・。久いてバリアメタル層４１に電極として
電気めっき全行ないアルミバンプ２上に金等の賃金属か
らなるバンプ６を２０μｎ１乃至３０μ【ｎ形成する。 最後に、Ｗ Ｉ ＬＷ（ｄｌに示すように、レジスト層
５を剥離したのち、パン１６をマスクとし、フッ酸系の
＠液を用いてバリアメタルＩＱ ４ ｔ−工ｙテンク除
去する。以上のような工程を経ることてより本発明のバ
ンプ電極を完成することができる。 〔効 果〕 本発明によれば、コンタクト窓７内に選択ＣＶＤ法によ
りバリアメタル層を形成するので従来のようにコンタク
ト窓内のカバレッジが悪くなることがなく、アルミパッ
ド２とバンプ６との反応を完全に防止することができる
。また、上層のバリアメタル層４の厚さを従来の０．８
μｍに対し、０．１乃至０．２μｍに薄くできるのでエ
ツチングが容易となり、バリアメタル層のサイドエツチ
ング筐はきわめて小さくなる。
第１図は本発明を説明するバンプ電極の製造工程断面図
、 第２図は従来のバンプ電極の形成方法を示す断面図、 をそれぞれ示している。 また、１及び５１は半導体基板、２及び５２はアルミパ
ッド、３及び５３はカバー膜、４及び５４はバリアメタ
ル層、５及び５５はレジスト層、６及び５６はバンプ゛
、７はコンタクト窓、５７は電極、８は選択ＣＶＤバリ
アメタルＭをそれぞれ示しでいる。 ゛ 本埜日巳乞啓２Ｂｌ”ＩＴろバンプ１司急Ｉ）
増バ巴工ｆｆ田πｍ図第 Ｉ 図
、 第２図は従来のバンプ電極の形成方法を示す断面図、 をそれぞれ示している。 また、１及び５１は半導体基板、２及び５２はアルミパ
ッド、３及び５３はカバー膜、４及び５４はバリアメタ
ル層、５及び５５はレジスト層、６及び５６はバンプ゛
、７はコンタクト窓、５７は電極、８は選択ＣＶＤバリ
アメタルＭをそれぞれ示しでいる。 ゛ 本埜日巳乞啓２Ｂｌ”ＩＴろバンプ１司急Ｉ）
増バ巴工ｆｆ田πｍ図第 Ｉ 図
Claims (1)
- 【特許請求の範囲】 １）半導体チップ上に形成されるバンプ電極において、 半導体基板上の所定領域に設けられた金属パッドと、 前記金属パッド上の所定領域を除く前記半導体基板上に
形成されたカバー膜と、 前記金属パッド上の所定領域に埋め込まれ、前記カバー
膜と同等の厚みを有する第１のバリアメタル層と、 前記第１のバリアメタル層上に形成され、前記第１のバ
リアメタル層よりも薄い第２のバリアメタル層と、 前記第２のバリアメタル層上に形成され、前記第２のバ
リアメタル層と同等の大きさを有する金属バンプと、 を有することを特徴とする半導体装置。 ２）半導体チップ上に形成されるバンプ電極の製造方法
において、 半導体基板上の所定領域に金属パッドを設ける工程と、 前記金属パッド上を含む半導体基板上にカバー膜を形成
したのち、前記金属パッド上の所定領域にコンタクト窓
を形成する工程と、 選択気相成長法により前記コンタクト窓内に第１のバリ
アメタル層を形成し表面を平担化する工程と、 前記第１のバリアメタル層上を含む前記カバー膜上に前
記第１のバリアメタル層よりも薄い第２のバリアメタル
層を形成する工程と、 前記第２のバリアメタル層上の所定領域に金属バンプを
形成する工程と、 前記金縛バンプをマスクとして前記第２のバリアメタル
層をエッチングする工程を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009926A JPH01184938A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009926A JPH01184938A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184938A true JPH01184938A (ja) | 1989-07-24 |
Family
ID=11733685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63009926A Pending JPH01184938A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184938A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482364B1 (ko) * | 1997-12-31 | 2005-09-05 | 삼성전자주식회사 | 반도체소자의다층패드및그제조방법 |
| JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-01-20 JP JP63009926A patent/JPH01184938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482364B1 (ko) * | 1997-12-31 | 2005-09-05 | 삼성전자주식회사 | 반도체소자의다층패드및그제조방법 |
| JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5310699A (en) | Method of manufacturing a bump electrode | |
| US5631499A (en) | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US4417387A (en) | Gold metallization in semiconductor devices | |
| US5587336A (en) | Bump formation on yielded semiconductor dies | |
| KR100365166B1 (ko) | 금속화층을캐핑(capping)하는방법및장치 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPH01184938A (ja) | 半導体装置及びその製造方法 | |
| JPS63249346A (ja) | 集積回路チップにおけるパツドとその形成方法 | |
| JPH023944A (ja) | 半導体装置 | |
| JPH05291262A (ja) | バンプ電極の形成方法 | |
| US10566283B2 (en) | Semiconductor device and a corresponding method of manufacturing semiconductor devices | |
| JP2616063B2 (ja) | バンプ電極の製造方法 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| JP2725611B2 (ja) | 半導体装置 | |
| JP3263859B2 (ja) | 半導体装置 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH07135209A (ja) | 多層配線構造およびその製造方法 | |
| JPH03131036A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JP2000299349A (ja) | 半導体装置の製造方法 |