JP2008235786A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008235786A5 JP2008235786A5 JP2007076845A JP2007076845A JP2008235786A5 JP 2008235786 A5 JP2008235786 A5 JP 2008235786A5 JP 2007076845 A JP2007076845 A JP 2007076845A JP 2007076845 A JP2007076845 A JP 2007076845A JP 2008235786 A5 JP2008235786 A5 JP 2008235786A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- metal layer
- semiconductor device
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (18)
- 半導体基板上に絶縁処理され設けられるパッド電極と、
前記パッド電極を被覆するように形成される絶縁層と、
前記パッド電極の表面を露出するように、前記絶縁層に設けられる複数の開口領域と、
前記絶縁層表面から前記開口領域内に渡り形成され、前記パッド電極と接続し、前記開口領域上に複数の凹部が形成される金属層と、
前記金属層上に形成され、前記凹部内に渡り形成されるメッキ用金属層と、
前記メッキ用金属層上に形成される電極とを有する半導体装置において、
前記凹部内に形成される前記メッキ用金属層は、他の領域の前記メッキ用金属層よりも薄く形成される領域を有し、前記薄く形成される領域では、前記金属層を構成する金属と前記電極を構成する金属とを少なくとも含む合金層が生成されていることを特徴とする半導体装置。 - 前記メッキ用金属層はクロム層を有し、
前記薄く形成される領域では、前記クロム層の結晶粒子間隔が、前記他の領域のクロム層の結晶粒子間隔よりも広くなり、前記合金層は、前記結晶粒子間に生成されていることを特徴とする請求項1に記載の半導体装置。 - 前記薄く形成される領域は、前記凹部の段差の底面の外周部またはその近傍領域に形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記開口領域における前記絶縁層と前記パッド電極との境界領域では、前記パッド電極の表面と前記絶縁層の傾斜面との成す角度が、70〜90度となることを特徴とする請求項3に記載の半導体装置。
- 前記金属層は、アルミニウム層またはアルミニウム合金層から成り、前記電極は、銅層と、前記銅層上に形成されるバンプ電極とを有することを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記金属層上にはスピンコート樹脂膜が形成され、前記スピンコート樹脂膜に形成された
開口部内に前記凹部が配置されていることを特徴とする請求項1または請求項2に記載の半導体装置。 - 前記スピンコート樹脂膜は、ポリベンズオキサゾール膜またはポリイミド樹脂膜から成ることを特徴とする請求項6に記載の半導体装置。
- 半導体基板上に絶縁処理され設けられるパッド電極と、
前記パッド電極を被覆するように形成される絶縁層と、
前記パッド電極の表面を露出するように、前記絶縁層に設けられる複数の開口領域と、
前記絶縁層表面から前記開口領域内に渡り形成され、前記パッド電極と接続するメッキ用金属層と、
前記メッキ用金属層上に形成された電極とを有する半導体装置であり、
前記開口領域内に形成される前記メッキ用金属層は、他の領域の前記メッキ用金属層よりも薄く形成される領域を有し、前記薄く形成される領域では、前記パッド電極を構成する金属と前記電極を構成する金属とを少なくとも含む合金層が生成されていることを特徴とする半導体装置。 - 前記メッキ用金属層はクロム層を有し、
前記薄く形成される領域では、前記クロム層の結晶粒子間隔が、前記他の領域のクロム層の結晶粒子間隔よりも広くなり、前記合金層は、前記結晶粒子間に生成されていることを特徴とする請求項8に記載の半導体装置。 - 前記薄く形成される領域は、前記開口領域における前記絶縁層と前記パッド電極との境界領域またはその近傍領域に形成されていることを特徴とする請求項8または請求項9に記載の半導体装置。
- 前記境界領域では、前記パッド電極の表面と前記絶縁層の傾斜面との成す角度が、70〜90度となることを特徴とする請求項10に記載の半導体装置。
- 前記パッド電極は、アルミニウム層またはアルミニウム合金層から成り、前記電極は、銅層と、前記銅層上に形成されるバンプ電極とを有することを特徴とする請求項8または請求項9に記載の半導体装置。
- 前記絶縁層上にはスピンコート樹脂膜が形成され、前記スピンコート樹脂膜に形成される開口部内に前記開口領域が配置されていることを特徴とする請求項8または請求項9に記載の半導体装置。
- 前記スピンコート樹脂膜は、ポリベンズオキサゾール膜またはポリイミド樹脂膜から成ることを特徴とする請求項13に記載の半導体装置。
- 半導体基板上を絶縁処理し、前記絶縁処理された半導体基板上にパッド電極を形成し、前記パッド電極を被覆するように前記絶縁処理された半導体基板上に絶縁層を形成した後、前記パッド電極の表面が露出するように前記絶縁層に複数の開口領域を形成する工程と、
前記開口領域を介して前記パッド電極と接続するように、前記絶縁層上に金属層を形成する工程と、
前記金属層上にスピンコート樹脂膜を形成し、前記金属層が露出するように前記スピンコート樹脂膜に開口部を形成する工程と、
前記スピンコート樹脂膜の開口部から露出する前記金属層上にメッキ用金属層を形成した後、前記メッキ用金属層上に電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記メッキ用金属層としてスパッタリング法によりクロム層及び前記クロム層上に銅層を形成することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記金属層としてアルミニウム層またはアルミニウム合金層を形成し、前記電極として銅層と、前記銅層上にバンプ電極とを形成することを特徴とする請求項15または請求項16に記載の半導体装置の製造方法。
- 前記スピンコート樹脂膜としてポリベンズオキサゾール膜またはポリイミド樹脂膜を形成することを特徴とする請求項15または請求項16に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007076845A JP5138248B2 (ja) | 2007-03-23 | 2007-03-23 | 半導体装置及びその製造方法 |
US12/053,168 US8013442B2 (en) | 2007-03-23 | 2008-03-21 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007076845A JP5138248B2 (ja) | 2007-03-23 | 2007-03-23 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008235786A JP2008235786A (ja) | 2008-10-02 |
JP2008235786A5 true JP2008235786A5 (ja) | 2010-04-02 |
JP5138248B2 JP5138248B2 (ja) | 2013-02-06 |
Family
ID=39773859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007076845A Active JP5138248B2 (ja) | 2007-03-23 | 2007-03-23 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8013442B2 (ja) |
JP (1) | JP5138248B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP5192171B2 (ja) * | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP4987823B2 (ja) * | 2008-08-29 | 2012-07-25 | 株式会社東芝 | 半導体装置 |
US20110042803A1 (en) * | 2009-08-24 | 2011-02-24 | Chen-Fu Chu | Method For Fabricating A Through Interconnect On A Semiconductor Substrate |
JP2013171928A (ja) * | 2012-02-20 | 2013-09-02 | Tdk Corp | 多層端子電極および電子部品 |
US20140264855A1 (en) * | 2013-03-13 | 2014-09-18 | Macronix International Co., Ltd. | Semiconductor composite layer structure and semiconductor packaging structure having the same thereof |
KR102179167B1 (ko) | 2018-11-13 | 2020-11-16 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS621249A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置 |
JPH01184938A (ja) * | 1988-01-20 | 1989-07-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH0669208A (ja) * | 1991-03-12 | 1994-03-11 | Oki Electric Ind Co Ltd | 半導体装置 |
US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
JP2697592B2 (ja) * | 1993-12-03 | 1998-01-14 | 日本電気株式会社 | 半導体装置のパッド構造 |
JPH09219450A (ja) | 1996-02-09 | 1997-08-19 | Denso Corp | 半導体装置の製造方法 |
JP3641111B2 (ja) * | 1997-08-28 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3320644B2 (ja) | 1997-11-05 | 2002-09-03 | 松下電器産業株式会社 | 半導体装置 |
JP2974022B1 (ja) * | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
JP3629375B2 (ja) * | 1998-11-27 | 2005-03-16 | 新光電気工業株式会社 | 多層回路基板の製造方法 |
US6500750B1 (en) * | 1999-04-05 | 2002-12-31 | Motorola, Inc. | Semiconductor device and method of formation |
JP2002319587A (ja) * | 2001-04-23 | 2002-10-31 | Seiko Instruments Inc | 半導体装置 |
WO2004053971A1 (ja) * | 2002-12-09 | 2004-06-24 | Nec Corporation | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 |
US6927493B2 (en) * | 2003-10-03 | 2005-08-09 | Texas Instruments Incorporated | Sealing and protecting integrated circuit bonding pads |
KR100605315B1 (ko) * | 2004-07-30 | 2006-07-28 | 삼성전자주식회사 | 집적회로 칩의 입출력 패드 구조 |
JP4606145B2 (ja) * | 2004-12-09 | 2011-01-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
US8592977B2 (en) * | 2006-06-28 | 2013-11-26 | Megit Acquisition Corp. | Integrated circuit (IC) chip and method for fabricating the same |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP5192171B2 (ja) * | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
-
2007
- 2007-03-23 JP JP2007076845A patent/JP5138248B2/ja active Active
-
2008
- 2008-03-21 US US12/053,168 patent/US8013442B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008235786A5 (ja) | ||
TWI541961B (zh) | 具有熱增強型共形屏蔽之半導體封裝及相關方法 | |
US9735087B2 (en) | Wafer level embedded heat spreader | |
TWI313050B (en) | Semiconductor chip package manufacturing method and structure thereof | |
US8519526B2 (en) | Semiconductor package and fabrication method thereof | |
TWI676244B (zh) | 半導體封裝及其製造方法 | |
TWI456714B (zh) | 半導體裝置及半導體裝置之製造方法 | |
TWM597977U (zh) | 面板組件、晶圓封裝體以及晶片封裝體 | |
JP2013038112A5 (ja) | ||
US10262897B2 (en) | Bond pad protection for harsh media applications | |
US9177830B1 (en) | Substrate with bump structure and manufacturing method thereof | |
JP2010531066A (ja) | 無電解ニッケル堆積のためのシード層を有するアンダーバンプメタライゼーション構造 | |
JP2008288313A5 (ja) | ||
WO2021135619A1 (zh) | 封装结构及其成型方法 | |
TWM397591U (en) | Bumping structure | |
JP2008235786A (ja) | 半導体装置及びその製造方法 | |
US10546826B2 (en) | Device containing and method of providing carbon covered copper layer | |
JP5677115B2 (ja) | 半導体装置 | |
TW200837918A (en) | Surface structure of package substrate and method for manufacturing the same | |
JP2011103358A5 (ja) | ||
JP2008091457A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2021090012A5 (ja) | ||
JP2010232230A5 (ja) | ||
TWI337386B (en) | Semiconductor device and method for forming packaging conductive structure of the semiconductor device | |
TW201834160A (zh) | 電子封裝件 |