JP3320644B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3320644B2 JP3320644B2 JP30289897A JP30289897A JP3320644B2 JP 3320644 B2 JP3320644 B2 JP 3320644B2 JP 30289897 A JP30289897 A JP 30289897A JP 30289897 A JP30289897 A JP 30289897A JP 3320644 B2 JP3320644 B2 JP 3320644B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- electrode pad
- layer
- aluminum electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
し、特にアルミ電極パッドの構造と絶縁膜とアルミ電極
パッドとを被覆するパッシベーション膜の構造に関する
ものである。
層であるアルミ層とそれを被覆するパッシベーション層
の構造について、それぞれの膜厚は多様であり、それぞ
れの目的に応じた膜厚に設定されていた。これにより、
アルミ層とパッシベーション層の膜厚の大小関係は一定
でなく、アルミ層の方が厚かったり、パッシベーション
層の方が厚かったりと様々であった(特開昭62−94
964号公報、特開平6−275604号公報等)。
突起を形成して、この突起を他の配線と接続することに
より電気信号を外部とやり取りする構成を持った半導体
装置において、電極パッド上の金属突起と他の配線を接
続する際の加圧と加熱によって発生する応力が、アルミ
電極パッドへ伝播し、アルミが膨張する現象が起こる。
その結果、従来の半導体装置では、アルミ電極パッドの
端部において、アルミがパッシベーション膜を押し破り
パッシベーションクラックを発生し、半導体装置の信頼
性を損なうという問題点があった。
課題を解決するものであり、機械構造的に高い信頼性を
有した半導体装置を提供することを目的とする。
に、本発明の第1の半導体装置は、半導体基板上の絶縁
膜上に形成したアルミ電極パッドと、絶縁膜とアルミ電
極パッドとを被覆するパッシベーション膜とを具備し、
パッシベーション膜がアルミ電極パッドのアルミ膜厚よ
り厚く且つ1層又は2層以上(好ましくは1〜2層)の
材料層からなる膜であり、さらに、アルミ電極パッドが
アルミ膜の端部に単数または複数の段差(好ましくは1
〜2の段差)を具備することを特徴とする。
の第2の半導体装置は、半導体基板上の絶縁膜上に形成
したアルミ電極パッドと、絶縁膜とアルミ電極パッドと
を被覆するパッシベーション膜とを具備し、パッシベー
ション膜がアルミ電極パッドのアルミ膜厚より厚く且つ
1層又は2層以上(好ましくは1〜2層)の材料層から
なる膜であり、さらに、アルミ電極パッドがアルミ膜の
端部付近に、アルミ膜の下層においてアルミ膜に段差を
形成するための凸部(突起)を具備することを特徴とす
る。
の第3の半導体装置は、半導体基板上の絶縁膜上に形成
したアルミ電極パッドと、絶縁膜とアルミ電極パッドと
を被覆するパッシベーション膜とを具備し、パッシベー
ション膜がアルミ電極パッドのアルミ膜厚より厚く且つ
1層又は2層以上(好ましくは1〜2層)の材料層から
なる膜であり、さらに、アルミ電極パッドがアルミ膜の
端部付近に、アルミ膜の下層においてアルミ膜に段差を
形成するための凹部(へこみ)を具備することを特徴と
する。
おいて、パッシベーション膜が電極パッドのアルミ膜厚
より0.1〜0.3μm厚いことが好ましい。
おいて、パッシベーション膜の材料が窒化シリコン膜、
シリコン酸化膜、膜中にリンを含む酸化膜、膜中に窒素
を含む酸化膜、膜中にリンと窒素の混合物を含む酸化
膜、及びポリイミド膜からなる群より選ばれる1種以上
であることが好ましい。
の実施形態について図面を参照して説明する。図1
(a)〜(g)は、本発明の第一の実施形態についてそ
の製造工程に沿って説明するための工程断面図である。
リコン等の層間絶縁膜2を形成し《図1(a)》、その
上に厚さ1.0μmのアルミ配線層3を形成する《図1
(b)》。このときアルミ電極パッド3が形成される。
アルミ材料としては、純アルミに限られず、Al−Si
−Cu合金なども挙げられる。
our deposition)法による窒化シリコン
膜4を1.2μmの膜厚でアルミ電極パッドを含む全面
に成長させる《図1(c)》。このときパッシベーショ
ン膜はアルミ電極パッドの端部を充分に被覆しているも
のとする。
ョン膜にドライエッチ法によりアルミが露出した開口部
7を形成する《図1(d)》。
ド上にバリアメタル8を形成し《図1(e)》、その上
に電解めっき法により金バンプ9を形成する《図1
(f)》。パッシベーション層の膜総厚10はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚11
より厚い構造となる《図1(g)》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。
態について図面を参照して説明する。図2(a)〜
(h)は、本発明の第二の実施形態についてその製造工
程に沿って説明するための工程断面図である。
リコン等の層間絶縁膜2を形成し《図2(a)》、その
上に厚さ1.0μmのアルミ配線層3を形成する《図2
(b)》。このときアルミ電極パッド3が形成される。
アルミ材料としては、純アルミに限られず、Al−Si
−Cu合金なども挙げることができる。
0.8μm《図2(c)》、リンドープシリコン酸化膜
5を0.5μm《図2(d)》の膜厚でアルミ電極パッ
ドを含む全面に成長させる。このときパッシベーション
膜はアルミ電極パッドの端部を充分に被覆しているもの
とする。
ョン膜にドライエッチ法によりアルミが露出した開口部
7を形成する《図2(e)》。
ド上にバリアメタル8を形成し《図2(f)》、その上
に電解めっき法により金バンプ9を形成する《図2
(g)》。パッシベーション層の膜総厚10はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚11
より厚い構造となる《図2(h)》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。
態について図面を参照して説明する。図3(a)〜
(h)は、本発明の第三の実施形態についてその製造工
程に沿って説明するための工程断面図である。
リコン等の層間絶縁膜2を形成し《図3(a)》、その
上に厚さ1.0μmのアルミ配線層3を形成する《図3
(b)》。このときアルミ電極パッド3が形成される。
アルミ材料としては、純アルミには限られず、Al−S
i−Cu合金などが挙げられる。
エッチ法またはドライエッチ法により段差12を形成す
る《図3(c)》。
1.2μmの膜厚でアルミ電極パッドを含む全面に成長
させる《図3(d)》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
ョン膜にドライエッチ法によりアルミが露出した開口部
7を形成する《図3(e)》。
ド上にバリアメタル8を形成し《図3(f)》、その上
に電解めっき法により金バンプ9を形成する《図3
(g)》。アルミ電極パッドのアルミ層端部において、
アルミ層に複数の段差13が存在し、アルミ層端部が末
広がり構造になっていることにより《図3(h)》、ア
ルミ層からパッシベーションに至る横方向への応力によ
って、アルミ層がパッシベーション層の上へ押し上げら
れることを防ぐことができる。
態について図面を参照して説明する。図4(a)〜
(h)は、本発明の第四の実施形態についてその製造工
程に沿って説明するための工程断面図である。
リコン等の層間絶縁膜2を形成し《図4(a)》、その
上に厚さ0.5μmのポリシリコン層6を、次の工程で
形成される、アルミ電極パッド端部の下に配置される位
置に形成する《図4(b)》。その上に厚さ1.0μm
のアルミ配線層3を形成する《図4(c)》。このとき
アルミ電極パッド3が形成される。アルミ材料として
は、純アルミには限られず、Al−Si−Cu合金など
も挙げられる。
1.3μmの膜厚でアルミ電極パッドを含む全面に成長
させる《図4(d)》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
ョン膜にドライエッチ法によりアルミが露出した開口部
7を形成する《図4(e)》。
ド上にバリアメタル8を形成し《図4(f)》、その上
に電解めっき法により金バンプ9を形成する《図4
(g)》。アルミ電極パッドのアルミ層端部において、
アルミ層に凸部14が存在することにより《図4
(h)》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。
態について図面を参照して説明する。図5(a)〜
(h)は、本発明の第五の実施形態についてその製造工
程に沿って説明するための工程断面図である。
リコン等の層間絶縁膜2を形成する《図5(a)》。次
に層間絶縁膜2のアルミ電極パッド端部の下に配置され
る位置に深さ0.5μmのへこみを、ドライエッチ法に
より形成する《図5(b)》。その上に厚さ1.0μm
のアルミ配線層3を形成する《図5(c)》。このとき
アルミ電極パッド3が形成される。アルミ材料として
は、純アルミには限られず、Al−Si−Cu合金など
も挙げられる。
1.3μmの膜厚でアルミ電極パッドを含む全面に成長
させる《図5(d)》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
ョン膜にドライエッチ法によりアルミが露出した開口部
7を形成する《図5(e)》。
ド上にバリアメタル8を形成し《図5(f)》、その上
に電解めっき法により金バンプ9を形成する《図5
(g)》。アルミ電極パッドのアルミ層端部において、
アルミ層に凹部15が存在することにより《図5
(h)》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。
装置のアルミ電極パッドとパッシベーション膜の構造に
おいて、パッシベーション層の膜厚をアルミ層の膜厚よ
り厚く形成する、または、アルミ電極パッドのアルミ層
端部に段差を形成する、またはアルミ層端部付近のアル
ミ層に段差を形成することにより、アルミ電極パッドに
発生する応力が横方向に伝播し、アルミ層端部に至った
ときにパッシベーション層が応力に耐える構造を有する
か、応力を低減する構造を有することによりパッシベー
ションクラックの発生を低減することができる。
に沿って説明するため(a)〜(g)に分図して示す工
程断面図である。
に沿って説明するため(a)〜(h)に分図して示す工
程断面図である。
に沿って説明するため(a)〜(h)に分図して示す工
程断面図である。
に沿って説明するため(a)〜(h)に分図して示す工
程断面図である。
に沿って説明するため(a)〜(h)に分図して示す工
程断面図である。
ドライエッチ法による段差 13 アルミ電極パッド端部段差 14 アルミ層凸部 15 アルミ層凹部
Claims (3)
- 【請求項1】 半導体基板上の絶縁膜上に形成したアル
ミ電極パッドと、絶縁膜とアルミ電極パッドとを被覆す
るパッシベーション膜とを具備し、パッシベーション膜
がアルミ電極パッドのアルミ膜厚より厚く且つ1層又は
2層以上の材料層からなる膜であり、さらに、アルミ電
極パッドがアルミ膜の端部に単数または複数の段差を具
備することを特徴とする半導体装置。 - 【請求項2】 半導体基板上の絶縁膜上に形成したアル
ミ電極パッドと、絶縁膜とアルミ電極パッドとを被覆す
るパッシベーション膜とを具備し、パッシベーション膜
がアルミ電極パッドのアルミ膜厚より厚く且つ1層又は
2層以上の材料層からなる膜であり、さらに、アルミ電
極パッドがアルミ膜の端部付近に、アルミ膜の下層にお
いてアルミ膜に段差を形成するための凸部を具備するこ
とを特徴とする半導体装置。 - 【請求項3】 半導体基板上の絶縁膜上に形成したアル
ミ電極パッドと、絶縁膜とアルミ電極パッドとを被覆す
るパッシベーション膜とを具備し、パッシベーション膜
がアルミ電極パッドのアルミ膜厚より厚く且つ1層又は
2層以上の材料層からなる膜であり、さらに、アルミ電
極パッドがアルミ膜の端部付近に、アルミ膜の下層にお
いてアルミ膜に段差を形成するための凹部を具備するこ
とを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30289897A JP3320644B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30289897A JP3320644B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145171A JPH11145171A (ja) | 1999-05-28 |
JP3320644B2 true JP3320644B2 (ja) | 2002-09-03 |
Family
ID=17914444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30289897A Expired - Fee Related JP3320644B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3320644B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100715943B1 (ko) | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
KR100943896B1 (ko) | 2003-02-20 | 2010-02-24 | 엘지전자 주식회사 | 화합물 반도체 소자의 제조방법 |
JP2007067087A (ja) * | 2005-08-30 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置 |
KR100744238B1 (ko) | 2005-09-06 | 2007-07-30 | 동부일렉트로닉스 주식회사 | 구리배선 반도체 소자의 패드형성 공정시 구리 확산 방지방법 |
JP5138248B2 (ja) | 2007-03-23 | 2013-02-06 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP5192171B2 (ja) | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP2010245411A (ja) * | 2009-04-09 | 2010-10-28 | Hitachi Ltd | 半導体装置 |
JP6249933B2 (ja) * | 2014-12-10 | 2017-12-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
JP2018014414A (ja) * | 2016-07-21 | 2018-01-25 | トヨタ自動車株式会社 | 半導体装置 |
-
1997
- 1997-11-05 JP JP30289897A patent/JP3320644B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11145171A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5834365A (en) | Method of forming a bonding pad | |
US7145235B2 (en) | Hermetic passivation structure with low capacitance | |
US5707894A (en) | Bonding pad structure and method thereof | |
JP3320644B2 (ja) | 半導体装置 | |
JPH05121409A (ja) | 集積回路装置用バンプ電極 | |
JPH07114214B2 (ja) | 半導体装置 | |
JPH10199925A (ja) | 半導体装置及びその製造方法 | |
JP4803964B2 (ja) | 電極構造 | |
JP2782801B2 (ja) | 半導体装置の配線構造 | |
US6417568B1 (en) | Semiconductor device | |
JPH0837289A (ja) | 半導体装置及びその製造方法 | |
JPH11121458A (ja) | 半導体装置 | |
JPH0230137A (ja) | 半導体装置の配線形成方法 | |
JPH05291408A (ja) | 半導体装置およびその製造方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH04258125A (ja) | 半導体装置 | |
JPH06151355A (ja) | 半導体装置及びその製造方法 | |
JPH07130732A (ja) | 半導体装置及びその製造方法 | |
JPH05347358A (ja) | 半導体装置及びその製造方法 | |
JP2002246411A (ja) | 半導体装置及びその製造方法 | |
JP3135169B2 (ja) | 半導体装置およびその製造方法 | |
JPS63107141A (ja) | 半導体装置の製造方法 | |
JP2803188B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JPH05243323A (ja) | 半導体装置およびその製造方法 | |
JPS62165342A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |