JP2013171928A - 多層端子電極および電子部品 - Google Patents
多層端子電極および電子部品 Download PDFInfo
- Publication number
- JP2013171928A JP2013171928A JP2012034077A JP2012034077A JP2013171928A JP 2013171928 A JP2013171928 A JP 2013171928A JP 2012034077 A JP2012034077 A JP 2012034077A JP 2012034077 A JP2012034077 A JP 2012034077A JP 2013171928 A JP2013171928 A JP 2013171928A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- area
- layer
- insulating layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】実装面積を広げることなく、十分な端子強度を得ることが出来る多層端子電極を実現すること。
【解決手段】開口部を有する絶縁層6、7、8、9を介して複数の導体層1、2、3、4、5を積層することにより形成された多層端子電極であって、前記複数の導体層1、2、3、4、5のうち少なくとも1つの導体層間には絶縁体10、11が介在することにより、前記絶縁体10、11上の導体層3、5は凸形状を有している。さらに、前記絶縁層6の開口部の面積をW、前記複数の導体層1、2、3、4、5のうち最下層の導体層1の面積をRとしたとき、W≧R×2/3である。
【選択図】図1
【解決手段】開口部を有する絶縁層6、7、8、9を介して複数の導体層1、2、3、4、5を積層することにより形成された多層端子電極であって、前記複数の導体層1、2、3、4、5のうち少なくとも1つの導体層間には絶縁体10、11が介在することにより、前記絶縁体10、11上の導体層3、5は凸形状を有している。さらに、前記絶縁層6の開口部の面積をW、前記複数の導体層1、2、3、4、5のうち最下層の導体層1の面積をRとしたとき、W≧R×2/3である。
【選択図】図1
Description
本発明は、多層端子電極および電子部品に係り、特に導体膜と絶縁膜とを積層してなる電子部品において、小型・低背化に有利な薄膜形成技術を利用して、層間接続部の耐性を高めることでその信頼性を向上させる技術に関する。
パーソナルコンピュータ、携帯電話機等の電子機器においては、例えばフォトリソグラフィーを使用したパターン形成や化学的気相成長法、物理的気相成長法などを利用した薄膜形成技術を用いて製造された薄膜電子部品が用いられる。小型で実装面積を低減させ、更に高機能を持たすためには多層化、薄膜面上に端子を形成する事が必要になる。多層化に関して、チップ内の導体同士の電気的接合部を千鳥格子状にする構造(特許文献1)と、旧来の側面端子構造に加えて、LGA(LAND GRID ARRAY)やBGA(BALL GRID ARRAY)などの、チップの外表面に形成される底面端子構造の端子電極が提案されている(特許文献2)。
しかしながら、図7に示す複数の導体層(配線層)と絶縁層を介して積層された端子電極は、縦横同じ長さの同一面積で導体層を最下層から最上層まで積層されるため導体層の中央部は大きく凹んでしまうことから凹みが大きくなると3層目以上の絶縁層形成のフォトリソ工程で現像後に導体層の凹部の開口部の略全域に絶縁膜が薄く形成され、導体同士の接続面上の絶縁層の残渣の影響により、導体同士の接続性が低下することによって、チップ内で断線となる。
また、図8に示す千鳥格子構造では導体同士の接続部の多層化による底面端子構造で端子電極を形成すると、端子強度が著しく低下してしまう傾向のため、側面端子構造での外部電極を形成する必要があり、基板に搭載する実装面積を小さくする事はできない。また、端子強度を低下させないようにするには導体同士の接続部の接続面積を広く取る必要があり、チップ内の端子電極の接続面積の占める領域が増えてしまい、機能素子部の配線パターン面積が狭くなるので、電気的な特性が劣化し、配線パターンを維持した場合には、端子面積が増大し小型化が出来ない。
本発明は、実装面積を広げることなく、十分な端子強度を得ることが出来る多層端子電極を実現することを目的としている。
開口部を有する絶縁層を介して複数の導体層を積層することにより形成された多層端子電極であって、前記複数の導体層のうち少なくとも1つの導体層間には絶縁体が介在することにより、前記絶縁体上の導体層は凸形状を有していることを第1の特徴とする。
上記特徴の本発明によれば、少なくとも一つの絶縁体が導体層を介して挟まれて接続部が形成されているため、絶縁体上層の導体層が凸形状に設けられることによって、第三の絶縁層を形成するフォトリソ工程で導体層上の開口部に絶縁膜が薄く形成されないことから、導体同士の接続面上の絶縁層の残渣が皆無となる。
さらに 前記絶縁層の開口部の面積をW、前記複数の導体層のうち最下層の導体層の面積をRとしたとき、W≧R×2/3であることを第2の特徴とする。
上記特徴の本発明によれば、端子電極における各導体層を端子面積の3分の2以上を接続させることで、端子強度を落とさずに導体層の最下層から最上層まで形成することができる。
さらに、前記絶縁体は上面が底面より小さく形成された形状を有し、前記絶縁体の底面積を×とし、かつ、前記複数の導体層のうち最下層の導体層の面積をRとしたとき、X≦R×1/3であることを第3の特徴とする。
上記特徴の本発明によれば、絶縁体の形状を、上底が下底よりも短い台形の凸形状にする事で、絶縁体の上層の導体層と下層の導体層それぞれの間に空隙層が出来ないことで、端子強度が維持される。
さらに、前記絶縁体の厚みが、前記絶縁層の厚みより薄いことを第4の特徴とする。
上記特徴の本発明によれば、端子部に絶縁膜の現像残りを形成することなく、端子強度を維持しつつ、端子接続部を最下層から最上層まで垂直に形成でき、絶縁層の最上部に外部端子電極を設けられるので、小型の多層薄膜電子部品が形成できる。
さらに、電子部品において、基板と、前記基板上に開口部を有する絶縁層を介して複数の導体層が積層された多層端子電極であって前記複数の導体層のうち少なくとも1つの導体層間には絶縁体が介在することにより、前記絶縁体上の導体層は凸形状を有していることを第5の特徴とする。
上記特徴の本発明によれば、チップ内の端子電極の接続面積及び機能素子部の内部配線パターンの面積を変えることなく端子電極の形成が可能になるので、実装面積を小さくする事ができ、小型・低背化の多層薄膜電子部品を得る事ができる。また、チップ内での断線防止ができる。
上記「電子部品」には、個別部品(ディスクリート部品)またはチップ部品(例えばチップコンデンサ、チップインダクタ、チップ抵抗器、チップサーミスタ、チップバリスタ等)と、複数の電気素子(能動素子や受動素子)を組み合わせた電子デバイス(例えばフィルタやデュプレクサ、パワーアンプモジュール、高周波重畳モジュールその他の各種デバイス)との双方が含まれる。また、上記「電気的機能素子」は、トランジスタやFET等のような能動素子と、コンデンサやインダクタ、抵抗等の受動素子の双方を含むものである。
本発明によれば、導体同士の接続性が低下することなく端子強度を高めることができ、さらには、電気的な特性が劣化させずに端子面積を確保し、実装面積を低減することが可能となり、小型の多層薄膜電子部品を提供する事ができる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
以下、本発明の実施形態について、図面を参照して説明する。図1は、第1の実施形態の電子部品の端子電極の構造の詳細を説明するための断面図である。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右などの位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
(実施形態)
図1は、第1の実施形態の電子部品の端子電極の構造の詳細を説明するための断面図である。この図に示すように本実施形態の電子部品(チップ)は、基板500の表面に積層された導体層1,2,3,4,5と、これらの間に介在されて開口部を有する絶縁膜6,7,8,9とを設け、この導体層2と導体層4の略中央部に、凸形状を有する絶縁体10,11を備えている。尚、絶縁層6,7,8,9,10,11の材料としては、電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂を用いることが好ましく、ポリイミド樹脂やエポキシ樹脂を用いることが好ましい。端子とパターン、または端子のみ有する導体層には、導電性及び加工性に優れたCu、Al等を用いることが好ましい。導体パターンの形成は、フォトリソグラフィーを用いたエッチング法やアディティブ法(めっき)により行うことができる。
図1は、第1の実施形態の電子部品の端子電極の構造の詳細を説明するための断面図である。この図に示すように本実施形態の電子部品(チップ)は、基板500の表面に積層された導体層1,2,3,4,5と、これらの間に介在されて開口部を有する絶縁膜6,7,8,9とを設け、この導体層2と導体層4の略中央部に、凸形状を有する絶縁体10,11を備えている。尚、絶縁層6,7,8,9,10,11の材料としては、電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂を用いることが好ましく、ポリイミド樹脂やエポキシ樹脂を用いることが好ましい。端子とパターン、または端子のみ有する導体層には、導電性及び加工性に優れたCu、Al等を用いることが好ましい。導体パターンの形成は、フォトリソグラフィーを用いたエッチング法やアディティブ法(めっき)により行うことができる。
また、基板500は機能層を保護すると共に、絶縁性を有している。材料としては、アルミナ、焼結フェライト、複合フェライト、ガラスを用いる事ができる。
基板500と基板500上に第一の導体層1を形成する。第一の導体層1の端子部において第一の導体層1上に第一の絶縁層6を形成する。第一の絶縁層6を介して、第一の導体層1上に開口部を形成する。絶縁層の開口部の面積をW、最下層の導体層の面積をRとしたとき、W≧R×2/3の面積となるように形成され、第一の絶縁層6の開口部は、第一の導体層1の面積の3分の2以上を開口させる。
次に、第一の導体層1と縦横同じ長さの同一面積の第二の導体層2を第一の絶縁層6の開口部を通して第一の導体層1と接続するように形成する。第二の導体層2の両端部は、第一の絶縁層6上に形成されるので、第二の導体層2の中央部は凹む。
次に、第二の導体層2上に第二の絶縁層7を介して開口部を形成すると共に第二の導体層2の凹んだ略中央部分に、少なくとも1つの島状の絶縁体10を同時に形成する。絶縁体10の断面は下底よりも上底が短い台形形状であり、最下層の導体層の端子部の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、同時に形成する第二の絶縁層7の厚み以下である。第二の絶縁層7を介して形成された開口部は、島状の絶縁体10の第二の導体層2と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
絶縁体11の形状の断面が、上底が下底より長い台形形状の場合、図11のように絶縁体30の周りに空隙31が形成される。空隙31により導体間の密着が落ちて端子強度劣化する。
特徴の本発明によれば、絶縁体の凸形状が高い場合に、図10で示すように絶縁膜の上層の導体層を形成時に凸形状周りのくぼみ72が深くなり、くぼみに空隙ができる事で端子強度が劣化するが、凸形状の高さを絶縁層以下にすることで、くぼみ72が浅くなり空隙が形成されないことで端子強度の劣化を防止できる。
次に、第一の導体層1と縦横同じ長さの同一面積の第三の導体層3を第二の絶縁層7の開口部を通して、第二の導体層2と接続されるように形成する。第三の導体層3を形成する際に、絶縁体10があることで、第三の導体層3が凸形状を有する事が出来る。凸形状の断面は下底よりも上底が短い台形形状である。
次に第三の絶縁層8を、第三の導体層3上に開口部を備えるように形成する。第三の絶縁層8の開口部は、第一の絶縁層6と同様に第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1と縦横同じ長さの同一面積の第四の導体層4を第三の絶縁層8の開口部を通して、第三の導体層3と接続されるように形成する。第四の導体層4の端は、第三の絶縁層8の開口部上に形成され第三の導体層3と接続される部分は凹むが、第三の導体層3が凸形状なので、第四の導体層4の中央部も凸形状を有する事ができる。凸形状の断面は下底よりも上底が短い小さい台形形状である。
次に第四の絶縁層9を、第二の絶縁層7と同様に第四の導体層4上に開口部を備えるように形成すると共に第四の導体層4の凹んだ部分に、絶縁体11を同時に形成する。絶縁体11の断面は下底よりも上底が短い台形形状であり、最下層の導体層の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、同時に形成する第四の絶縁層9の厚み以下である。第四の絶縁層9の開口部は、絶縁体11の第四の導体層4と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1の面積以上の第五の導体層5を形成される。外部端子は第五の導体層5になる。第五の導体層5を形成する際に、絶縁体11があることで、第五の導体層5の断面は下底よりも上底が短い台形形状の凸形状を有する事が出来る。
第二の導体層2、第三の導体層3、第四の導体層4が凸形状を有している事で第二の絶縁層7、第三の絶縁層8、第四の絶縁層9を形成するフォトリソ工程で第三の導体層3と第四の導体層4、第四の導体層4と第五の導体層5をそれぞれ接続する部分に絶縁膜が薄く残る事を防ぐことが出来る。また縦横同じ長さの同一面積を垂直方向に接続させて端子電極を形成し、且つ、最上層の絶縁層に端子電極を設ける事で、内部配線パターンの面積を縮小させる事なく端子電極の形成が可能になるので、小型の多層薄膜電子部品を得る事ができ、また絶縁層最上層に外部端子電極を設ける事で実装面積を小さくする事ができる。
本発明の内容を実施例及び比較例を参照してより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
実施例1として、図1に示す本発明の構造を示す。奇数番目の絶縁層の開口部が第一の導体層の面積Rの3分の2以上になる構成になっていることである。
実施例1として、図1に示す本発明の構造を示す。奇数番目の絶縁層の開口部が第一の導体層の面積Rの3分の2以上になる構成になっていることである。
基板500と基板500上に第一の導体層1をめっきにて形成する。第一の導体層1の端子部において第一の導体層1上に第一の絶縁層6を形成する。第一の絶縁層6は、第一の導体層1上に開口部を形成する。第一の絶縁層6はネガ型樹脂を用いて形成し、図2に示すフォトマスク15―1を用いて開口部を形成する。フォトマスク15―1に、絶縁層の開口部になるように光を遮光する14を設けており、第一の導体層1の面積の3分の2以上を開口させる。第一の導体層1の面積は、縦80μm、横180μmとなるように形成する。
次に第一の導体層1と縦横同じ長さの同一面積の第二の導体層2を第一の絶縁層6の開口部を通して第一の導体層1と接続するようにめっきにて形成する。第二の導体層2の端は、第一の絶縁層6上に形成されるので、第二の導体層2の中央部は凹む。
次に第二の絶縁層7を、第二の導体層2上に開口部を形成すると共に第二の導体層2の凹んだ部分に、絶縁体10を同時に形成する。絶縁体10の断面は下底よりも上底が短い台形形状であり、最下層の導体層の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、且つ、同時に形成する第二の絶縁層7の厚み以下である。第二の絶縁層7はネガ型樹脂を用いて形成し、図2に示すフォトマスク15―2を用いて開口部と絶縁体を形成する。フォトマスク15―2に、絶縁層の開口部になるように光を遮光する16を設けており、絶縁体10の第二の導体層2と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1と縦横同じ長さの同一面積の第三の導体層3を第二の絶縁層7の開口部を通して、第二の導体層2と接続されるように形成する。第三の導体層3を形成する際に、絶縁体10があることで、第三の導体層3は、断面が下底よりも上底が短い台形形状の凸形状を有する事が出来る。
次に第三の絶縁層8を、第一の絶縁層6と同様に第三の導体層3上に開口部を備えるように形成する。第三の絶縁層8はネガ型樹脂を用いて形成し、図2に示すフォトマスク15―1を用いて開口部を形成する。フォトマスク15―1に、絶縁層の開口部になるように光を遮光する14を設けており、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1と縦横同じ長さの同一面積の第四の導体層4を第三の絶縁層8の開口部を通して、第三の導体層3と接続されるように形成する。第四の導体層4の端は、第三の絶縁層8の開口部上に形成され第三の導体層3と接続される部分は凹むが、第三の導体層3は、断面が下底よりも上底が短い台形形状の凸形状を有するので、第四の導体層4の中央部も、断面が下底よりも上底が短い台形形状の凸形状を有する事ができる。
次に第四の絶縁層9を、第二の絶縁層7と同様に第四の導体層4上に開口部を備えるように形成すると共に第四の導体層4の凹んだ部分に、絶縁体11を同時に形成する。絶縁体11の断面は下底より上底が短い台形形状であり、最下層の導体層の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、同時に形成する第四の絶縁層9の厚み以下である。第四の絶縁層9はネガ型樹脂を用いて形成し、図2に示すフォトマスク15―2を用いて開口部と絶縁体を形成する。フォトマスク15―2に、絶縁層の開口部になるように光を遮光する16を設けており、絶縁体11の第四の導体層4と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1の面積以上の第五の導体層5を形成される。外部端子は第五の導体層5になる。第五の導体層9を形成する際に、絶縁体11があることで、第五の導体層5が凸形状を有する事が出来る。
実施例1の構造における端子構造の端子強度を表1に示す。
(実施例2)
実施例2として、図3に示す本発明の構造を示す。実施形態の構成を示す図1と異なる点は、奇数番目の絶縁層の開口部の面積Wが、図1に示す第一の導体層の面積Rに対して5分の4以上を開口させる構成になっていることである。
実施例2として、図3に示す本発明の構造を示す。実施形態の構成を示す図1と異なる点は、奇数番目の絶縁層の開口部の面積Wが、図1に示す第一の導体層の面積Rに対して5分の4以上を開口させる構成になっていることである。
基板500と基板500上に第一の導体層1をめっきにて形成する。第一の導体層1の端子部において第一の導体層1上に第一の絶縁層6を形成する。第一の絶縁層6はネガ型樹脂を用いて形成し、図4に示すフォトマスク15―1を用いて開口部を形成する。フォトマスク15―1に、絶縁層の開口部になるように光を遮光する14を設けており、第一の導体層1の面積の5分の4以上を開口させる。第一の導体層1の端子の面積は、縦80μm、横180μmとなるように形成する。
次に第一の導体層1と縦横同じ長さの同一面積の第二の導体層2を第一の絶縁層6の開口部を通して第一の導体層1と接続するようにめっきにて形成する。第二の導体層2の端は、第一の絶縁層6上に形成されるので、第二の導体層2の中央部は凹む。
次に第二の絶縁層7を、第二の導体層2上に開口部を形成すると共に第二の導体層2の凹んだ部分に、絶縁体10を同時に形成する。絶縁体10は、断面が下底より状態が短い台形形状であり、最下層の導体層の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、同時に形成する第二の絶縁層7の厚み以下である。第二の絶縁層7はネガ型樹脂を用いて形成し、図4に示すフォトマスク15―2を用いて開口部と絶縁体を形成する。フォトマスク15―2に、絶縁層の開口部になるように光を遮光する16を設けており、絶縁体10の第二の導体層2と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1と縦横同じ長さの同一面積の第三の導体層3を第三の絶縁層7の開口部を通して、第二の導体層2と接続されるように形成する。第三の導体層3を形成する際に、絶縁体10があることで、第三の導体層3は、断面が下底よりも上底が短い台形形状の凸形状を有する事が出来る。
次に第三の絶縁層8を、第一の絶縁層6と同様に第三の導体層3上に開口部を備えるように形成する。第三の絶縁層8はネガ型樹脂を用いて形成し、図4に示すフォトマスク15―1を用いて端子部の開口部を形成する。フォトマスク15―1に、絶縁層の開口部になるように光を遮光する14を設けており、第一の導体層1の面積の5分の4以上を開口させる。
次に第一の導体層1と縦横同じ長さの同一面積の第四の導体層4を第三の絶縁層8の開口部を通して、第三の導体層3と接続されるように形成する。第四の導体層4の端は、第三の絶縁層8の開口部上に形成され第三の導体層3と接続される部分は凹むが、第三の導体層3は、断面が下底よりも上底が短い台形形状の凸形状を有するので、第四の導体層4の中央部も、断面が下底よりも上底が短い台形形状の凸形状を有する事ができる。
次に第四の絶縁層9を、第二の絶縁層7と同様に第四の導体層4上に開口部を備えるように形成すると共に第四の導体層4の凹んだ部分に、絶縁体11を同時に形成する。絶縁体11の断面は下底より上底が短い台形形状であり、最下層の導体層の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、同時に形成する第四の絶縁層9の厚み以下である。第四の絶縁層9はネガ型樹脂を用いて形成し、図4に示すフォトマスク15―2を用いて開口部と絶縁体を形成する。フォトマスク15―2に、絶縁層の開口部になるように光を遮光する16を設けており、絶縁体11の第四の導体層4と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1の面積以上の第五の導体層5を形成される。外部端子は第五の導体層5になる。第五の導体層5を形成する際に、絶縁体11があることで、第五の導体層5が凸形状を有する事が出来る。
実施例2の構造における端子構造の端子強度を表1に示す。
(実施例3)
実施例3として、図5に示す本発明の構造を示す。実施形態の構成を示す図1と異なる点は、偶数番目における絶縁層の開口部が、4分割され、且つ、4つの面積を足した面積が第一の導体層の面積の3分の2以上になる構成になっていることである。
実施例3として、図5に示す本発明の構造を示す。実施形態の構成を示す図1と異なる点は、偶数番目における絶縁層の開口部が、4分割され、且つ、4つの面積を足した面積が第一の導体層の面積の3分の2以上になる構成になっていることである。
基板500と基板500上に第一の導体層1をめっきにて形成する。第一の導体層1の端子部において第一の導体層1上に第一の絶縁層6を形成する。第一の絶縁層6は、第一の導体層1上に開口部を形成する。第一の絶縁層6は、第一の導体層1上に開口部を形成する。第一の絶縁層6はネガ型樹脂を用いて形成し、図6に示すフォトマスク15―1を用いて開口部を形成する。フォトマスク15―1に、絶縁層の開口部になるように光を遮光する14を設けており、第一の導体層1の面積の3分の2以上を開口させる。第一の導体層1の端子面積は、縦80μm、横180μmとなるように形成する。
次に第一の導体層1と縦横同じ長さの同一面積の第二の導体層2を第一の絶縁層6の開口部を通して第一の導体層1と接続するようにめっきにて形成する。第二の導体層2の端は、第一の絶縁層6上に形成されるので、第二の導体層2の中央部は凹む。
次に第二の絶縁層7を、第二の導体層2上に開口部を形成すると共に第二の導体層2上に、絶縁体10を同時に形成する。絶縁体10の断面は下底よりも上底が短い台形形状であり、最下層の導体層の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、同時に形成する第二の絶縁層7の厚み以下である。第二の絶縁層7はネガ型樹脂を用いて形成し、図6に示すフォトマスクを用いて開口部と絶縁体を形成する。フォトマスク15―2に、絶縁層の開口部になるように光を遮光する16を設けており、絶縁体10の第二の導体層2と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1と縦横同じ長さの同一面積の第三の導体層3を第二の絶縁層7の開口部を通して、第二の導体層2と接続されるように形成する。第三の導体層3を形成する際に、絶縁体10があることで、第三の導体層3が十字型の凸形状を有する事が出来る。凸形状の断面は下底よりも上底が短い台形形状である。
次に第三の絶縁層8を、第一の絶縁層6と同様に第三の導体層3上に開口部を備えるように形成する。第三の絶縁層8はネガ型樹脂を用いて形成し、図6に示すフォトマスク15―1を用いて端子部の開口部を形成する。フォトマスク15―1に、絶縁層の開口部になるように光を遮光する14を設けており、第一の導体層1の面積の5分の4以上を開口させる。
次に第一の導体層1と縦横同じ長さの同一面積の第四の導体層4を第四の絶縁層8の開口部を通して、第三の導体層3と接続されるように形成する。第四の導体層4の端は、第四の絶縁層8の開口部上に形成され第三の導体層3と接続される部分は凹むが、第三の導体層3の中央部が十字型に凸形状なので、第四の導体層4も同様に中央部が十字型の凸形状を有する事ができる。凸形状の断面は下底よりも上底が短い台形形状である。
次に第四の絶縁層9を、第二の絶縁層7と同様に第四の導体層4上に開口部を備えるように形成すると共に第四の導体層4の凹んだ部分に、絶縁体11を同時に形成する。絶縁体11の断面は下底より上底が短い台形形状であり、最下層の導体層の面積をR、下底によって形成される面積をXとしたとき、X≦R×1/3の面積となるように形成され、同時に形成する第四の絶縁層9の厚み以下である。第四の絶縁層9はネガ型樹脂を用いて形成し、図6に示すフォトマスク15―2を用いて端子部の開口部と絶縁体を形成する。フォトマスク15―2に、絶縁層の開口部になるように光を遮光する16を設けており、絶縁体11の第四の導体層4と接触する面積を除いて、第一の導体層1の面積の3分の2以上を開口させる。
次に第一の導体層1の面積以上の第五の導体層5を形成される。外部端子は第五の導体層5になる。第五の導体層5を形成する際に、絶縁体11があることで、第五の導体層5が凸形状を有する事が出来る。
実施例3の構造における端子構造の端子強度を表1に示す。
(第1の比較例)
比較例1として、図7に従来構造を示す。実施形態の構成を示す図1と異なる点は、開口部がすべて同じ面積になるように積層しており、第3と第4の導体層上に絶縁膜の残渣があることである。凸形状を有しておらず、絶縁層3層目の絶縁層形成のフォトリソ工程で現像後に導体層の凹部の開口部の略全域に絶縁膜が薄く形成されており、導体同士の接続面上の絶縁層の残渣により、導体同士の接続性が低下する構成になっている。比較例1の構造における端子構造の端子強度を表1に示す。
比較例1として、図7に従来構造を示す。実施形態の構成を示す図1と異なる点は、開口部がすべて同じ面積になるように積層しており、第3と第4の導体層上に絶縁膜の残渣があることである。凸形状を有しておらず、絶縁層3層目の絶縁層形成のフォトリソ工程で現像後に導体層の凹部の開口部の略全域に絶縁膜が薄く形成されており、導体同士の接続面上の絶縁層の残渣により、導体同士の接続性が低下する構成になっている。比較例1の構造における端子構造の端子強度を表1に示す。
(第2の比較例)
比較例2として、図8に従来構造を示す。実施形態の構成を示す図1と異なる点は、開口部が図9で示すフォトマスク35−1、35−2を使用して開口部が各層毎に重ならないように開口部34、36が交互に繰り返され、開口部が小さく形成される事で、導体同士の接続強度が低下してしまう千鳥格子の構造になっている。比較例2の構造における端子構造の端子強度を表1に示す。
比較例2として、図8に従来構造を示す。実施形態の構成を示す図1と異なる点は、開口部が図9で示すフォトマスク35−1、35−2を使用して開口部が各層毎に重ならないように開口部34、36が交互に繰り返され、開口部が小さく形成される事で、導体同士の接続強度が低下してしまう千鳥格子の構造になっている。比較例2の構造における端子構造の端子強度を表1に示す。
(第3の比較例)
比較例3として、図12に構造を示す。実施形態の構成を示す図1と異なる点は、図13に示すフォトマスク37−1、37−2を使用して、奇数層の絶縁層の開口部38、39が第一の導体層の面積Rの5分の4の面積であり、偶数層の絶縁層と同時に形成される凸形状の絶縁体の下部面積が、面積Rの3分の2となる構成になっている事で、実施形態と比較して導体同士の接続強度が低下する構造になっている。比較例3の構造における端子構造の端子強度を表1に示す。
比較例3として、図12に構造を示す。実施形態の構成を示す図1と異なる点は、図13に示すフォトマスク37−1、37−2を使用して、奇数層の絶縁層の開口部38、39が第一の導体層の面積Rの5分の4の面積であり、偶数層の絶縁層と同時に形成される凸形状の絶縁体の下部面積が、面積Rの3分の2となる構成になっている事で、実施形態と比較して導体同士の接続強度が低下する構造になっている。比較例3の構造における端子構造の端子強度を表1に示す。
端子構造における端子強度測定は、半田実装された電子部品を、シェア強度試験機BONDING TESTER(RHESCA社製)を用いて行なう。表1が示すように、比較例1、2、3の構造では端子強度が2.4以下であり、電子部品の実装時に部品の剥がれなどの不具合が発生する。実施例1、2、3、の構造であれば端子強度は5.0以上あり問題は発生しない。
1、21、41、61、91 第一の導体層
2、22、42、62、92 第二の導体層
3、23、43、63、93 第三の導体層
4、24、44、64、94 第四の導体層
5、25、45、65、95 第五の導体層
6、26、46、66、96 第一の絶縁膜層
7、27、47、67、97 第二の絶縁膜層
8、28、48、68、98 第三の絶縁膜層
9、29、49、69、99 第四の絶縁膜層
10、30、70、100 第二の導体層上に形成される凸型の第二の絶縁体
11、71、101 第四の導体層上に形成される凸型の第二の絶縁体
14、34、38 奇数番目の絶縁体形成時に使用するフォトマスクの開口部
15−1、15−2、35−1、35−2、37−1、37−2 端子部のフォトマスク
16、36、39 偶数番目の絶縁体形成時に使用するフォトマスクの開口部
31 上底より下底が短い絶縁体形成時に発生する空隙
52、53 絶縁膜の残渣
72 端子部のくぼみ
500 基板
R 最下層の導体層の端子部の面積
W 開口部の総合面積
X 絶縁膜の下底によって形成される総合面積
2、22、42、62、92 第二の導体層
3、23、43、63、93 第三の導体層
4、24、44、64、94 第四の導体層
5、25、45、65、95 第五の導体層
6、26、46、66、96 第一の絶縁膜層
7、27、47、67、97 第二の絶縁膜層
8、28、48、68、98 第三の絶縁膜層
9、29、49、69、99 第四の絶縁膜層
10、30、70、100 第二の導体層上に形成される凸型の第二の絶縁体
11、71、101 第四の導体層上に形成される凸型の第二の絶縁体
14、34、38 奇数番目の絶縁体形成時に使用するフォトマスクの開口部
15−1、15−2、35−1、35−2、37−1、37−2 端子部のフォトマスク
16、36、39 偶数番目の絶縁体形成時に使用するフォトマスクの開口部
31 上底より下底が短い絶縁体形成時に発生する空隙
52、53 絶縁膜の残渣
72 端子部のくぼみ
500 基板
R 最下層の導体層の端子部の面積
W 開口部の総合面積
X 絶縁膜の下底によって形成される総合面積
Claims (5)
- 開口部を有する絶縁層を介して複数の導体層を積層することにより形成された多層端子電極であって、前記複数の導体層のうち少なくとも1つの導体層間には絶縁体が介在することにより、前記絶縁体上の導体層は凸形状を有していることを特徴とする多層端子電極。
- 前記絶縁層の開口部の面積をW、前記複数の導体層のうち最下層の導体層の面積をRとしたとき、W≧R×2/3であることを特徴とする請求項1に記載された多層端子電極。
- 前記絶縁体は上面が底面より小さく形成された形状を有し、前記絶縁体の底面積を×とし、かつ、前記複数の導体層のうち最下層の導体層の面積をRとしたとき、X≦R×1/3であることを特徴とする請求項1または2に記載された多層端子電極。
- 前記絶縁体の厚みが、前記絶縁層の厚みより薄いことを特徴とする請求項1から3に記載の多層端子電極。
- 基板と、前記基板上に開口部を有する絶縁層を介して複数の導体層が積層された多層端子電極であって前記複数の導体層のうち少なくとも1つの導体層間には絶縁体が介在することにより、前記絶縁体上の導体層は凸形状を有していることを特徴とする電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012034077A JP2013171928A (ja) | 2012-02-20 | 2012-02-20 | 多層端子電極および電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012034077A JP2013171928A (ja) | 2012-02-20 | 2012-02-20 | 多層端子電極および電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013171928A true JP2013171928A (ja) | 2013-09-02 |
Family
ID=49265710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012034077A Pending JP2013171928A (ja) | 2012-02-20 | 2012-02-20 | 多層端子電極および電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013171928A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03153049A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体装置 |
JPH0456237A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置 |
JPH05343466A (ja) * | 1992-06-11 | 1993-12-24 | Mitsubishi Electric Corp | 半導体装置のパッド構造 |
JPH0794548A (ja) * | 1993-09-20 | 1995-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH07130787A (ja) * | 1993-11-04 | 1995-05-19 | Sony Corp | 半導体装置のダミーパッド構造 |
JP2001093908A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2012
- 2012-02-20 JP JP2012034077A patent/JP2013171928A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03153049A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 半導体装置 |
JPH0456237A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置 |
JPH05343466A (ja) * | 1992-06-11 | 1993-12-24 | Mitsubishi Electric Corp | 半導体装置のパッド構造 |
JPH0794548A (ja) * | 1993-09-20 | 1995-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH07130787A (ja) * | 1993-11-04 | 1995-05-19 | Sony Corp | 半導体装置のダミーパッド構造 |
JP2001093908A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
JP2008235786A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6958525B2 (ja) | インダクタ部品 | |
US8149565B2 (en) | Circuit board device and integrated circuit device | |
KR101659146B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
US8302287B2 (en) | Method of manufacturing a multilayer inductor | |
KR101219006B1 (ko) | 칩형 코일 부품 | |
JP5429376B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
KR101452130B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
US10811182B2 (en) | Inductor and method of manufacturing the same | |
US10645798B2 (en) | Composite component-embedded circuit board and composite component | |
JP2017022257A (ja) | 複合電子部品および抵抗素子 | |
JP6696121B2 (ja) | 複合電子部品および抵抗素子 | |
CN103377818A (zh) | 一种具有贯穿孔电感的高频元件及其制造方法 | |
KR101843184B1 (ko) | 적층형 칩 소자 및 그 제조방법 | |
US20130271251A1 (en) | Substrate-Less Electronic Component | |
US9961768B2 (en) | Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card | |
CN105766069A (zh) | 多层布线基板及具备该多层布线基板的探针卡 | |
JP2007201022A (ja) | 電子部品 | |
US10468183B2 (en) | Inductor and manufacturing method of the same | |
JP2017022256A (ja) | 複合電子部品および抵抗素子 | |
CN111755203B (zh) | 多层金属膜以及电感器部件 | |
JP2016136561A (ja) | 積層コンデンサ | |
JP2013171928A (ja) | 多層端子電極および電子部品 | |
WO2021008636A2 (zh) | 层叠片式电子器件及其制作方法 | |
JP5893371B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2012015326A (ja) | 薄膜コンデンサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160106 |