JP5077448B2 - 半導体チップ内蔵配線基板及びその製造方法 - Google Patents

半導体チップ内蔵配線基板及びその製造方法 Download PDF

Info

Publication number
JP5077448B2
JP5077448B2 JP2011002321A JP2011002321A JP5077448B2 JP 5077448 B2 JP5077448 B2 JP 5077448B2 JP 2011002321 A JP2011002321 A JP 2011002321A JP 2011002321 A JP2011002321 A JP 2011002321A JP 5077448 B2 JP5077448 B2 JP 5077448B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
film
electrode
thermoplastic resin
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011002321A
Other languages
English (en)
Other versions
JP2011228631A (ja
Inventor
幸宏 前田
宏司 近藤
嘉治 原田
毅 山内
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011002321A priority Critical patent/JP5077448B2/ja
Priority to DE102011006489.3A priority patent/DE102011006489B4/de
Priority to US13/076,525 priority patent/US8390106B2/en
Priority to CN201110086634.XA priority patent/CN102256452B/zh
Publication of JP2011228631A publication Critical patent/JP2011228631A/ja
Application granted granted Critical
Publication of JP5077448B2 publication Critical patent/JP5077448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73259Bump and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92222Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、熱可塑性樹脂を含む絶縁基材に配線部が形成され、両面に電極を有する半導体チップが内蔵された半導体チップ内蔵配線基板及びその製造方法に関するものである。
従来、両面に電極を有する半導体チップが内蔵された半導体チップ内蔵配線基板の一例として、特許文献1に開示された部品内蔵基板及びその製造方法がある。
この部品内蔵基板に内蔵される半導体チップは、表面から裏面まで貫通する複数の貫通孔が形成されており、これらの貫通孔内に貫通ビアが形成されている。また、半導体チップの表面には複数のバンプ(例えば、スタッドバンプ)が形成され、裏面には貫通ビアに接続された複数の背面端子が形成されている。このバンプ及び背面端子は、半導体チップ内の集積回路等に接続されており、電極として機能する。
この半導体チップは、硬化したガラス繊維強化樹脂剤等を基材として接続端子などを含む回路が形成されたコア基板の表面にバンプを介してフリップチップ実装されている。なお、コア基板の接続端子と半導体チップのバンプとは、例えば、超音波接合などによって接合される。また、コア基板と半導体チップとの間には、アンダーフィルが設けられている。
この半導体チップが実装されたコア基板上には、半導体チップに整合する開口部が形成されたガラス繊維強化樹脂のプリプレグが設けられている。半導体チップは、このプリプレグの開口部に配置される。
さらに、プリプレグ及び半導体チップ上、及び、コア基板の裏面には、引き回し配線層が配置されている。プリプレグ及び半導体チップ上の引き回し配線層の一部が半導体チップの背面端子と接続されており、コア基板の裏面上の引き回し配線層の一部がコア基板の回路に接続されている。
なお、この部品内蔵基板の製造方法(第2の方法)は、まず、表面側に金のスタッドバンプを備え、背面側に貫通ビアに接続されたアルミニウム端子を備えたSi系の半導体チップを準備する。また、銅膜がニッケル膜により覆われ、これらが金膜により覆われて構成された接続端子が回路に設けられたコア基板を準備する。
そして、コア基板の接続端子に半導体チップのスタッドバンプを超音波接合する。その後、アンダーフィル材を半導体チップとコア基板との間に充填して加熱により硬化させる。また、半導体チップの背面端子上に銅のスタッドバンプを形成する。
次いで、半導体チップに整合する開口部が設けられたプリプレグを、所定の荷重、温度の条件下でコア基板の表面に積層して硬化させる。その後、コア基板の両側に引き回し配線層を形成する。
また、従来、熱可塑性樹脂を含む絶縁基材に配線部が形成され、電子部品が内蔵された部品内蔵基板の製造方法として、例えば特許文献2に記載のものが知られている。
この製法方法では、表面に導体パターンが形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、電子部品を内蔵するように積層して積層体とする。
そして、積層体に対して上下から加圧しつつ加熱することで、樹脂フィルムに含まれる熱可塑性樹脂を軟化させ、これにより、樹脂フィルムを相互に接着して一括で一体化するとともに電子部品を封止する。また、ビアホール内に充填した導電ペーストを焼結して層間接続部(導電性組成物)を形成し、電子部品の電極と対応するパッド(導体パターン)や、導体パターン同士を電気的に接続する。
これによれば、電子部品を内蔵する多層基板を、加圧・加熱により一括で形成することができ、製造工程を簡素化することができる。
特開2009−272435号公報 特開2007−324550号公報
ところで、素子が集積された半導体チップ(ICチップ)では、素子の高集積化、高速化、半導体チップ(該半導体チップを内蔵した基板)の体格の増大抑制などのため、電極の間隔が益々狭いもの(所謂ファインピッチ)となってきている。このため、内蔵される電子部品として半導体チップ(ベアチップ)を採用し、再配線せずにフリップチップ実装する場合、上記特許文献2に示した方法では、隣り合う層間接続部間での電気絶縁性を確保しようとすると、非常に小径(例えば直径数μm〜10μm程度)のビアホールを形成せねばならず、ビアホールの形成や導電性ペーストの充填が困難となることが考えられる。
また、導電性ペーストの充填量も少ないため、半導体チップの電極や基板のパッドを構成する金属と拡散接合するのに十分な量の導電性粒子を確保できないことも考えられる。
これに対し、半導体チップの電極にスタッドバンプを設け、このスタッドバンプを基板のパッドに接続するフリップチップ実装を採用することも考えられる。しかしながら、電極がファインピッチ化されている場合、隣接する電極同士が接続(ショート)しないようにするためには、特許文献1に示されるように、スタッドバンプとパッドとを固相拡散接合する必要がある。
よって、製造工程を簡素化するために、上記特許文献2に示した方法を採用すると、半導体チップを内部に備えた積層体を上下から加圧する際に、固相化したスタッドバンプに応力が集中する可能性がある。このように、スタッドバンプに応力が集中すると、半導体チップにも応力が印加されることになり好ましくない。
本発明は上記問題点に鑑み、製造工程を簡素化するとともに、半導体チップへの応力を抑制することができる半導体チップ内蔵配線基板の製造方法を提供することを第1の目的とする。また、内蔵される半導体チップの信頼性を高めることができる半導体チップ内蔵配線基板を提供することを第2の目的とする。
上記第1の目的を達成する為に、請求項1に記載の発明は、
一方の面に第1電極を有すると共に、他方の面に第2電極を有した半導体チップを内蔵する半導体チップ内蔵配線基板の製造方法であって、
表面に導体パターンが形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも1枚おきに位置しつつ半導体チップの両電極形成面に隣接するように積層して積層体とする積層工程と、
積層体を加熱しつつ積層方向上下から加圧することにより、熱可塑性樹脂を軟化させて複数枚の樹脂フィルムを一括で一体化するとともに半導体チップを封止し、導電性ペースト中の導電性粒子を焼結体として、この焼結体と導体パターンを有した配線部を形成する加圧・加熱工程と、を備え、
積層工程においては、
第1電極にスタッドバンプが設けられた半導体チップと、樹脂フィルムからなり導体パターンの一部としてパッドが形成された第1フィルムとを、熱可塑性樹脂フィルムとしての第2フィルムを介してスタッドバンプとパッドとが向き合うように配置すると共に、半導体チップにおける第2電極が形成された電極形成面側には、少なくともビアホール内に導電性ペーストが充填された熱可塑性樹脂フィルムとしての第3フィルムを、第2電極と第3フィルムにおける導電性ペーストとが対向するように配置し、
加圧・加熱工程では、第1電極とスタッドバンプ及びスタッドバンプとパッドを固相拡散接合によって接合すると共に、第2電極と第3フィルムにおける導電性ペーストとを液相拡散接合によって接合し、第3フィルムにおける導電性ペースト中の導電性粒子を焼結体とすることを特徴とするものである。
本発明では、熱可塑性樹脂フィルムが、少なくとも1枚おきに位置しつつ半導体チップの両電極形成面に隣接するように、熱可塑性樹脂フィルムを含む複数枚の樹脂フィルムを積層して積層体とする。したがって、加圧・加熱によって、熱可塑性樹脂フィルムが含む熱可塑性樹脂を軟化させることで、複数枚の樹脂フィルムを一括で一体化するとともに、少なくとも半導体チップに隣接する熱可塑性樹脂フィルムによって半導体チップを封止することができる。また、上記加圧・加熱により、導電性ペースト中の導電性粒子を焼結体として導体パターンとともに配線部を形成することができる。このため、製造工程を簡素化することができる。
さらに、加圧・加熱工程では、半導体チップの第1電極側では、スタッドバンプとパッドとを固相拡散接合するのに対して、この裏面側(半導体チップの第2電極側)では、第2電極と導電性ペーストとを液相拡散接合する。このように、半導体チップの一方の面側を、加圧・加熱工程において液相とすることによって、半導体チップに印加される圧力を緩衝することができる。
このため、半導体チップの一方の面は、スタッドバンプを用いた固相拡散としてファインピッチ対応としながらも、加圧・加熱工程で半導体チップに印加される圧力を低減することができる。
以上より、本発明によれば、半導体チップ内蔵配線基板の製造工程を簡素化するとともに、半導体チップへの応力を抑制することができる。
なお、複数枚の樹脂フィルムとしては、熱可塑性樹脂フィルム以外にも、熱硬化性樹脂を含む熱硬化性樹脂フィルムを有しても良い。加圧・加熱工程において、熱可塑性樹脂フィルムを構成する熱可塑性樹脂を軟化させ、これにより樹脂フィルム同士を接着して一体化するので、積層体として熱可塑性樹脂フィルムが少なくとも1枚おきに位置すればよい。
熱可塑性樹脂を含む熱可塑性樹脂フィルムとしては、熱可塑性樹脂からなる第2フィルムを除けば、熱可塑性樹脂とともにガラス繊維などの無機材料を含むフィルムを採用することもできる。熱硬化性樹脂を含むフィルムについても同様である。なお、第1フィルムとしては、熱可塑性樹脂を含むフィルム及び熱硬化性樹脂を含むフィルムのいずれも採用することができる。
また、請求項2に示すように、第1電極はAl系材料、スタッドバンプはAu、第2電極はNi、導体パターンはCuを採用することができる。また、導電性ペーストは、少なくともSn,Agを含むものを採用することができる。
また、請求項3に示すように、積層工程においては、積層体における半導体チップの第2電極と向き合う方向の表層に、金属材料からなる放熱部材を配置し、加圧・加熱工程では、放熱部材と樹脂フィルムのビアホール内に充填された導電性ペーストとを接合するようにしてもよい。
このようにすることによって、半導体チップ内蔵配線基板の製造工程数を増加させることなく、放熱性を向上させることができる。
また、請求項4に示すように、積層工程の前工程として、第1フィルムを含む基板に対し、加熱しつつ加圧することにより、パッドを覆うように、第2フィルムを基板のパッド形成面に貼り付ける貼り付け工程と、第2フィルムを構成する熱可塑性樹脂の融点以上の温度で加熱しつつ加圧することにより、スタッドバンプを、第2フィルムを溶融させながら押し込んで、対応するパッドに圧接させるとともに、溶融した第2フィルムにて半導体チップと基板との間を封止するフリップチップ実装工程とを備えるようにしてもよい。
このように、積層工程の前工程において、半導体チップと、第1フィルムを含む基板との間に、熱可塑性樹脂フィルムからなる第2フィルムを配置し、熱可塑性樹脂の融点以上の温度で加熱しつつ加圧する。したがって、温度を熱可塑性樹脂の融点以上まで上げている間は、第2フィルムを構成する熱可塑性樹脂に流動性を持たせることができ、加圧によりスタッドバンプとパッドとの間に位置する熱可塑性樹脂を移動させ、スタッドバンプをパッドに直接接触させて、スタッドバンプとパッドとを圧接状態(換言すると仮接合状態)とすることができる。
このとき、加熱により流動性を有する熱可塑性樹脂が、スタッドバンプとパッドの接続部の周囲を含んで、半導体チップと基板の間を封止するため、各接続部間での電気的な絶縁性を確保することができる。また、接続部における接続信頼性を向上することができる。
また、スタッドバンプとパッドとが圧接状態となった時点でフリップチップ実装工程(加熱・加圧)を終了し、加圧・加熱工程で受ける加圧・加熱により、スタッドバンプとパッドとを固相拡散接合する。このように、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプとパッドとを固相拡散接合するので、圧接状態に比べて、半導体チップの電極とパッドとの電気的な接続信頼性を向上することができる。
また、フリップチップ実装工程では、スタッドバンプとパッドとを圧接状態としておき、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプとパッドとを固相拡散接合するので、フリップチップ実装工程において、スタッドバンプとパッドとを固相拡散接合とし、その後、加圧・加熱工程を実施する方法に比べて、製造時間を短縮することができる。
また、積層工程の前にスタッドバンプをパッドに接触させず、加圧・加熱工程にて、スタッドバンプをパッドに接触させ、且つ、接合状態となるようにすると、軟化した熱可塑性樹脂の緩衝効果により、スタッドバンプが第2フィルムに押し込まれにくくなり、その結果、スタッドバンプとパッドとの間に熱可塑性樹脂が残ってしまうことも考えられる。これに対し、請求項4においては、積層工程の前に、スタッドバンプとパッドとを圧接状態としておくので、加圧・加熱工程の加圧・加熱により、スタッドバンプとパッドとを確実に接合状態とすることができる。
また、請求項5に示すように、積層工程の前工程として、第1フィルムを含む基板に対し、パッド形成面に、パッドに対応する位置に貫通孔が設けられた第2フィルムを貼り付けた状態で、第2フィルムを構成する熱可塑性樹脂のガラス転移点以上の温度で加熱しつつ加圧することにより、スタッドバンプを、貫通孔を通じて対応するパッドに圧接させるとともに、軟化した第2フィルムにて半導体チップと基板との間を封止するフリップチップ実装工程を備えるようにしてもよい。
このように、フリップチップ実装工程における加熱・加圧の前に、パッドに対応する貫通孔を第2フィルムに予め設けておくので、熱量が同じであれば、請求項4に記載の発明よりも短時間で、スタッドバンプとパッドとの圧接状態及び第2フィルムによる封止構造を形成することができる。すなわち、フリップチップ実装工程での加熱・加圧時間、ひいては半導体チップ内蔵配線基板の製造時間をより短縮することができる。
また、加熱・加圧時間及び加圧条件が同じなら、請求項4に記載の方法より少ない熱量をもって、スタッドバンプとランドとの圧接状態を確保することができる。
この貫通孔については、請求項6に記載のように、パッドごとに設けても良い。これによれば、スタッドバンプとパッドとの各接続部の間に熱可塑性樹脂フィルムが位置するため、フリップチップ実装工程において、軟化した熱可塑性樹脂が接続部を覆いやすい。すなわち、貫通孔を設けながらも、各接続部間での電気的な絶縁性を確保しやすく、接続部における接続信頼性を向上しやすい。
なお、半導体チップの第1電極がファインピッチの場合、パッドもファインピッチとなる。このため、パッド(例えば直径30μm)よりも小さい貫通孔を形成することは困難である。しかしながら、層間接続部を形成するためのビアホールとは異なり、貫通孔には、導電性ペーストが充填されず、また、この貫通孔は、半導体チップの電極とパッドとを電気的に接続する接続部の体格を規定するものでもない。したがって、上記貫通孔については、パッドより大きくしても良いため、ビアホールよりも孔形成の自由度が高く、パッドごとに設けることができる。
一方、請求項7に記載のように、複数のパッドごとに1つ設けても良い。これによれば、1つのパッドごとに1つの貫通孔を設ける構成に比べて、パッド間の間隔(ピッチ)によらず、貫通孔を形成しやすい。換言すれば、ファインピッチに適している。
また、請求項8に記載のように、フリップチップ実装工程として、貫通孔が設けられた第2フィルムを、貫通孔の形成位置とは異なる位置を加熱しつつ加圧することにより、基板のパッド形成面に貼り付ける工程を含むと良い。
これによれば、予め貫通孔を設けておきながらも、基板に第2フィルムを貼り付ける際に、加熱・加圧によって貫通孔が潰れないように、貫通孔の形成位置とは異なる位置を加熱・加圧して貼り付けるため、半導体チップを基板に実装する際に、短時間でスタッドバンプとパッドとを圧接状態とすることができる。
一方、請求項9に記載のように、フリップチップ実装工程として、加熱しつつ加圧することにより、第2フィルムを、パッドを覆うように基板のパッド形成面に貼り付けた後、第2フィルムにおけるパッドに対応する位置に、貫通孔を形成する工程を含んでも良い。
これによれば、基板に第2フィルムを貼り付けた後に貫通孔を形成するため、位置精度よく貫通孔を形成することができる。
また、請求項10に示すように、積層工程では、半導体チップと第1フィルムとを、第2フィルムを介してスタッドバンプと前記パッドとが向き合う方向に分離した状態で積層すると共に、半導体チップにおける第2電極が形成された電極形成面側に、第2電極と第3フィルムにおける導電性ペーストとが対向するように第3フィルムを分離した状態で積層し、加圧・加熱工程では、スタッドバンプを、前記第2フィルムを溶融させながら押し込んで、前記パッドと前記スタッドバンプ、及び前記第1電極と前記スタッドバンプとを固相拡散接合により接合するようにしてもよい。
上記前工程を行うことなく半導体チップ内蔵配線基板を製造することができるので、製造時間を短縮することができる。
なお、半導体チップを封止する熱可塑性樹脂フィルム(例えば、第2フィルム、第3フィルム)は、5μm未満とすると、加圧・加熱工程において応力が高くなり、半導体チップの表面から剥がれる可能性がある。そこで、請求項11に示すように、半導体チップを封止する熱可塑性樹脂フィルムは、厚さが5μm以上であると好ましい。
このようにすることによって、半導体チップの表面から剥がれることを抑制することができる。
上記第2の目的を達成する為に、請求項12に記載の発明は、
少なくとも熱可塑性樹脂を含む絶縁基材と、
複数の素子が構成され、一方の面に第1電極を有すると共に他方の面に第2電極を有し、絶縁基材に埋設されてこの絶縁基材の熱可塑性樹脂により封止された半導体チップと、
絶縁基材に設けられ、半導体チップの第1電極及び第2電極と電気的に接続されるものであり、導体箔からなる導体パターンと、ビアホール内に設けられた層間接続部と、第1電極と導体パターンの一部としてのパッドとを接続する接続部とを含む配線部と、を備える半導体チップ内蔵配線基板であって、
第1電極における少なくとも接続部との界面、接続部とパッドとの界面、及び第2電極と層間接続部との界面には、拡散層が形成されており、
第2電極と電気的に接続される層間接続部を構成する少なくとも一つの元素は、融点が熱可塑性樹脂のガラス転移点よりも低く、接続部を構成する元素は、融点が熱可塑性樹脂の融点よりも高いことを特徴とするものである。
このような半導体チップ内蔵配線基板は、例えば、加圧・加熱工程によって、一括で製造することができる。また、第2電極と電気的に接続される層間接続部を構成する少なくとも一つの元素は、融点が熱可塑性樹脂のガラス転移点よりも低く、スタッドバンプを構成する元素は、融点が熱可塑性樹脂の融点よりも高いもとのすることによって、第1電極側では接合は固相拡散接合として、第2電極側での接合は液相拡散とすることができる。よって、上記加圧・加熱工程で製造した場合、半導体チップの一方の面側を、加圧・加熱工程において液相とすることによって、半導体チップに印加される圧力を緩和することができる。
このため、半導体チップの一方の面は、スタッドバンプを用いた固相拡散としてファインピッチ対応としながらも、加圧・加熱工程で半導体チップに印加される圧力を低減することができる。
以上より、本発明によれば、内蔵される半導体チップの信頼性を高めることができる。
また、請求項13に示すように、絶縁基材は、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも一枚おきに位置しつつ半導体チップの両電極形成面に隣接するように、複数枚の樹脂フィルムが積層され、熱可塑性樹脂フィルムを接着層として相互に接着されてなるようにしてもよい。
また、請求項14に示すように、絶縁基材における半導体チップの第2電極と向き合う方向の表層には、金属材料からなる放熱部材が配置され、この放熱部材は、配線部を介して第2電極と接続されるようにしてもよい。
このようにすることによって、放熱性を向上させることができる。
第1実施形態に係る製造方法により形成された半導体チップ内蔵配線基板の概略構成を示す断面図である。 図1に示す半導体チップ内蔵配線基板の製造工程のうち、半導体チップが実装された基板に積層する樹脂フィルムの準備工程を示す断面図である。 (a)〜(d)は、図1に示す半導体チップ内蔵配線基板の製造工程のうち、半導体チップを基板にフリップチップ実装する工程を示す断面図である。 図3に示す工程において、基板のパッド形成面に第2フィルムを貼り付けた状態を示す平面図である。 図1に示す半導体チップ内蔵配線基板の製造工程のうち、積層工程を示す断面図である。 図1に示す半導体チップ内蔵配線基板の製造工程のうち、加圧・加熱工程を示す断面図である。 図1に示す半導体チップ内蔵配線基板における、接続部の拡大図である。 第1実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、スタッドバンプ形成時の接続部の断面像である。 第1実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、半導体チップ内蔵配線基板における、半導体ユニットの形成工程後の接続部の断面像である。 第1実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、加圧・加熱工程後の接続部の断面像である。 図10の点線分の拡大像である。 比較例の製造方法により形成された半導体チップ内蔵配線基板における、加圧・加熱工程後の接続部の断面像である。 第1実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、加圧・加熱工程後の接続部の断面像である。 図13における半導体チップ部分の拡大像である。 第2実施形態に係る製造工程のうち、半導体チップを基板にフリップチップ実装する工程において、基板のパッド形成面に第2フィルムを貼り付けた状態を示す図であり、(a)は平面図、(b)は(a)のVIIB−VIIB線に沿う断面図である。 第2フィルムを貼り付けた状態の変形例を示す図であり、(a)は平面図、(b)は(a)のVIIIB−VIIIB線に沿う断面図である。 参考例に係る製造方法により形成された半導体チップ内蔵配線基板の概略構成を示す断面図である。 参考例に係る半導体チップ内蔵配線基板のはんだボール側の平面図である。 (a)〜(c)は、参考例に係る製造方法を説明する工程別断面図ですある。 参考例における導電性ペーストを採用した場合の加圧・加熱工程における導電性ペースト及び熱可塑性樹脂フィルムの状態を示すグラフである。
本発明は、半導体チップ内蔵配線基板を形成するに当たり、1)スタッドバンプが設けられた半導体チップ(ベア状態のICチップ)を、熱可塑性樹脂からなる第2フィルムを介して、パッドが設けられた第1フィルムからなる基板にフリップチップ実装する、2)実装後、PALAPとして知られる一括積層法にて配線基板を形成する際に、半導体チップが実装された基板を内蔵させる、という2つのステップを経るとともに、これら2つのステップにおける、スタッドバンプとパッドとの接続状態に主たる特徴がある。
したがって、配線基板の基本的な構成や製造方法は、特に断りのない限り、本出願人がこれまで出願してきたPALAPに関する構成を適宜採用することができる。なお、PALAPは株式会社デンソーの登録商標である。
(第1実施形態)
以下、本発明の実施形態を図に基づいて説明する。なお、絶縁基材20の厚み方向(換言すれば、複数枚の樹脂フィルムの積層方向)を単に厚み方向と示し、該厚み方向に垂直な方向を単に垂直方向と示す。また、特に断りのない限り、厚さとは、厚み方向に沿う厚さを示すものとする。
図1に示す半導体チップ内蔵配線基板10(以下、単に配線基板10と示す)は、半導体チップを内蔵する配線基板の基本的な構成要素として、絶縁基材20、絶縁基材20に設けられた導体パターン30及び層間接続部40、絶縁基材20の内部に埋設、すなわち内蔵された半導体チップ50、を備えている。さらに図1に示す配線基板10は、上記した基本構成要素に加え、放熱部材60を備えている。半導体チップ内蔵配線基板10は、このような構成要素を備えるものであるため、単に半導体装置とも称することができる。
絶縁基材20は、電気絶縁材料からなり、この絶縁基材20以外の構成要素、図1に示す例では導体パターン30、層間接続部40、半導体チップ50、及び放熱部材60を所定位置に保持する基材としての機能を果たすとともに、半導体チップ50をその内部に保持して保護する機能を果たすものである。
この絶縁基材20は、主として樹脂を含むとともに、この樹脂として少なくとも熱可塑性樹脂を含むものであり、熱可塑性樹脂フィルムを含む複数枚の樹脂フィルムが積層され、加圧・加熱により接着・一体化されてなる。熱可塑性樹脂を含む理由は、後述する加圧・加熱工程にて一括で絶縁基材20を形成する際に、高温度に耐え、軟化した熱可塑性樹脂を接着材及び封止材として利用するためである。
このため、複数枚の樹脂フィルムとしては、積層状態で、少なくとも1枚おきに位置するように熱可塑性樹脂フィルムを含めば良い。例えば熱可塑性樹脂フィルムのみを含む構成としても良いし、熱可塑性樹脂フィルムとともに熱硬化性樹脂フィルムを含む構成としても良い。
熱可塑性樹脂フィルムとしては、熱可塑性樹脂とともに、ガラス繊維、アラミド繊維などの無機材料を含むフィルム、及び、無機材料を含まない熱可塑性樹脂からなるフィルムの少なくとも一方を採用することができる。同様に、熱硬化性樹脂フィルムとしては、熱硬化性樹脂とともに、上記無機材料を含むフィルム、及び、無機材料を含まない熱硬化性樹脂からなるフィルムの少なくとも一方を採用することができる。
本実施形態に係る絶縁基材20は、図1に示すように、厚み方向において、一面20a側から、熱硬化性樹脂フィルム21a、熱可塑性樹脂フィルム22a、熱硬化性樹脂フィルム21b、熱可塑性樹脂フィルム22b、熱硬化性樹脂フィルム21c、熱可塑性樹脂フィルム22c、熱硬化性樹脂フィルム21d、熱可塑性樹脂フィルム22dの順に計8枚の樹脂フィルムが積層されてなる。すなわち、熱可塑性樹脂フィルムと熱硬化性樹脂フィルムとが交互に積層されて、絶縁基材20が構成されている。
また、熱硬化性樹脂フィルム21a〜21dとして、ガラス繊維などの無機材料を含まない、熱硬化性ポリイミド(PI)からなるフィルムを採用している。一方、熱可塑性樹脂フィルム22a〜22dとして、ガラス繊維などの無機材料や線膨張係数などを調整するための無機フィラーを含まない、ポリエーテルエーテルケトン(PEEK)30重量%とポリエーテルイミド(PEI)70重量%からなる樹脂フィルムを採用している。
上記した樹脂フィルムのうち、熱硬化性樹脂フィルム21bが、半導体チップ50が実装される基板(第1フィルム)に相当し、熱可塑性樹脂フィルム22bが、半導体チップ50と基板としての熱硬化性樹脂フィルム21bとの間を封止する第2フィルムに相当し、さらに、熱可塑性樹脂フィルム22cが、熱硬化性樹脂フィルム21bと共に半導体チップ50を封止する第3フィルムに相当する。
導体パターン30は、導体箔をパターニングしてなるものであり、半導体チップ50と外部とを電気的に接続する配線部として用いられるものである。さらには、電気的な配線部だけでなく、半導体チップ50に構成された素子の動作による熱を外部に放熱するための放熱配線部として用いることもできる。
一方、層間接続部40は、樹脂フィルムにおいて、厚み方向に沿って設けられたビアホール(貫通孔)に導電性ペーストが充填され、この導電性ペースト中の導電性粒子を加圧・加熱により焼結してなるものである。この層間接続部40が、特許請求の範囲に記載の焼結体に相当する。層間接続部40も、導体パターン30と共に、半導体チップ50と外部とを電気的に接続する配線部として用いられるものである。また、上記放熱配線部として用いることもできる。
本実施形態では、導体パターン30と層間接続部40とにより、半導体チップ50の電極51a(AuAl合金層521),51bと外部接続用電極35とを電気的に接続する配線部が構成されている。また、上記配線部を構成する導体パターン30及び層間接続部40とは別の導体パターン30及び層間接続部40により、半導体チップ50のダミー電極51cと放熱部材60とを熱的に接続する放熱配線部が構成されている。なお、電極51aが、特許請求の範囲に記載の第1電極に相当し、電極51b,51cが、特許請求の範囲に記載の第2電極に相当する。また、電極51aは、後ほど詳しく説明するが、加圧・加熱工程前は半導体チップ50に設けられたAl系材料からなる電極である。しかしながら、加圧・加熱工程後においては、電極51aの接続部52と対向する部位の厚み方向において、電極51aを構成する全てのAlがAuAl合金化されて、AuAl合金を主として含んでいるAuAl合金層521となる(図7参照)。つまり、接続部52の直下は、AuAl合金層521となる。換言すると、半導体チップ50と接続部52とによって挟まれた部位は、AuAl合金層521となる。なお、少なくとも半導体チップ50と接続部52とによって挟まれた部位、つまり、電極51aの接続部52と対向する部位の厚み方向の全てがAuAl合金層521であればよい。ただし、図7に示すように、例えば、SiNなどからなる絶縁膜53で覆われた部位は、電極51aを構成するAlが残っている。
配線部は、具体的には、導体パターン30が、銅(Cu)箔をパターニングしてなる。そして、導体パターン30として、半導体チップ50の電極51aに対応するパッド31、同じく電極51bに対応するパッド32、同じくダミー電極51cに対応するパッド33、垂直方向に延びた横配線部34を含んでいる。さらには、外部機器との接続に供せられる外部接続用電極35も、導体パターン30の一部として含んでいる。
そして、各パッド31〜33は、半導体チップ50の対応する電極51のピッチに合わせたピッチで設けられている。図示しないが、本実施形態では、電極51aが、1辺10個で一列の矩形環状に配置されており、電極51aに対応するパッド31も、電極51aの配置に対応して複数のパッド31が図4に示すように矩形環状に設けられている。そして、各パッド31は、図1に示すように、同一層に設けられた横配線部34により、矩形環状の環の外側又は内側(図1では外側を例示)に引き出され(再配線)されて、層間接続部40と接続されている。なお、図4では、便宜上、横配線部34を省略して図示している。
また、本実施形態では、層間接続部40が、Ag−Sn合金からなる。そして、層間接続部40として、配線部のうちの縦配線部を構成する層間接続部41と、ダミー電極51cと放熱部材60とを熱的に接続するための層間接続部42を含んでいる。
そして、層間接続部41と横配線部34、パッド31,32を含んで配線部が構成されている。また、層間接続部42とパッド33を含んで放熱配線部が構成されている。
Cuからなる導体パターン30とAg−Sn合金からなる層間接続部40との界面には、CuとSnとが相互に拡散してなる金属拡散層(Cu−Sn合金層)が形成され、これにより、導体パターン30と層間接続部40との接続信頼性が向上されている。
また、Cuからなる導体パターン30としてのパッド31と、半導体チップ50の電極51a上に設けられ金(Au)からなり半導体チップ50と外部とを電気的に接続する配線部として用いられる接続部52との界面には、CuとAuとが相互に拡散してなる金属拡散層であるCuAu合金層522(好ましくは、CuAu合金層)が形成され(図7参照)、これにより、パッド31と接続部52との接続信頼性が向上されている。
また、本実施形態では、絶縁基材20の一面20a側表層をなす熱硬化性樹脂フィルム21aの内面に、導体パターン30として外部接続用電極35が形成されている。
半導体チップ50は、シリコンなどの半導体基板に、トランジスタ、ダイオード、抵抗、コンデンサなどの素子が集積され、回路(大規模集積回路)が構成されたICチップ(ベアチップ)である。この半導体チップ50の表面には、外部との接続用に電極51が形成されており、この電極51として、少なくとも上記配線部が接続される電極を含む。また、半導体チップ50は、上記した絶縁基材20によって封止されている。
本実施形態では、図1に示すように、上記回路と電気的に接続されたAuAl合金層521,電極51bと、上記回路とは接続されず、電気的な接続機能を提供しないダミー電極51cとが形成されている。
半導体チップ50の一面側には、半導体チップ50の電極51aのAlと接続部52を構成するAuとの固相拡散によって、Au−Al合金(主としてAuAl合金)からなり、アルミニウム(Al)を金属単体で含まないAuAl合金層521が複数形成されている。つまり、このAuAl合金層521は、加圧・加熱工程前の半導体チップ50の電極51aが合金化したものであり、加圧・加熱工程後の半導体チップ50の電極(第1電極)に相当するものである。よって、このAuAl合金層521には、Auからなる接続部52がそれぞれ接続されている。AuAl合金層521は、後述する加圧・加熱工程の前までは、Auを含まず、Al系材料から構成された電極51aであり、加圧・加熱工程でのAlに対するAuの固相拡散により、全てのAlがAuと化合してAlを金属単体で含まない構成となっている。なお、接続部52(加圧・加熱工程前のスタッドバンプ52a)を構成する元素(ここでは、Au)は、融点が熱可塑性樹脂の融点よりも高いものを採用する。
接続部52下の接合面において、AuAl合金層521中に単体でAlが残存すると(つまり、この半導体チップとスタッドバンプ52aとの界面に、電極51aのAlが単体で残存すると)、高温の使用環境において、電極51aのAlに接続部52のAuが固相拡散し、AuAlが生成される。このAuAlの成長速度はAuAlに比べて格段に速く、このため、AuAlの生成にAuの拡散が間に合わずに、半導体チップ50と接合部52との間(例えば、AuAlとAuAlとの間)にカーケンダルボイドを生じる(図12のボイドB1)。また、カーケンダルボイドを起点としてクラックが生じる。
これに対し、本実施形態では、AuAl合金層521が、Alを金属単体で含まず、Au−Al合金の最終生成物であるAuAl合金を主として含んでいる。したがって、高温の使用環境においても、カーケンダルボイド、ひいてはクラックが生じるのを抑制することができる。従って、本発明の製造方法によって製造された半導体チップ内蔵配線基板10は、車両のエンジンルームなどに配置され、使用環境が高温になる電子装置などに好適である。
ただし、本発明は、これに限定されるものではなく、電極51aにおける少なくとも接続部52との界面にAuとAlとの合金層を備えるものであればよい。
また、電極51a(AuAl合金層521)間のピッチ(間隔)は、半導体チップ50の反対側の面に形成された電極(51b,51c)のピッチよりも狭いものとなっている。具体的には、数十μmピッチ(例えば60μmピッチ)となっている。
一方、半導体チップ50の電極51a形成面とは反対側の面には、Ni系材料からなる電極51b及びダミー電極51cがそれぞれ形成されている。これら電極51b,51cには、対応するパッド32,33との接続部として、層間接続部41,42がそれぞれ接続されている。Niからなる電極51b,51cとAg−Sn合金からなる層間接続部41,42との界面には、SnとNiとが相互に拡散してなる金属拡散層(Ni−Sn合金層)が形成され、これにより、導体パターン30と層間接続部40との接続信頼性が向上されている。なお、電極51b,51cは、例えば百μm単位のピッチで形成されている。なお、電極51b,51cと電気的に接続される層間接続部41,42を構成する少なくとも一つの元素(ここでは、Sn)は、融点が熱可塑性樹脂のガラス転移点(換言すると、熱可塑性樹脂が軟化する軟化点)よりも低いものである。つまり、電極51b,51と層間接続部41,42とは、後述する加圧・加熱工程において液相拡散することで金属拡散層が形成されている。
このように、半導体チップ50は、両面に、電気的な接続機能を提供する電極51a,51bを有するとともに、電気的な接続機能を提供しないダミー電極51cも有している。両面に電極51a,51bを有するのは、素子として、厚み方向に電流が流れる素子、例えば縦型のMOSFETやIGBT、抵抗などを含むためである。
放熱部材60は、Cuなどの金属材料からなり、半導体チップ50に構成された素子の動作による熱を外部に放熱するためのものである。このような放熱部材60としては、所謂ヒートシンク、放熱フィンなどを採用することができる。
本実施形態では、Cuからなり、絶縁基材20の一面20bと略一致する大きさ及び形状を有する平板状の放熱部材60を採用している。そして、この放熱部材60に熱可塑性樹脂フィルム22dが密着することで、放熱部材60が絶縁基材20の一面20bに固定されている。
また、放熱部材60には、熱可塑性樹脂フィルム22dに形成された層間接続部42の一端が接続されている。本実施形態では、Cuからなる放熱部材60と、Ag−Sn合金からなる層間接続部42との界面に、CuとSnとが相互に拡散してなる金属拡散層(Cu−Sn合金層)が形成され、これにより、層間接続部42(放熱配線部)と放熱部材60との接続信頼性が向上されている。
本実施形態では、半導体チップ50で生じた熱が、ダミー電極51cから、層間接続部42及びパッド33からなる放熱配線部を通じて放熱部材60に伝達される構成となっている。このため、放熱性が向上されている。
また、絶縁基材20の一面20a側には、一面20a側から外部接続用電極35を底面として形成された孔内にメッキ膜などの導電部材が配置され、この導電部材上にはんだボール70が形成されている。
このように、本実施形態では、半導体チップ50が、両面に電気的な接続機能を提供する電極51a,51bを有しながら、絶縁基材20の一面20b側に放熱部材60を設け、絶縁基材20の一面20a側のみに外部接続用電極35を設けている。すなわち、半導体チップ50が両面電極構造でありながら、配線基板10は片面電極構造となっている。
次に、上記した配線基板(半導体装置)10の製造方法について説明する。なお、導電性ペーストを示す符号40aの後の括弧内は、対応する層間接続部の符号を記載している。
先ず、積層体を加圧・加熱して配線基板10を形成すべく、積層体を構成する要素を準備する。半導体チップ50が実装された基板(以下、半導体ユニット80と示す)と、該半導体ユニット80に積層される複数枚の樹脂フィルムとをそれぞれ準備する。
本実施形態では、上記したように、熱硬化性樹脂フィルム21a〜21dとして、ガラス繊維などの無機材料を含まない、熱硬化性ポリイミド(PI)からなるフィルムを採用する。本実施形態では、一例として、全ての樹脂フィルム21a〜21dの厚さを同一(例えば50μm)とする。
一方、熱可塑性樹脂フィルム22a〜22dとして、ガラス繊維などの無機材料や線膨張係数などを調整するための無機フィラーを含まない、ポリエーテルエーテルケトン(PEEK)30重量%とポリエーテルイミド(PEI)70重量%からなる樹脂フィルムを採用する。本実施形態では、一例として、樹脂フィルム22a,22c,22dを同一の厚さ(例えば80μm)とし、第2フィルムとしての熱可塑性樹脂フィルム22bを、上記樹脂フィルム22a,22c,22dよりも薄い厚さ(例えば50μm)とする。
この準備工程では、PALAPとして知られる一括積層法で周知のごとく、一括積層する前に、絶縁基材20を構成する樹脂フィルムに対して、導体パターン30を形成したり、焼結により層間接続部40となる導電性ペースト40aをビアホールに充填しておく。導体パターン30や、導電性ペースト40aが充填されるビアホールの配置は、上記した配線部や放熱配線部に応じて適宜決定される。
導体パターン30は、樹脂フィルムの表面に貼着した導体箔をパターニングすることで形成することができる。絶縁基材20を構成する複数枚の樹脂フィルムとしては、導体パターン30を有する樹脂フィルムを含めばよく、例えば全ての樹脂フィルムが導体パターン30を有する構成や、一部の樹脂フィルムが導体パターン30を有さない構成も採用することができる。また、導体パターン30を有する樹脂フィルムとしては、片面のみに導体パターン30を有する樹脂フィルム、積層方向における両面に導体パターン30を有する樹脂フィルムのいずれも採用することができる。
一方、導電性ペースト40aは、導電性粒子にエチルセルロース樹脂やアクリル樹脂などを保形性付与のため添加し、テルピネオールなどの有機溶剤を加えた状態で混練することで得ることができる。そして、炭酸ガスレーザなどにより、樹脂フィルムを貫通するビアホールを形成し、スクリーン印刷などによって、導電性ペースト40aをビアホール内に充填する。ビアホールは、上記導体パターン30を底面として形成しても良いし、導体パターン30の無い位置に、ビアホールを形成しても良い。
導体パターン30上にビアホールを形成する場合、導体パターン30が底となるため、ビアホール内に導電性ペースト40aを留めることができる。一方、導体パターン30を有さない樹脂フィルム、又は、導体パターン30を有しながらも、導体パターン30の形成位置とは異なる位置にビアホールを形成する場合には、底のないビアホール内に導電性ペースト40aを留めるために、本出願人による特願2008-296074号に記載の導電性ペースト40aを用いる。また、この導電性ペースト40aを充填する装置(方法)としては、本出願人による特願2009−75034号に記載の装置(方法)を採用すると良い。
この導電性ペースト40aは、導電性粒子に対し、導電性粒子の焼結温度よりも低い温度で分解または揮発するとともに、該温度よりも低く、室温よりも高い温度で溶融状態となり、室温で固体状態となる低融点室温固体樹脂が添加されている。低融点室温固体樹脂としては、例えばパラフィンがある。これによれば、充填時には加温することで、低融点室温固体樹脂が溶融してペースト状となり、充填後の冷却において、低融点室温固体樹脂が固化することで導電性ペースト40aも固まって、ビアホール内に保持することができる。なお、充填する際には、ビアホールの一端を平坦な部材にて塞いでおけば良い。
先ず、半導体ユニット80に積層される6枚の樹脂フィルム21a,21c,21d,22a,22c,22dを準備する工程を説明する。
本実施形態では、図2に示すように、6枚の樹脂フィルム21a,21c,21d,22a,22c,22dのうち、熱硬化性樹脂フィルム21a,21c,21dのみ、片面に銅箔(例えば厚さ18μm)が貼着されたフィルムを準備し、銅箔をパターニングして導体パターン30をそれぞれ形成する。なお、半導体ユニット80を構成する残り2枚の樹脂フィルム21b,22bについても、熱硬化性樹脂フィルム21bのみ片面に銅箔(同じく厚さ18μm)が貼着されたフィルムを準備し、この銅箔をパターニングして導体パターン30を形成する。
すなわち、熱硬化性樹脂フィルム21a〜21dは片面に導体パターン30を有する構成とし、熱可塑性樹脂フィルム22a〜22dは、導体パターン30を有さない構成とする。
また、6枚の樹脂フィルム21a,21c,21d,22a,22c,22dのうち、導体パターン30として外部接続用電極35を片面(積層状態で内面)に有し、絶縁基材20の一面20a側の表層を構成する熱硬化性樹脂フィルム21aを除く5枚の樹脂フィルム21c,21d,22a,22c,22dに、ビアホール(符号略)をそれぞれ形成し、該ビアホール内に導電性ペースト40aを充填する。そして充填後、乾燥工程にて溶剤を揮発させる。
本実施形態では、熱硬化性樹脂フィルム21a,21c,21dのみに導体パターン30を形成するため、導体パターン30を形成しない熱可塑性樹脂フィルム22a,22c,22dについては、導電性粒子としてAg粒子とSn粒子を所定の比率で含み、且つ、上記したように、パラフィンなどの低融点室温固体樹脂が添加された導電性ペースト40aを用いる。
熱硬化性樹脂フィルム21a,21c,21dについては、熱可塑性樹脂フィルム22a,22c,22dと同じ導電性ペースト40aを用いても良いし、導電性粒子としてAg粒子とSn粒子を所定の比率で含み、低融点室温固体樹脂を含まない導電性ペースト40aを採用しても良い。
さらに、この準備工程では、積層体が半導体チップ50を収容する空洞を有するために、複数枚の樹脂フィルムの一部に予め空洞部を形成しておく。本実施形態では、熱硬化性樹脂フィルム21cに、半導体チップ50を収容するための空洞部23を形成する。このため、空洞部23を有する熱硬化性樹脂フィルム21cは矩形枠状を呈する。
空洞部23は、パンチやドリルなどによる機械的加工、レーザ光の照射により形成することができ、半導体チップ50の体格に対し、所定のマージンをもって形成される。空洞部23の形成タイミングとしては、導体パターン30及び層間接続部40の形成前、形成後のいずれでも良い。
また、上記した樹脂フィルム21a,21c,21d,22a,22c,22dの準備工程に並行して、半導体ユニット80の形成工程(前工程)を実施する。
先ず、少なくとも第1フィルムを含み、半導体チップ50を実装するための基板を構成する樹脂フィルムと、基板と半導体チップ50との間を封止する第2フィルムを準備する。
本実施形態では、図3(a)に示すように、基板をなす第1フィルムとしての熱硬化性樹脂フィルム21bと第2フィルムとしての熱可塑性樹脂フィルム22bを準備する。熱硬化性樹脂フィルム21bについては片面に銅箔が貼着されたものを準備し、この銅箔をパターニングして導体パターン30を形成する。このとき、導体パターン30として、パッド31も形成される。
次いで、加熱・加圧することで、熱可塑性樹脂フィルム22bを、パッド31を覆うように基板のパッド形成面に貼り付ける。
本実施形態では、図3(b)及び図4に示すように、熱可塑性樹脂フィルム22bを、パッド31を覆うように、基板としての熱硬化性樹脂フィルム21bのパッド形成面に熱圧着する。なお、図4に二点鎖線で示す領域は、半導体チップ50の搭載領域24を示している。
具体的には、熱可塑性樹脂フィルム22bの温度が、該フィルム22bを構成する熱可塑性樹脂のガラス転移点以上、融点以下となるように加熱しつつ、熱硬化性樹脂フィルム21b側に加圧することで、軟化した熱可塑性樹脂を熱硬化性樹脂フィルム21bのランド形成面及び導体パターン30の表面に密着させる。
熱可塑性樹脂フィルム22bを熱硬化性樹脂フィルム21bに熱圧着した後、樹脂フィルム21b,22bに導体パターン30を底面としてビアホールを形成するとともに、ビアホールに対して、図3(b)に示すように導電性ペースト40aを充填する。ここでは、いずれも導体パターン30を底面とするため、導電性ペースト40aとして、低融点室温固体樹脂を含まない導電性ペーストを採用しても良いし、低融点室温固体樹脂を含む導電性ペーストを採用しても良い。
次に、別途準備した半導体チップ50を、基板にフリップチップ実装する。
半導体チップ50には、基板に対する搭載面の電極51a上にスタッドバンプ52aが形成されている。本実施形態では、Al系材料からなる電極51a上に、例えばワイヤを使った周知の方法でAuからなるスタッドバンプ52a(鋲状のバンプ)が形成されている。なお、この段階では、図8に示すように、半導体チップ50とスタッドバンプ52aとの間には、電極51aのAlが残存している。
そして、図3(c)に示すように、例えばパルスヒート方式の熱圧着ツール100により、この半導体チップ50を、基板搭載面の裏面側から加熱しつつ基板に向けて加圧する。このとき、熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂の融点(PEEK:PEI=30:70で330℃)以上の温度で加熱しつつ、熱硬化性樹脂フィルム21b側に加圧する。
熱圧着ツール100からの熱が半導体チップ50に伝わり、スタッドバンプ52aの先端温度が熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂の融点以上となると、スタッドバンプ52aが接する熱可塑性樹脂フィルム22bの部分が溶融する。したがって、熱可塑性樹脂フィルム22bを溶融させながら、スタッドバンプ52aを熱可塑性樹脂フィルム22bに押し込んで、対応するパッド31に接触させることができる。これにより、図3(d)に示すように、スタッドバンプ52aとパッド31とを圧接状態とすることができる。なお、この段階では、図9に示すように、半導体チップ50とスタッドバンプ52aとの間には、電極51aのAlが残存している。
また、溶融・軟化した熱可塑性樹脂は、圧力を受けて流動し、半導体チップ50の基板搭載面、熱硬化性樹脂フィルム21bのパッド形成面、導体パターン30、電極51a、及びスタッドバンプ52aに密着する。したがって、図3(d)に示すように、熱可塑性樹脂フィルム22bによって、半導体チップ50と熱硬化性樹脂フィルム21b(基板)との間を封止することができる。このようにして、半導体ユニット80を形成する。
本実施形態では、フリップチップ実装時の加熱温度を、融点よりも若干高い350℃程度とし、1つのスタッドバンプ52aにかかる荷重が20〜50gf程度となる圧力を印加する。これにより、短時間で、スタッドバンプ52aとパッド31とを圧接状態とすることができる。
なお、圧接状態となった後も、加熱・加圧を継続すると、スタッドバンプ52aを構成するAuとパッド31を構成するCuとが相互に拡散(固相拡散)し、金属拡散層(Cu−Au合金層)を形成する。また、スタッドバンプ52aを構成するAuが電極51aに含まれるAlに対して固相拡散し、金属拡散層(Au−Al合金層)を形成する。しかしながら、このような金属拡散層を形成するには、上記した圧接状態を形成するのに比べ、加熱・加圧時間として長時間を要する。1つの半導体チップ50を基板に実装するのに長時間を要すると、半導体チップ50を内蔵する配線基板10の形成時間が結果として長くなり、製造コストも増加してしまう。また、その間、電極51a、スタッドバンプ52a、パッド31の電気的な接続部以外の箇所にも、不必要な熱が印加されることとなる。このため、この実装工程では、スタッドバンプ52aとパッド31との接続状態を圧接状態にとどめる。
また、本実施形態では、熱可塑性樹脂フィルム22bを熱硬化性樹脂フィルム21bに貼り付けた後で、ビアホールを形成し、導電性ペースト40aを充填する例を示した。しかしながら、貼り付け前の状態で、各樹脂フィルム21b,22bにビアホールを形成し、導電性ペースト40aを充填しても良い。
導電性ペースト40aについては、半導体チップ50を、基板にフリップチップ実装する際の加熱・加圧や、熱可塑性樹脂フィルム22bを貼り付け前に形成した場合には、貼り付け時の加圧・加熱により、導電性粒子が焼結されて層間接続部40(41)を形成しても良いし、焼結されずに半導体ユニット80が形成された時点で導電性ペースト40aのままでも良い。また、一部が焼結された状態としても良い。本実施形態では、フリップチップ実装後の状態で導電性ペースト40aとする。
次に、積層体を形成する積層工程を実施する。この工程では、表面に導体パターン30が形成された樹脂フィルム、ビアホール内に導電性ペースト40aが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂フィルムが、少なくとも1枚おきに位置しつつ半導体チップ50の電極形成面及び該電極形成面の裏面に隣接するように積層する。
本実施形態では、図5に示すように、積層方向における一端側から、熱硬化性樹脂フィルム21a、熱可塑性樹脂フィルム22a、熱硬化性樹脂フィルム21b、熱可塑性樹脂フィルム22b、熱硬化性樹脂フィルム21c、熱可塑性樹脂フィルム22c、熱硬化性樹脂フィルム21d、熱可塑性樹脂フィルム22dの順となるように、複数枚の樹脂フィルム21a,21c,21d,22a,22c,22dと半導体ユニット80を積層する。このように本実施形態では、熱可塑性樹脂フィルム22a〜22dと熱硬化性樹脂フィルム21a〜21dとを交互に位置するように積層する。
さらには、熱可塑性樹脂フィルム22d上に放熱部材60を積層する。なお、図5では、便宜上、積層体を構成する要素を、離間させて図示している。
詳しくは、熱硬化性樹脂フィルム21aの導体パターン形成面上に熱可塑性樹脂フィルム22aを積層し、熱可塑性樹脂フィルム22a上に、半導体ユニット80を、熱硬化性樹脂フィルム21bを搭載面として積層する。半導体ユニット80における熱可塑性樹脂フィルム22b上であって、半導体チップ50の周囲には、熱硬化性樹脂フィルム21cを、導体パターン形成面とは反対側の面を搭載面として積層する。また、熱硬化性樹脂フィルム21c及び半導体チップ50上に熱可塑性樹脂フィルム22cを積層し、熱可塑性樹脂フィルム22c上に導体パターン形成面を搭載面として、熱硬化性樹脂フィルム21dを積層する。そして、熱硬化性樹脂フィルム21d上に熱可塑性樹脂フィルム22dを積層し、さらに放熱部材60を積層して、1つの積層体を形成する。
この積層体では、積層方向において、半導体チップ50に隣接する樹脂フィルムが、熱可塑性樹脂フィルム22b,22cとなる。少なくともこれら樹脂フィルム22b,22cは、加圧・加熱工程において、半導体チップ50の周囲を封止する機能を果たす。本実施形態では、垂直方向において半導体チップ50を取り囲む樹脂フィルムが熱硬化性樹脂フィルム21cであるので、上記2枚の樹脂フィルム22b,22cが、半導体チップ50の周囲を封止する機能を果たす。
このように、半導体チップ50を封止する熱可塑性樹脂フィルム22b,22cとしては、熱可塑性樹脂フィルムにガラス繊維やアラミド繊維などの無機材料を含まないだけでなく、線膨張係数や融点を調整するための無機フィラー(フィラー)も含まないものを採用することが好ましい。こうすることで、加圧・加熱工程において、半導体チップ50に、局所的に応力がかかるのを抑制することができる。
しかしながら、線膨張係数や融点を調整するための無機フィラーも含まない熱可塑性樹脂フィルム22b,22cを採用すると、無機フィラーが無い分、半導体チップ50との線膨張係数差が大きくなり、これにともなう応力が増加することが考えられる。したがって、応力低減のために、熱可塑性樹脂フィルム22b,22cとして弾性率の低い(例えば10GPa以下)樹脂フィルムを採用すると良い。
また、半導体チップ50を封止する熱可塑性樹脂フィルム22b,22cとしては、厚さが5μm以上のものを採用することが好ましい。5μm未満とすると、加圧・加熱工程において、これら樹脂フィルム22b,22cの応力が高くなり、半導体チップ50の表面から剥がれてしまう恐れがあるためである。
次いで、真空熱プレス機を用いて積層体を積層方向上下から加圧しつつ加熱する加圧・加熱工程を実施する。この工程では、熱可塑性樹脂を軟化させて複数枚の樹脂フィルムを一括で一体化するとともに半導体チップ50を封止し、導電性ペースト40a中の導電性粒子を焼結体として、該焼結体と導体パターン30を有した配線部を形成する。
加圧・加熱工程では、樹脂フィルムを一括で一体化して絶縁基材20とするとともに、導電性ペースト40a中の導電性粒子を焼結体とするために、樹脂フィルムを構成する熱可塑性樹脂のガラス転移点以上融点以下の温度、数MPaの圧力を所定時間保持する。本実施形態では、280℃〜330℃のプレス温度、4〜5MPaの圧力を5分以上(例えば10分)保持する。
先ず、加圧・加熱工程において、樹脂フィルム部分の接続について説明する。
1枚おきに配置された熱可塑性樹脂フィルム22a〜22dは、上記加熱により軟化する。このとき、圧力を受けているため、軟化した熱可塑性樹脂フィルム22a〜22dは、隣接する熱硬化性樹脂フィルム21a〜21dに密着する。これにより、複数の樹脂フィルム21a〜21d,22a〜22dが一括で一体化し、絶縁基材20が形成される。このとき、放熱部材60にも、隣接する熱可塑性樹脂フィルム22dが密着するため、放熱部材60も絶縁基材20に一体化する。
また、半導体チップ50に隣接する熱可塑性樹脂フィルム22b,22cは、圧力を受けて流動し、半導体チップ50の電極51a形成面、及び、その裏面である電極51b,51c形成面に密着する。また、半導体チップ50の側面と熱硬化性樹脂フィルム21cとの隙間にも入り込み、該隙間を埋めるとともに、半導体チップ50の側面に密着する。したがって、熱可塑性樹脂(熱可塑性樹脂フィルム22b,22c)により、半導体チップ50が封止される。
次に、加圧・加熱工程において、半導体チップ50の電極51、導体パターン30、層間接続部40の接続について説明する。
上記加熱により、導電性ペースト40a中のSn(融点232℃)が溶融し、同じく導電性ペースト40a中のAg粒子に拡散して、Ag−Sn合金(融点480℃)を形成する。また、導電性ペースト40aに圧力が加えられているため、焼結により一体化した合金からなる層間接続部40(41,42)がビアホール内に形成される。
溶融したSnは、導体パターン30(パッド31〜33)を構成するCuとも相互拡散する。これにより、層間接続部40と導体パターン30の界面に金属拡散層(Cu−Sn合金層)が形成される。
溶融したSnは、半導体チップ50の電極51b,51cを構成するNiとも相互拡散する。これにより、層間接続部40と電極51b,51cとの界面に金属拡散層(Ni−Sn合金層)が形成される。
また、スタッドバンプ52aを構成するAuが、半導体チップ50の電極51aのAlに固相拡散する。電極51aはファインピッチ対応の電極であるため、電極51aのAlの量は、スタッドバンプ52aを構成するAuの量に比べて少なく、電極51aを構成する全てのAlがAuとの合金化に費やされて、加圧・加熱工程後では、上記したように、Alを金属単体で含まないものとなる。また、加圧・加熱後の電極51a(つまり、AuAl合金層521)は、Au−Al合金として、主としてAuAl合金を含むものとなる。このAuAl合金層521は、例えば、図10に示すように、AuAlとAuAlからなる。
なお、加圧・加熱工程において、AuAl合金が生成する前に、成長速度の速いAuAlが生成されたとしても、圧力が印加されているため、図10,図11に示すように、上記したカーケンダルボイドの生成を抑制することができる。なお、図10においては、電極51aの膜厚を1.0μmとした場合の例である。
これに対して、比較例として、無加圧で製造した半導体チップ内蔵配線基板におけるAuAl合金層521部分の断面像を図12に示す。図12からも明らかなように、半導体チップ内蔵配線基板を無加圧で製造した場合、ボイドB1が形成されることになる。
さらに、スタッドバンプ52aを構成するAuと導体パターン30(パッド31)を構成するCuとが相互に拡散する。これにより、図10に示すように、スタッドバンプ由来の接続部52とパッド31との界面にCuAu合金層522(CuAu合金層)が形成される。Cu−Au合金は、250℃程度以上の加熱があれば生成でき、上記した加圧・加熱条件によれば、CuAu合金層を形成することができる。
また、スタッドバンプ52aは、固相拡散接合に消費されたAuの残りにより、Au−Al合金からなるAuAl合金層521と、Cuからなり、界面にCuAu合金層を有するパッド31とを電気的に接続する接続部52となる。このように、加圧・加熱工程において、スタッドバンプ52aとパッド31との接続状態を、直接的な接合状態とする。
なお、パッド31を構成するCuは、接続部52(スタッドバンプ52a)のAuよりも低弾性率材を採用すると好ましい。このようにすることによって、半導体チップ50と絶縁基材20との熱膨張率との差に基づく熱応力をCuからなるパッド31に集中させることができる。これによって、図13に示すように、パッド31にクラックを発生させて、半導体チップ50に印加される熱応力を緩和することができる。よって、図14に示すように、半導体チップ50にクラックが生じるのを抑制でき、半導体チップ50が破壊することを抑制することができる。
以上により、図6に示すように、絶縁基材20に半導体チップ50が内蔵され、半導体チップ50が熱可塑性樹脂によって封止され、半導体チップ50と外部接続用電極35とが配線部によって電気的に接続され、半導体チップ50と放熱部材60とが放熱配線部によって熱的に接続された基板を得ることができる。
そして、この基板に対し、絶縁基材20の一面20a側から外部接続用電極35を底面とする孔を形成し、孔内にメッキ膜などの導電部材を配置したあと、導電部材上にはんだボール70を形成することで、図1に示す配線基板10を得ることができる。
次に、上記実施形態に示した配線基板10及びその製造方法における特徴部分の効果について説明する。
本実施形態では、配線基板10を形成するに当たり、熱可塑性樹脂フィルム22a〜22dが、少なくとも1枚おきに位置しつつ半導体チップ50の電極51a形成面及び該電極形成面の裏面に隣接するように、複数枚の樹脂フィルム21a〜21d,22a〜22dを積層して積層体とする。
したがって、加圧・加熱により、熱可塑性樹脂フィルム22a〜22dを構成する熱可塑性樹脂を接着材として、複数枚の樹脂フィルム21a〜21d,22a〜22dを一括で一体化することができる。また、少なくとも半導体チップ50に隣接する熱可塑性樹脂フィルム22b,22cによって半導体チップ50を封止することができる。さらには、上記加圧・加熱により、導電性ペースト40a中の導電性粒子を焼結体として導体パターン30とともに配線部を形成することができる。このため、配線基板10の製造工程を簡素化することができる。
また、本実施形態では、この加圧・加熱工程により、パッド31を構成するCuとスタッドバンプ52aを構成するAuとを固相拡散により、CuAu合金層522を形成すると共に、電極51aのAlとスタッドバンプ52aを構成するAuとを固相拡散により、金属単体としてのAlが存在しない、Au−Al合金からなるAuAl合金層521を形成する。つまり、電極51aは、接続部52と対向する部位の厚み方向においてAuAl合金層521とする。このため、高温の使用環境においても、Auの拡散によるカーケンダルボイドの発生を抑制することができる。さらに、AuAl合金層521とCuAu合金層522とを同一の工程(加圧・加熱工程)で形成すると共に、AuAl合金層521とCuAu合金層522とを同一の工程(加圧・加熱工程)で封止することができ製造工程を簡素化することもできる。
以上より、本発明によれば、半導体チップの接続信頼性を高めつつ、半導体チップ内蔵配線基板の製造工程を簡素化でき、製造時間を短縮することができる。
また、本実施形態では、スタッドバンプ52aとパッド31との界面にCuAu合金層522を有すると共に、半導体チップ50とスタッドバンプ52aとの間の少なくとも一部に、AuAl合金層521を有することによって内蔵される半導体チップの接続信頼性を向上させることができる。
また、積層体を形成する積層工程の前に、半導体チップ50と、基板(熱硬化性樹脂フィルム21b)との間に熱可塑性樹脂フィルム22bを配置し、熱可塑性樹脂の融点以上の温度で加熱しつつ加圧する。したがって、温度を熱可塑性樹脂の融点以上まで上げている間は、熱可塑性樹脂に流動性を持たせることができ、加圧によりスタッドバンプ52aとパッド31との間に位置する熱可塑性樹脂を移動させ、スタッドバンプ52aをパッド31に直接接触させて、スタッドバンプ52aとパッド31とを圧接状態とすることができる。
このとき、溶融した熱可塑性樹脂が圧力を受けて流動し、スタッドバンプ52aとパッド31の接続部の周囲を含んで、半導体チップ50と基板(熱硬化性樹脂フィルム21b)の間を封止する。したがって、各接続部間での電気的な絶縁性を確保することができる。また、接続部における接続信頼性を向上することができる。
また、スタッドバンプ52aとパッド31とが圧接状態となった時点でフリップチップ実装工程(加熱・加圧)を終了し、加圧・加熱工程で受ける加圧・加熱により、スタッドバンプ52aとパッド31とを接合状態とする。このように、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプ52a(接続部52)とパッド31とを接合状態とするので、圧接状態に比べて、半導体チップ50の電極51aとパッド31との電気的な接続信頼性を向上することができる。
また、フリップチップ実装工程では、スタッドバンプ52aとパッド31とを圧接状態としておき、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプ52aとパッド31とを接合状態とする。したがって、フリップチップ実装工程において、スタッドバンプ52aとパッド31とを接合状態とし、その後、加圧・加熱工程を実施する方法に比べて、製造時間を短縮することができる。
なお、積層工程の前にスタッドバンプ52aをパッド31に接触させず、加圧・加熱工程にて、スタッドバンプ52aをパッド31に接触させ、且つ、接合状態となるようにすると、軟化した熱可塑性樹脂の緩衝効果により、スタッドバンプ52aが第2フィルムとしての熱可塑性樹脂フィルム22bに押し込まれにくくなる。その結果、スタッドバンプ52aとパッド31との間に熱可塑性樹脂が残ってしまうことも考えられる。
これに対し、本実施形態では、積層工程の前に、スタッドバンプ52aとパッド31とを圧接状態としておくので、加圧・加熱工程の加圧・加熱により、スタッドバンプ52aとパッド31とを確実に接合状態とすることができる。
また、本実施形態では、熱硬化性樹脂フィルム21a〜21dのみに導体パターン30を形成し、熱可塑性樹脂フィルム22a〜22dには導体パターン30を形成しない。したがって、加圧・加熱工程などで熱可塑性樹脂が軟化し、圧力を受けて流動しても、導体パターン30は熱硬化性樹脂フィルム21a〜21dに固定されているため、導体パターン30の位置ズレを抑制することができる。このため、ファインピッチ対応の半導体チップ50を内蔵する配線基板10に好適である。
ところで、両面に電極51を有する半導体チップ50において、電極51を固相拡散接合すると、加圧・加熱工程の間中、半導体チップ50に固体が接しているので、半導体チップ50に印加される圧力(プレス圧)が高くなる。特に、両面に設けられた電極51をともに固相拡散接合すると、半導体チップ50に印加される圧力(プレス圧)がより一層高くなる。これに対し、本実施形態では、半導体チップ50の一面側では、Auの固相拡散により、電極51aとパッド31とを電気的に接続し、一方、半導体チップ50の反対の面側では、溶融したSnの液相拡散により、電極51b,51cとパッド32,33とを電気的に接続する。したがって、液相側で半導体チップ50に印加される圧力を緩衝することができる。このため、一方をスタッドバンプ52aを用いた固相拡散としてファインピッチ対応しながらも、加圧・加熱工程で半導体チップ50に印加される圧力を低減して、半導体チップ50の信頼性を高めることができる。
また、本実施形態では、熱可塑性樹脂フィルム22b,22cとして、ガラス繊維などの無機材料や、無機フィラーを含まない樹脂フィルムを採用するため、これによっても、加圧・加熱工程で半導体チップ50に印加される圧力を低減することができる。
(第2実施形態)
第1実施形態では、半導体チップ50を、基板としての熱硬化性樹脂フィルム21bにフリップチップ実装する際に、スタッドバンプ52aを、熱硬化性樹脂フィルム21bのパッド形成面上に貼り付けた熱可塑性樹脂フィルム22bに押し込んで、パッド31との圧接状態を確保する例を示した。
これに対し、本実施形態では、図15(a),(b)に示すように、熱硬化性樹脂フィルム21bのパッド形成面に、パッド31に対応する位置に貫通孔25が設けられた熱可塑性樹脂フィルム22bを、貫通孔25がパッド31を覆うように貼り付けておく点を特徴とする。
図15(a),(b)に示す例では、各パッド31ごとに貫通孔25を設けている。これによれば、スタッドバンプ52aとパッド31との各接続部の間に、熱可塑性樹脂フィルム22bが位置するため、フリップチップ実装工程において、軟化した熱可塑性樹脂が接続部を覆いやすい。すなわち、貫通孔25を設けながらも、各接続部間での電気的な絶縁性を確保しやすく、接続部における接続信頼性を向上しやすい。
なお、半導体チップ50の電極51aがファインピッチの場合、パッド31もファインピッチとなる。したがって、パッド31(例えば直径30μm)よりも小さい貫通孔25を形成することは困難である。しかしながら、層間接続部40を形成するためのビアホール(貫通孔)とは異なり、貫通孔25には、導電性ペースト40aが充填されず、また、半導体チップ50の電極51aとパッド31とを電気的に接続する接続部52の体格を規定するものでもない。したがって、貫通孔25については、パッド31より大きくしても良いため、ビアホールよりも貫通孔形成の自由度が高く、パッド31ごとに設けることができる。
そして、熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂のガラス転移点(換言すると、熱可塑性樹脂が軟化する軟化点)以上の温度で加熱しつつ加圧して、半導体チップ50を熱硬化性樹脂フィルム21bにフリップチップ実装する。これにより、半導体チップ50のスタッドバンプ52aを、貫通孔25を通じて対応するパッド31に圧接させるとともに、軟化した熱可塑性樹脂にて半導体チップ50と熱硬化性樹脂フィルム21bとの間を封止する。
このような方法を用いても、第1実施形態に示した製造方法と同様の効果を奏することができる。
また、本実施形態に示す製造方法によれば、スタッドバンプ52aとパッド31との圧接状態を形成するに当たり、熱可塑性樹脂フィルム22bを溶融させなくても良い。熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂のガラス転移点以上の温度で加熱しつつ加圧することで、軟化した熱可塑性樹脂にて半導体チップ50と熱硬化性樹脂フィルム21bとの間を封止できれば良い。換言すれば、半導体チップ50を熱可塑性樹脂フィルム22bに熱圧着できれば良い。熱可塑性樹脂フィルム22bには、フリップチップ実装前に予め貫通孔25を設けるため、第1実施形態に示す方法に比べて、圧接状態を容易に形成することができる。
したがって、熱量が同じであれば、第1実施形態に示す方法よりも短時間で、スタッドバンプ52aとパッド31との圧接状態及び熱可塑性樹脂フィルム22bによる封止構造を形成することができる。すなわち、フリップチップ実装工程での加熱・加圧時間、ひいては配線基板10の製造時間をより短縮することができる。
また、加熱・加圧時間及び加圧条件が同じなら、第1実施形態に示す方法よりも少ない熱量をもって、スタッドバンプ52aとパッド31との圧接状態を確保することができる。
なお、貫通孔25は、熱可塑性樹脂フィルム22bを、熱硬化性樹脂フィルム21bに貼り付ける前に形成しても良いし、貼り付けた後に形成しても良い。本実施形態では、貼り付けた後、熱可塑性樹脂フィルム22bにおけるパッド31に対応する位置に、炭酸ガスレーザなどにより貫通孔25を形成する。このような方法を採用すると、位置精度よく貫通孔25を形成することができる。
一方、貼り付ける前にレーザ光の照射などにより貫通孔25を形成する場合、熱可塑性樹脂フィルム22bを貼り付ける際に、該樹脂フィルム22bにおける貫通孔25の形成位置とは異なる位置を加熱しつつ加圧して貼り付けると良い。貫通孔25の形成位置とは異なる位置を加熱・加圧して貼り付けるため、貫通孔25の潰れ(閉塞)を防ぐことができる。したがって、半導体チップ50を基板に実装する際に、短時間でスタッドバンプ52aとパッド31とを圧接状態とすることができる。
本実施形態では、パッド31ごとに貫通孔25を設ける例を示したが、複数のパッド31ごとに貫通孔25を1つ設けても良い。例えば図16(a),(b)に示す例では、複数のパッド31が、1辺10個で一列の矩形環状に配置されており、貫通孔25は、各辺ごと、つまり10個のパッド31に対して1つの貫通孔25が設けられている。すなわち、垂直方向のうちの一方向に長い貫通孔25となっている。
これによれば、図15(a),(b)に示した1つのパッド31ごとに1つの貫通孔25を設ける構成に比べて、パッド31間の間隔(ピッチ)によらず、貫通孔25を形成することができる。すなわち、貫通孔25の形成自由度が高く、ファインピッチに適している。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上述の実施の形態においては、半導体ユニット80を形成した後に、積層工程及び加圧・加熱工程を行う例を採用したが本発明はこれに限定されるものではない。積層工程において、半導体チップ50と第1フィルム(熱硬化性樹脂フィルム21b)と第2フィルム(熱可塑性樹脂フィルム22b)とを分離した状態で積層するようにしてもよい。つまり、半導体チップ50と第1フィルム(熱硬化性樹脂フィルム21b)とを、第2フィルム(熱可塑性樹脂フィルム22b)を介してスタッドバンプ52aとパッド31とが向き合う方向に分離した状態で積層するようにしてもよい。つまり、図5に示す積層工程において、半導体ユニット80が配置される空間に、熱硬化性樹脂フィルム21b、熱可塑性樹脂フィルム22b、半導体チップ50を(紙面下側からこの順番で)配置するようにしてもよい。そして、加圧・加熱工程では、スタッドバンプ52aを、熱可塑性樹脂フィルム22bを溶融させながら押し込んで、パッド31とスタッドバンプ52a、及び電極51aとスタッドバンプ52aとを固相拡散接合により接合する。このようにすることによって、半導体ユニット80を形成する工程を省略でき、半導体チップ内蔵配線基板の製造時間を短縮することができる。
また、絶縁基材20を構成する複数枚の樹脂フィルムの構成は、上記例に限定されるものではない。樹脂フィルムの枚数は上記例(8枚)に限定されるものではない。半導体チップ50を内蔵できる枚数であれば良い。
熱可塑性樹脂フィルムの構成材料も上記例に限定されない。例えば、PEEK/PEIからなるものであっても、上記例とは比率の異なるものを採用しても良い。また、PEEK/PEI以外の構成材料、例えば液晶ポリマー(LCP)などを採用しても良い。さらに、FEP(テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体)、PFA(テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体)、PPS(ポリフェニレンサルファイド)などを採用しても良い。
加圧・加熱工程での半導体チップ50への局所的な応力印加を抑制すべく、熱可塑性樹脂フィルム22a〜22dとして、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いる例を示したが、これらを含む熱可塑性樹脂フィルム22a〜22dを採用することもできる。しかしながら、上記したように、半導体チップ50を封止するのに用いる熱可塑性樹脂フィルム(本実施形態では2枚の熱可塑性樹脂フィルム22b,22c)については、半導体チップ50への局所的な応力印加を抑制するために、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いることが好ましい。
熱硬化性樹脂フィルムの構成材料も上記例に限定されない。例えば、ガラス繊維、アラミド繊維などの基材に用いられる無機材料を含むフィルムを採用することもできる。また、熱硬化性ポリイミド以外の熱硬化性樹脂を採用することもできる。
また、複数枚の樹脂フィルムとして、熱硬化性樹脂フィルムを含まず、熱可塑性樹脂フィルムのみを含む構成としても良い。また、熱硬化性樹脂フィルムよりも熱可塑性樹脂フィルムの枚数が多く、積層状態で一部、熱可塑性樹脂フィルムが連続する構成としても良い。
本実施形態では、半導体チップ50がフリップチップ実装される基板として、第1フィルムとしての熱硬化性樹脂フィルム21bの例を示した。しかしながら、第1フィルムとして熱可塑性樹脂フィルムを採用しても良い。また、第1フィルムを含む、複数枚の樹脂フィルムを用いて基板を構成しても良い。
本実施形態では、放熱性を向上するために、絶縁基材20の一面20bに放熱部材60を固定する例を示した。また、同じく放熱性を向上するために、半導体チップ50にダミー電極51cを設け、ダミー電極51cに放熱配線部(パッド33及び層間接続部42)を接続する例を示した。しかしながら、少なくとも一方を有さない構成としても良い。放熱部材60及び放熱配線部のうち、いずれか一方のみを有する構成とすると、図1に示す構成よりは劣るものの、いずれも有さない構成に比べて放熱性を向上することができる。
また、放熱部材60を絶縁基材20の一面20b全面に設けているが、一面20bの一部に放熱部材60が固定された構成としても良いし、絶縁基材20の両面20a,20bの両面に放熱部材60がそれぞれ固定された構成としても良い。
本実施形態では、半導体チップ50が両面に電極51を有し、さらに電極51として、電気的な接続機能を提供する電極としてのAuAl合金層521,電極51bと、ダミー電極51cを含む例を示した。しかしながら、例えば放熱配線部と共にダミー電極51cを有さない構成としても良い。また、例えば半導体チップ50が、一面に電極としてのAuAl合金層521を有し、反対側の面にダミー電極51cのみを有する構成としても良い。この場合も、上記したように、ダミー電極51cとパッド33との電気的な接続を液相拡散とすると、加圧・加熱工程で半導体チップ50に印加される圧力(プレス圧)を抑制することができる。
また、樹脂フィルムの厚さや、導体パターン30の厚さも上記例に限定されるものではない。ただし、積層方向において、半導体チップ50に隣接し、半導体チップ50を封止する熱可塑性樹脂フィルム22b,22cについては、上記したように、厚さが5μm以上のものを採用することが好ましい。
(参考例)
なお、スタッドバンプが設けられていなくても、両面に電極51を有する半導体チップ50であれば、加圧・加熱工程時において、この電極51に応力がかかることによって半導体チップ50に局所的に応力が印加されることになり好ましくない。つまり、両面に電極51を有する半導体チップ50を内蔵する半導体チップ内蔵配線基板においては、上述のような加圧・加熱工程を用いて製造すると、この加圧・加熱工程時において、電極51によって半導体チップに応力が印加されることになり好ましくない。
そこで、図17に示す参考例のように、半導体チップ50の両面に電極51を有し、加圧・加熱工程において、両面の電極51ともに導電性ペーストと液相拡散接合によって接合することによっても、半導体チップへの応力を抑制することができる半導体チップ内蔵配線基板の製造方法を提供することができる。さらに、このようにすることによって、内蔵される半導体チップの信頼性を高めることができる半導体チップ内蔵配線基板を提供することができる。
この参考例の半導体チップ内蔵配線基板においては、半導体チップ50の電極51b,51cは、上述の実施形態と同様のものを採用することができる。また、樹脂フィルムに関しても、上述の実施形態と同様のものを採用することができる。なお、ここでは、熱可塑性樹脂フィルム22a〜22fを採用して説明する。また、導体パターン(つまり、導体パターンとしての、半導体チップ50の電極51bに対応するパッド32、同じくダミー電極51cに対応するパッド33、垂直方向に延びた横配線部34、外部接続用電極35)に関しても、上述の実施形態と同様のものを採用することができる。また、放熱部材60やはんだボール70,71に関しても、上述の実施形態と同様のものを採用することができる。
しかしながら、層間接続部41、42を構成する導電性ペーストは、平均粒径3μmのSn粒子と、Sn粒子に対して1.6〜3.3倍の大きさ(つまり、平均粒径5〜10μm)のAg粒子とを採用する。また、Sn粒子とAg粒子との混合比は、30対70(wt%)とする。なお、層間接続部41は、電極51bに電気的に接続されるものであり、層間接続部42は、ダミー電極51cに電気的に接続されるものである。
図17に示すように、参考例における半導体チップ内蔵配線基板は、少なくとも熱可塑性樹脂を含む絶縁基材(ここでは、熱可塑性樹脂フィルム22a〜22fが一体化したもの)と、複数の素子が構成され、両面に電極51(ここでは、電極51b,ダミー電極51c)を有し、絶縁基材に埋設されて該絶縁基材の熱可塑性樹脂により封止された半導体チップ50と、絶縁基材に設けられ、半導体チップ50の電極51(ここでは、電極51b,ダミー電極51c)と電気的に接続されるものであり、導体箔からなる導体パターン(ここでは、パッド32,33、横配線部34)と、ビアホール内に設けられた層間接続部41,42とを含む配線部と、ダミー電極51c及びパッド33及び層間接続部42を介して半導体チップ50と熱的に接続される放熱部材60と、を備えるものである。また、半導体チップ内蔵配線基板は、放熱部材60が設けられた面の反対面にはんだボール70,71(金属からなる外部接続部材)が設けられている。なお、図18に示すように、半導体チップ50と対向する位置に設けられたはんだボールの一部は、半導体チップ50のダミー電極51cに接続された放熱用のはんだボール71である(ハッチングしているもの)。
ここで、図20に基づいて、上述のような導電性ペーストを採用した場合の加圧・加熱工程における導電性ペースト及び熱可塑性樹脂フィルム22a〜22fの状態に関して説明する。
まず、加圧・加熱工程が開始されてから加熱温度を徐々に上げて、加熱温度が220℃程度に達した時点t1で熱可塑性樹脂フィルム22a〜22fが軟化する。
その後、更に加熱温度を徐々に上げて、232℃程度に達した時点t2でSn粒子が溶融する。その直後(時点t3)に、積層体(熱可塑性樹脂フィルム22a〜22f及び放熱部材60が積層され、半導体チップ50が熱可塑性樹脂フィルム22a〜22fの内部に配置された状態)に対してプレス荷重を与える(加圧開始)。導電性ペーストは、このようにプレス荷重が与えられて、加熱温度が上昇している状態において、Sn粒子とAg粒子との焼結反応が徐々に進行する。このとき、まだ反応しきれていないSn粒子が液状(つまり溶融した状態)であり、導電性ペーストの全体としては、クリーム状で粘度の低い状態となる。換言すると、上述の加圧・加熱工程における途中まで(加熱温度が232℃から280℃程度までの間)、Sn粒子とAg粒子との焼結反応が徐々に進行する。
このように、導電性ペーストとして平均粒径3μmのSn粒子と、Sn粒子に対して1.6〜3.3倍の大きさ(平均粒径)のAg粒子とを採用することによって、加圧・加熱工程における途中まで(加熱温度が232℃から280℃程度までの間)、Sn粒子とAg粒子との焼結反応を徐々に進行させることができる。そして、反応しきれていないSn粒子が液状(つまり溶融した状態)となり、導電性ペーストの全体としては、クリーム状で粘度の低い状態とすることができる。よって、半導体チップ50における両面の電極51と導電性ペーストとを液相拡散によって接合することができる。従って、半導体チップへの応力を抑制することができる。
そして、更に加熱温度を徐々に上げて、加熱温度が280℃程度に達した時点t4でAg粒子とSn粒子とが焼結して固体となる。しかしながら、時点t4以降は、Ag粒子とSn粒子とが焼結して固体化するが、熱可塑性樹脂フィルム22a〜22fが液状となる。
なお、この時点t2からt4の間において、半導体チップ50の電極51b,51cと導電性ペースト(層間接続部41,42)とが接合する。つまり、層間接続部41,42と電極51b,51cとの界面に金属拡散層(Ni−Sn合金層)が形成される。また、同様に、この時点t2からt4の間において、導体パターン32〜35と導電性ペースト(層間接続部41,42)とが接合する。
その後、さらに加熱温度を320℃程度まで徐々に上昇させる。そして、加熱温度を320℃程度とした状態で所定時間経過した後に、加熱温度を室温まで徐々に下げていく。そして、加熱温度を320℃程度から220℃程度まで徐々に下げていく際に、熱可塑性樹脂フィルム22a〜22fが徐々に硬化する。なお、加熱温度が220℃程度まで低下した時点t5で熱可塑性樹脂フィルム22a〜22fが固体化する。このように熱可塑性樹脂フィルム22a〜22fが徐々に硬化していく際には、積層体は全体的に均等に収縮する。よって、応力バランスが取れている。
ここで、参考例における半導体チップ内蔵配線基板の製造方法に関して説明する。
まず、図19(a)に示すように、表面に導体パターン32〜34が形成され、ビアホール内に導電性ペーストが充填された熱可塑性樹脂フィルム22a〜22f、半導体チップ50、放熱部材60を用意する。
そして、積層方向における一端側から、熱可塑性樹脂フィルム22a、熱可塑性樹脂フィルム22b、熱可塑性樹脂フィルム22c、熱可塑性樹脂フィルム22d、熱可塑性樹脂フィルム22e、熱可塑性樹脂フィルム22fの順となるように、複数の熱可塑性樹脂フィルムを積層する。このとき、熱可塑性樹脂フィルム22dに設けられた貫通孔に半導体チップ50を配置しておく。さらには、熱可塑性樹脂フィルム22f上に放熱部材60を積層する。このようにして積層体を形成する。なお、図19(a)では、便宜上、積層体を構成する要素を、離間させて図示している。
次いで、真空熱プレス機を用いて積層体を積層方向上下から加圧しつつ、積層体を加熱する加圧・加熱工程を実施する。この工程では、熱可塑性樹脂を軟化させて複数枚の樹脂フィルムを一括で一体化するとともに半導体チップ50を封止し、導電性ペースト中の導電性粒子を焼結体として、該焼結体と導体パターン30を有した配線部を形成する。
加圧・加熱工程では、樹脂フィルムを一括で一体化して絶縁基材20とするとともに、導電性ペースト40a中の導電性粒子を焼結体とするために、樹脂フィルムを構成する熱可塑性樹脂のガラス転移点以上融点以下の温度、数MPaの圧力を所定時間保持する。本実施形態では、280℃〜320℃のプレス温度、4〜5MPaの圧力を5分以上(例えば10分)保持する。
この加圧・加熱工程において、熱可塑性樹脂フィルム22a〜22fは、上記加熱により軟化する。このとき、圧力を受けているため、軟化した熱可塑性樹脂フィルム22a〜22fは、互いに密着する。これにより、複数の樹脂フィルム(熱可塑性樹脂フィルム22a〜22f)が一括で一体化し、絶縁基材20が形成される。このとき、放熱部材60にも、隣接する熱可塑性樹脂フィルム22fが密着するため、放熱部材60も絶縁基材20に一体化する。
また、半導体チップ50に隣接する熱可塑性樹脂フィルム22c〜22eは、圧力を受けて流動し、半導体チップ50の両面(電極51b,51cを除く領域)に密着する。また、半導体チップ50の側面と熱可塑性樹脂フィルム22dとの隙間にも入り込み、該隙間を埋めるとともに、半導体チップ50の側面に密着する。したがって、熱可塑性樹脂(熱可塑性樹脂フィルム22b〜22e)により、半導体チップ50が封止される。
また、加圧・加熱工程において、上述のようビアホール内のSn粒子とAg粒子との焼結反応が徐々に進行し、焼結して固体化する。これによって、半導体チップ50の電極51b,51cと導電性ペースト(層間接続部41,42)とが接合する。同様に、導体パターン32〜35と導電性ペースト(層間接続部41,42)とが接合する。
以上により、図19(b)に示すように、絶縁基材20に半導体チップ50が内蔵され、半導体チップ50が熱可塑性樹脂によって封止され、半導体チップ50と外部接続用電極35とが配線部によって電気的に接続され、半導体チップ50と放熱部材60とが放熱配線部によって熱的に接続された基板を得ることができる。そして、この基板に対し、絶縁基材20の一面側から外部接続用電極35上にはんだボール70,71を形成することで、図19(c)に示す配線基板10を得ることができる。
なお、ここでは、半導体チップ50の両面に電極51を有し、加圧・加熱工程において、両面の電極51ともに導電性ペーストと液相拡散接合によって接合する例を採用したが、半導体チップ50における片面側の電極51が導電性ペーストと液相拡散接合によって接合するようにしても、半導体チップへの応力を抑制することができる半導体チップ内蔵配線基板の製造方法を提供することができる。さらに、このようにすることによって、内蔵される半導体チップの信頼性を高めることができる半導体チップ内蔵配線基板を提供することができる。
つまり、参考例は、少なくとも一方の面に電極を有した半導体チップを内蔵する半導体チップ内蔵配線基板の製造方法であって、表面に導体パターンが形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも1枚おきに位置しつつ前記半導体チップの両面に隣接するように積層して積層体とする積層工程と、前記積層体を加熱しつつ積層方向上下から加圧することにより、前記熱可塑性樹脂を軟化させて複数枚の前記樹脂フィルムを一括で一体化するとともに前記半導体チップを封止し、前記導電性ペースト中の導電性粒子を焼結体として、該焼結体と前記導体パターンを有した配線部を形成する加圧・加熱工程と、を備える。そして、前記積層工程においては、前記半導体チップにおける電極が形成された電極形成面側には、少なくともビアホール内に導電性ペーストが充填された前記熱可塑性樹脂フィルムを、前記電極と前記熱可塑性樹脂フィルムにおける導電性ペーストとが対向するように配置する。また、前記加圧・加熱工程では、前記電極と前記熱可塑性樹脂フィルムにおける導電性ペーストとを液相拡散接合によって接合し、前記熱可塑性樹脂フィルムにおける導電性ペースト中の導電性粒子を焼結体とする。
10・・・配線基板(半導体チップ内蔵配線基板)
20・・・絶縁基材
21a〜21d・・・熱硬化性樹脂フィルム
22a〜22d・・・熱可塑性樹脂フィルム
30・・・導体パターン
31・・・パッド
40・・・層間接続部
50・・・半導体チップ
51・・・電極
52・・・接続部
52a・・・スタッドバンプ
521・・・AuAl合金層
522・・・CuAu合金層

Claims (14)

  1. 一方の面に第1電極を有すると共に、他方の面に第2電極を有した半導体チップを内蔵する半導体チップ内蔵配線基板の製造方法であって、
    表面に導体パターンが形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも1枚おきに位置しつつ前記半導体チップの両電極形成面に隣接するように積層して積層体とする積層工程と、
    前記積層体を加熱しつつ積層方向上下から加圧することにより、前記熱可塑性樹脂を軟化させて複数枚の前記樹脂フィルムを一括で一体化するとともに前記半導体チップを封止し、前記導電性ペースト中の導電性粒子を焼結体として、該焼結体と前記導体パターンを有した配線部を形成する加圧・加熱工程と、を備え、
    前記積層工程においては、
    前記第1電極にスタッドバンプが設けられた前記半導体チップと、前記樹脂フィルムからなり前記導体パターンの一部としてパッドが形成された第1フィルムとを、前記熱可塑性樹脂フィルムとしての第2フィルムを介して前記スタッドバンプと前記パッドとが向き合うように配置すると共に、前記半導体チップにおける第2電極が形成された電極形成面側には、少なくともビアホール内に導電性ペーストが充填された前記熱可塑性樹脂フィルムとしての第3フィルムを、前記第2電極と前記第3フィルムにおける導電性ペーストとが対向するように配置し、
    前記加圧・加熱工程では、前記第1電極と前記スタッドバンプ及び前記スタッドバンプと前記パッドを固相拡散接合によって接合すると共に、前記第2電極と前記第3フィルムにおける導電性ペーストとを液相拡散接合によって接合し、前記第3フィルムにおける導電性ペースト中の導電性粒子を焼結体とすることを特徴とする半導体チップ内蔵配線基板の製造方法。
  2. 前記第1電極はAl系材料からなり、前記スタッドバンプはAuからなり、前記第2電極はNiからなり、前記導体パターンはCuからなると共に、前記導電性ペーストは、少なくともSn,Agを含むことを特徴とする請求項1に記載の半導体チップ内蔵配線基板の製造方法。
  3. 前記積層工程においては、前記積層体における前記半導体チップの第2電極と向き合う方向の表層に、金属材料からなる放熱部材を配置し、前記加圧・加熱工程では、前記放熱部材と前記樹脂フィルムのビアホール内に充填された導電性ペーストとを接合することを特徴とする請求項1又は2に記載の半導体チップ内蔵配線基板の製造方法。
  4. 前記積層工程の前工程として、
    前記第1フィルムを含む基板に対し、加熱しつつ加圧することにより、前記パッドを覆うように、前記第2フィルムを前記基板のパッド形成面に貼り付ける貼り付け工程と、
    前記第2フィルムを構成する熱可塑性樹脂の融点以上の温度で加熱しつつ加圧することにより、前記スタッドバンプを、前記第2フィルムを溶融させながら押し込んで、対応する前記パッドに圧接させるとともに、溶融した前記第2フィルムにて前記半導体チップと前記基板との間を封止するフリップチップ実装工程と、を備えることを特徴とする請求項1乃至3のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  5. 前記積層工程の前工程として、
    前記第1フィルムを含む基板に対し、パッド形成面に、前記パッドに対応する位置に貫通孔が設けられた前記第2フィルムを貼り付けた状態で、前記第2フィルムを構成する熱可塑性樹脂のガラス転移点以上の温度で加熱しつつ加圧することにより、前記スタッドバンプを、前記貫通孔を通じて対応する前記パッドに圧接させるとともに、軟化した前記第2フィルムにて前記半導体チップと前記基板との間を封止するフリップチップ実装工程を備えることを特徴とする請求項1乃至3のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  6. 前記貫通孔を、前記パッドごとに設けることを特徴とする請求項5に記載の半導体チップ内蔵配線基板の製造方法。
  7. 前記貫通孔を、複数の前記パッドごとに1つ設けることを特徴とする請求項5に記載の半導体チップ内蔵配線基板の製造方法。
  8. 前記フリップチップ実装工程として、
    前記貫通孔が設けられた第2フィルムを、前記貫通孔の形成位置とは異なる位置を加熱しつつ加圧することにより、前記基板のパッド形成面に貼り付ける工程を含むことを特徴とする請求項6又は請求項7に記載の半導体チップ内蔵配線基板の製造方法。
  9. 前記フリップチップ実装工程として、
    加熱しつつ加圧することにより、前記第2フィルムを、前記パッドを覆うように前記基板のパッド形成面に貼り付けた後、前記第2フィルムにおける前記パッドに対応する位置に、貫通孔を形成する工程を含むことを特徴とする請求項6又は請求項7に記載の半導体チップ内蔵配線基板の製造方法。
  10. 前記積層工程では、前記半導体チップと前記第1フィルムとを、前記第2フィルムを介して前記スタッドバンプと前記パッドとが向き合う方向に分離した状態で積層すると共に、前記半導体チップにおける第2電極が形成された電極形成面側に、前記第2電極と前記第3フィルムにおける導電性ペーストとが対向するように前記第3フィルムを分離した状態で積層し、
    前記加圧・加熱工程では、スタッドバンプを、前記第2フィルムを溶融させながら押し込んで、前記パッドと前記スタッドバンプ、及び前記第1電極と前記スタッドバンプとを固相拡散接合により接合することを特徴とする請求項1に記載の半導体チップ内蔵配線基板の製造方法。
  11. 前記半導体チップを封止する前記熱可塑性樹脂フィルムは、厚さが5μm以上であることを特徴とする請求項1乃至請求項10のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  12. 少なくとも熱可塑性樹脂を含む絶縁基材と、
    複数の素子が構成され、一方の面に第1電極を有すると共に他方の面に第2電極を有し、前記絶縁基材に埋設されて該絶縁基材の熱可塑性樹脂により封止された半導体チップと、
    前記絶縁基材に設けられ、前記半導体チップの第1電極及び第2電極と電気的に接続されるものであり、導体箔からなる導体パターンと、ビアホール内に設けられた層間接続部と、前記第1電極と前記導体パターンの一部としてのパッドとを接続する接続部とを含む配線部と、
    を備える半導体チップ内蔵配線基板であって、
    前記第1電極における少なくとも前記接続部との界面、前記接続部と前記パッドとの界面、及び前記第2電極と前記層間接続部との界面には、拡散層が形成されており、
    前記第2電極と電気的に接続される前記層間接続部を構成する少なくとも一つの元素は、融点が前記熱可塑性樹脂のガラス転移点よりも低く、前記接続部を構成する元素は、融点が前記熱可塑性樹脂の融点よりも高いことを特徴とする半導体チップ内蔵配線基板。
  13. 前記絶縁基材は、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも一枚おきに位置しつつ前記半導体チップの両電極形成面に隣接するように、複数枚の樹脂フィルムが積層され、前記熱可塑性樹脂フィルムを接着層として相互に接着されてなることを特徴とする請求項12に記載の半導体チップ内蔵配線基板。
  14. 前記絶縁基材における前記半導体チップの第2電極と向き合う方向の表層には、金属材料からなる放熱部材が配置され、該放熱部材は、前記配線部を介して前記第2電極と接続されることを特徴とする請求項12又は13に記載の半導体チップ内蔵配線基板。
JP2011002321A 2010-04-02 2011-01-07 半導体チップ内蔵配線基板及びその製造方法 Active JP5077448B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011002321A JP5077448B2 (ja) 2010-04-02 2011-01-07 半導体チップ内蔵配線基板及びその製造方法
DE102011006489.3A DE102011006489B4 (de) 2010-04-02 2011-03-31 Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
US13/076,525 US8390106B2 (en) 2010-04-02 2011-03-31 Circuit board with built-in semiconductor chip and method of manufacturing the same
CN201110086634.XA CN102256452B (zh) 2010-04-02 2011-04-01 具有内置半导体芯片的电路板以及制造该电路板的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010086344 2010-04-02
JP2010086344 2010-04-02
JP2011002321A JP5077448B2 (ja) 2010-04-02 2011-01-07 半導体チップ内蔵配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011228631A JP2011228631A (ja) 2011-11-10
JP5077448B2 true JP5077448B2 (ja) 2012-11-21

Family

ID=44857594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002321A Active JP5077448B2 (ja) 2010-04-02 2011-01-07 半導体チップ内蔵配線基板及びその製造方法

Country Status (4)

Country Link
US (1) US8390106B2 (ja)
JP (1) JP5077448B2 (ja)
CN (1) CN102256452B (ja)
DE (1) DE102011006489B4 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9888568B2 (en) * 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
JP5406389B2 (ja) * 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法
CN103594379B (zh) * 2012-08-14 2016-08-10 钰桥半导体股份有限公司 具有内嵌半导体以及内建定位件的连线基板及其制造方法
KR20140086531A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
US20160163948A1 (en) * 2013-03-14 2016-06-09 Gmz Energy, Inc. Thermoelectric Device Fabrication Using Direct Bonding
DE102013104207A1 (de) * 2013-04-25 2014-11-13 Epcos Ag Vorrichtung und Verfahren zur Herstellung einer elektrisch leitfähigen und mechanischen Verbindung
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
US9826646B2 (en) * 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
CN207166882U (zh) 2014-10-16 2018-03-30 株式会社村田制作所 复合器件
CN208128619U (zh) * 2015-09-01 2018-11-20 株式会社村田制作所 树脂基板以及部件安装树脂基板
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10453802B2 (en) * 2017-08-30 2019-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure, semiconductor device and method for manufacturing the same
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN109828413B (zh) * 2019-03-25 2022-09-16 京东方科技集团股份有限公司 显示面板和电子设备
US11277909B2 (en) * 2019-08-30 2022-03-15 Ttm Technologies Inc. Three-dimensional circuit assembly with composite bonded encapsulation
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
US11935817B2 (en) * 2019-10-21 2024-03-19 Semiconductor Components Industries, Llc Power device module with dummy pad die layout
JP2022154937A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を内蔵する半導体装置
KR102578885B1 (ko) * 2021-07-15 2023-09-15 네패스 하임 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004158545A (ja) * 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
JP2006253225A (ja) 2005-03-08 2006-09-21 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP4697037B2 (ja) 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
JP2007324550A (ja) 2006-06-05 2007-12-13 Denso Corp 多層基板
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP5326269B2 (ja) 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP2008296074A (ja) 2007-05-29 2008-12-11 Furukawa Industrial Machinery Systems Co Ltd 気流式粉砕機用回転翼および気流式粉砕機
JP2009075034A (ja) 2007-09-25 2009-04-09 Hitachi Maxell Ltd 表面欠陥検査方法及び表面欠陥検査装置
JP5340622B2 (ja) * 2008-03-28 2013-11-13 日本特殊陶業株式会社 多層配線基板
JP5176676B2 (ja) 2008-05-07 2013-04-03 富士通株式会社 部品内蔵基板の製造方法
JP5200879B2 (ja) 2008-11-19 2013-06-05 株式会社デンソー 多層回路基板導電用充填材料およびその充填方法
JP5083259B2 (ja) 2009-03-25 2012-11-28 株式会社デンソー 導電材料の充填装置およびそれを用いた充填方法

Also Published As

Publication number Publication date
DE102011006489A1 (de) 2012-05-10
JP2011228631A (ja) 2011-11-10
DE102011006489B4 (de) 2022-11-03
CN102256452A (zh) 2011-11-23
US20110266666A1 (en) 2011-11-03
CN102256452B (zh) 2014-01-29
US8390106B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
JP5077448B2 (ja) 半導体チップ内蔵配線基板及びその製造方法
KR101193212B1 (ko) 반도체 칩 내장 배선 기판 및 그 제조 방법
JP2011222555A (ja) 半導体チップ内蔵配線基板の製造方法
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP3889856B2 (ja) 突起電極付きプリント配線基板の製造方法
JP4992310B2 (ja) 積層基板の製造方法
JP2012074497A (ja) 回路基板
TW200832649A (en) Semiconductor device and method of manufacturing the same
JP4846633B2 (ja) 部品内蔵基板の製造方法
JP5459108B2 (ja) 部品内蔵配線基板
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JPWO2010007715A1 (ja) 部品内蔵モジュールの製造方法
JP2011222554A (ja) 半導体チップ内蔵配線基板
JP2009135391A (ja) 電子装置およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP5343932B2 (ja) 半導体装置の製造方法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP6009844B2 (ja) 中継基板及びその製造方法
JP7342060B2 (ja) 複合配線基板、半導体装置及び複合配線基板の製造方法
JP2010062339A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008060548A (ja) 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP5399130B2 (ja) 電子部品内蔵基板の製造方法
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5077448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350