CN112449514B - 多层线路板及其制作方法 - Google Patents

多层线路板及其制作方法 Download PDF

Info

Publication number
CN112449514B
CN112449514B CN201910819986.8A CN201910819986A CN112449514B CN 112449514 B CN112449514 B CN 112449514B CN 201910819986 A CN201910819986 A CN 201910819986A CN 112449514 B CN112449514 B CN 112449514B
Authority
CN
China
Prior art keywords
conductive
hole
insulating layer
layer
thermoplastic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910819986.8A
Other languages
English (en)
Other versions
CN112449514A (zh
Inventor
韦文竹
何明展
胡先钦
沈芾云
郭宏艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201910819986.8A priority Critical patent/CN112449514B/zh
Priority to US17/289,035 priority patent/US20210410295A1/en
Priority to PCT/CN2020/093452 priority patent/WO2021036379A1/zh
Priority to CN202080005336.0A priority patent/CN112753289B/zh
Publication of CN112449514A publication Critical patent/CN112449514A/zh
Application granted granted Critical
Publication of CN112449514B publication Critical patent/CN112449514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提出一种多层线路板的制作方法，包括以下步骤：提供一第一线路基板，所述第一线路基板包括一第一热塑性绝缘层以及至少一第一导电通孔，所述第一导电通孔内填充有金属材质；提供至少一第二线路基板，每一所述第二线路基板包括一第二热塑性绝缘层以及至少一第二导电通孔，所述第二导电通孔内填充有导电膏；将每一所述第二线路基板与所述第一线路基板相贴合，使所述第二导电通孔与所述第一导电通孔的位置对应，得到一中间体；以及压合所述中间体，使得所述第一导电通孔与所述第二导电通孔连接并在连接处形成合金层，从而得到所述多层线路板。本发明还提供一种由所述方法制备的多层线路板。

Description

多层线路板及其制作方法
技术领域
本发明涉及多层线路板技术领域，尤其涉及一种应用于高频讯号传输的多层线路板及其制作方法。
背景技术
为适应5G时代，终端设备的天线和传输线要实现更高程度的小型化及集成化，多层线路板是目前较好的解决方案。目前多层线路板可以采用一次热压多个热塑树脂膜来形成，即图案化预浸材料铺叠(patterned prepreg lay up，PALAP)工艺。然而，压合过程中，导通孔与导通孔连接时易发生信赖性失效。
发明内容
有鉴于此，本发明提供一种能够解决信赖性失效的多层线路板的制作方法。
另，还有必要提供一种能够解决信赖性失效的多层线路板。
本发明提供一种多层线路板的制作方法，包括以下步骤：
提供一第一线路基板，所述第一线路基板包括一第一热塑性绝缘层、开设于所述第一热塑性绝缘层中的至少一第一导电通孔，所述第一导电通孔内填充有金属材质；
提供至少一第二线路基板，每一所述第二线路基板包括一第二热塑性绝缘层、开设于所述第二热塑性绝缘层中的至少一第二导电通孔，所述第二导电通孔内填充有导电膏；
将每一所述第二线路基板与所述第一线路基板相贴合，使所述第二导电通孔与所述第一导电通孔的位置对应，得到一中间体；以及
压合所述中间体，使得所述第一导电通孔与所述第二导电通孔连接并在连接处形成合金层，从而得到所述多层线路板，其中，所述第一线路基板与所述第二线路基板通过所述合金层电性连接，所述合金层包括铜镍锡合金。
本发明还提供一种多层线路板，包括：
一第一线路基板，所述第一线路基板包括一第一热塑性绝缘层、开设于所述第一热塑性绝缘层中的至少一第一导电通孔，所述第一导电通孔内填充有金属材质；
至少一第二线路基板，每一所述第二线路基板包括一第二热塑性绝缘层、开设于所述第二热塑性绝缘层中的至少一第二导电通孔，所述第二导电通孔内填充有导电膏，所述第一导电通孔与所述第二导电通孔的位置对应且相互连接；以及
一合金层，所述合金层形成于所述第一导电通孔与所述第二导电通孔的连接处，所述合金层包括铜镍锡合金。
本发明的所述第一导电通孔内填充有所述金属材质，所述第二导电通孔内填充有所述导电膏，所述第一导电通孔与所述第二导电通孔连接并在连接处形成所述合金层，能够确保电阻稳定；无金属垫设计，避免产生额外电容，信号传输更稳定，提高所述多层线路板的信赖性。
附图说明
图1A是本发明较佳实施例提供的第一覆铜基板的结构示意图。
图1B是在图1A所示的第一铜箔层和第一热塑性绝缘层中开设第一通孔后的结构示意图。
图1C是在图1B所示的第一通孔中电镀形成第一导电通孔后的结构示意图。
图1D是在图1C所示的第一铜箔层上以及第二铜箔层上蚀刻分别形成第一导电线路以及第二导电线路后得到的第一线路基板的结构示意图。
图2A是本发明较佳实施例提供的第二覆铜基板的结构示意图。
图2B是在图2A所示的第二热塑性绝缘层中开设第二通孔后的结构示意图。
图2C是在图2B所示的第三铜箔层上蚀刻形成第三导电线路后的结构示意图。
图2D是在图2C所示的第二通孔中填充导电膏形成第二导电通孔后得到的第二线路基板的结构示意图。
图3是将图1D所示的第一线路基板和图2D所示的第二线路基板进行压合后得到的多层线路板面板的结构示意图。
图4是本发明另一实施例提供的多层线路板面板的结构示意图。
图5是本发明又一实施例提供的多层线路板面板的结构示意图。
主要元件符号说明
Figure GDA0003682450850000031
Figure GDA0003682450850000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。
本发明第一实施例提供一种多层线路板的制作方法，包括如下步骤：
S11、请参阅图1A，提供一第一覆铜基板10。
所述第一覆铜基板10包括一第一热塑性绝缘层101、一形成于所述第一热塑性绝缘层101上的第一铜箔层102、以及一形成于所述第一热塑性绝缘层101远离所述第一铜箔层102的表面的第二铜箔层103。
所述第一热塑性绝缘层101的材质为热塑性树脂，如液晶聚合物(LCP)、聚醚醚酮(PEEK)以及聚四氟乙烯(PTFE)等介电常数(Dk)和介电损耗(Df)低的材料。其中，LCP的熔点Tm为305℃，LCP的介电常数(Dk)为2.9，LCP的介电损耗(Df)为0.0025；PEEK的熔点Tm为334℃，PEEK的介电常数(Dk)为3.23，PEEK的介电损耗(Df)为0.0035；PTFE的熔点Tm为327℃，PTFE的介电常数(Dk)为2.5，PTFE的介电损耗(Df)为0.002。所述第一热塑性绝缘层101的厚度为25～200微米。所述第一铜箔层102与所述第二铜箔层103的厚度为4～20微米。
S12、请参阅图1B，在所述第一铜箔层102中开设至少一第一通孔11。
每一所述第一通孔11贯穿所述第一铜箔层102以及所述第一热塑性绝缘层101，所述第一通孔11未贯穿所述第二铜箔层103。在本实施方式中，在所述第一铜箔层102中开设两个所述第一通孔11。在本实施方式中，所述第一通孔11的横截面为圆形，所述第一通孔11的直径为50～200微米。
S13、请参阅图1C，在所述第一通孔11中进行电镀以形成第一导电通孔13。
在本实施方式中，电镀所用的材料为金属材质。具体地，所述金属材质为金属铜。所述金属材质凸伸出所述第一热塑性绝缘层101的表面。
S14、请参阅图1D，蚀刻所述第一铜箔层102以得到第一导电线路20。
所述第一导电线路20包括一信号线22，所述信号线22位于两个所述第一导电通孔13之间。
S15、蚀刻所述第二铜箔层103以得到第二导电线路21，从而得到一第一线路基板30。
所述第二导电线路21通过所述第一导电通孔13电性连接所述第一导电线路20。所述第二导电线路21包括所述信号线22。
S16、请参阅图2A，提供一第二覆铜基板40，所述第二覆铜基板40包括一第二热塑性绝缘层401以及一形成于所述第二热塑性绝缘层401上的第三铜箔层402。
S17、请参阅图2B，在所述第二热塑性绝缘层401中开设至少一第二通孔41。
在本实施方式中，在所述第二热塑性绝缘层401中开设两个所述第二通孔41。在本实施方式中，所述第二通孔41的横截面为圆形，所述第二通孔41的直径为75～200微米。
S18、请参阅图2C，蚀刻所述第三铜箔层402以形成第三导电线路42。
所述第三导电线路42包括一接地线(图未示)。
S19、请参阅图2D，在每一所述第二通孔41中填充导电膏以形成第二导电通孔43，从而得到一第二线路基板50。
其中，所述导电膏包含导电材料及环氧树脂，其中，导电材料可为铜膏、银膏或碳膏等。所述导电膏中还可以含有镍(Ni)金属、锡(Sn)金属、铋(Bi)金属以及锌(Zn)金属中的至少一种。所述导电膏的玻璃化转变温度(Tg)为130℃～150℃。所述导电膏的电阻率为1/105～1/104Ω.cm。在所述第二通孔41内填充所述导电膏可以采用手动塞孔、半自动印刷机塞孔、全自动印刷机塞孔或真空塞孔机塞孔。在本实施方式中，所述导电膏凸伸出所述第二热塑性绝缘层401，以便在后续制作多层线路板时，所述导电膏更容易与所述金属材质进行连接，进而提高所述多层线路板间连接的可靠性。
S20、将每一所述第二线路基板50与所述第一线路基板30相贴合，使所述第二导电通孔43与所述第一导电通孔13的位置对应，得到一中间体(图未示)。
在本实施方式中，将两个所述第二线路基板50分别覆盖于所述第一线路基板30的第一导电线路20和第二导电线路21上。在其他实施方式中，所述第二线路基板50的数量和位置均可以根据需要进行选择。所述第二线路基板50可以位于所述第一线路基板30的同一侧，也可以位于所述第一线路基板30的两侧。当所述第二线路基板50位于所述第一线路基板30的两侧时，所述第二线路基板50可以对称分布，也可以不对称分布，即所述第一线路基板30两侧的所述第二线路基板50的数量可以相等，也可以不相等。
S21、请参阅图3，压合所述中间体，使得所述第一导电通孔13与所述第二导电通孔43连接并在连接处形成合金层60，从而得到所述多层线路板100。
其中，两个所述第一导电通孔13分别对接两个所述第二导电通孔43，对接的所述第一导电通孔13与所述第二导电通孔43同轴设置。所述第一线路基板30与所述第二线路基板50通过所述合金层60电性连接。
所述合金层60的厚度为1～10微米。优选的，所述合金层60的厚度为1～3微米。所述合金层60包括铜镍锡合金。具体地，所述铜镍锡合金包括(Cu,Ni)6Sn5以及(Cu,Bi)6Sn5，其中Ni的原子百分数为0％～10％，Bi的原子百分数为0％～10％。
所述压合为热压合，当温度大于所述导电膏的玻璃化转变温度且小于所述热压合的温度时，会形成所述合金层60。具体地，当温度为150℃时开始形成所述合金层60。所述热压合的温度在所述第一热塑性绝缘层101以及所述第二热塑性绝缘层401熔点正负30℃以内。虽然所述合金层60生成证明所述金属材质与所述导电膏结合良好，当所述合金层60的厚度越大，所述合金层60所能承受的剪切力越小，即所述合金层60越容易断裂，因此要控制所述合金层60的厚度小于4微米。其中，还可在位于最外侧的第二线路基板50的第三导电线路42的表面形成防焊层(图未示)，此不赘述。
请参阅图4，本发明第二实施例还提供一种多层线路板的制作方法，第二实施例与第一实施例的区别在于：步骤S14之后还进一步移除部分所述第一导电线路20以及部分所述金属材质，从而得到所述多层线路板200。
请参阅图5，本发明第三实施例还提供一种多层线路板的制作方法，第三实施例与第二实施例的区别在于：至少在压合最外侧的所述第二线路基板50之前，还包括沿所述第三导电线路42的间隙对所述第二线路基板50进行切割以形成贯穿所述第二热塑性绝缘层401的开槽51。所述开槽51可在多层线路板300的表面形成断差。在本实施方式中，将四个所述第二线路基板50覆盖于所述第一线路基板30上。具体地，其中两个所述第二线路基板50覆盖于所述第一线路基板30的一侧，另两个所述第二线路基板50覆盖于所述第一线路基板30的另一侧。
请参阅图3，本发明第四实施例提供一种多层线路板100，所述多层线路板100包括一第一线路基板30以及两个第二线路基板50。
在本实施方式中，所述第一线路基板30为一双面板。所述双面板包括一第一导电线路20、一第二导电线路21以及一第一热塑性绝缘层101。其中，所述第一热塑性绝缘层101位于所述第一导电线路20与所述第二导电线路21之间。所述第一导电线路20与所述第二导电线路21的厚度为4～20微米。所述第一热塑性绝缘层101的材质为热塑性树脂，如液晶聚合物(LCP)、聚醚醚酮(PEEK)以及聚四氟乙烯(PTFE)等介电常数(Dk)和介电损耗(Df)低的材料。其中，LCP的熔点Tm为305℃，LCP的介电常数(Dk)为2.9，LCP的介电损耗(Df)为0.0025；PEEK的熔点Tm为334℃，PEEK的介电常数(Dk)为3.23，PEEK的介电损耗(Df)为0.0035；PTFE的熔点Tm为327℃，PTFE的介电常数(Dk)为2.5，PTFE的介电损耗(Df)为0.002。所述第一热塑性绝缘层101的厚度为25～200微米。
所述第一热塑性绝缘层101中开设有至少一第一通孔11。在本实施方式中，所述第一热塑性绝缘层101中开设有两个所述第一通孔11。所述第一导电线路20还填充于所述第一通孔11中以形成电性连接所述第一导电线路20与所述第二导电线路21的第一导电通孔13。所述第一导电线路20包括一信号线22，所述信号线22位于两个所述第一导电通孔13之间。所述第二导电线路21包括所述信号线22。
每一所述第二线路基板50包括一第二热塑性绝缘层401以及一第三导电线路42。两个所述第二线路基板50分别设置在所述第一线路基板30相对的两个表面。具体地，其中一个所述第二线路基板50设置于所述第一导电线路20的表面，另一个所述第二线路基板50设置于所述第二导电线路21的表面。所述第三导电线路42包括一接地线(图未示)。所述接地线通过所述第二导电通孔43、所述合金层60以及所述第一导电通孔13与所述第二导电线路21中的所述信号线22电性连接。所述第二热塑性绝缘层401的材质为热塑性树脂，如液晶聚合物(LCP)、聚醚醚酮(PEEK)以及聚四氟乙烯(PTFE)等介电常数(Dk)和介电损耗(Df)低的材料，介电常数(Dk)<3.0，介电损耗(Df)<0.02。其中，LCP的熔点Tm为305℃，LCP的介电常数(Dk)为2.9，LCP的介电损耗(Df)为0.0025；PEEK的熔点Tm为334℃，PEEK的介电常数(Dk)为3.23，PEEK的介电损耗(Df)为0.0035；PTFE的熔点Tm为327℃，PTFE的介电常数(Dk)为2.5，PTFE的介电损耗(Df)为0.002。第二热塑性绝缘层401的厚度为25～150微米。所述第三导电线路42的厚度为4～20微米。
所述第二热塑性绝缘层401中开设有至少一第二导电通孔43。每一第二导电通孔43中填充有一导电膏。所述导电膏与所述金属材质连接在连接处形成一合金层60。在本实施方式中，所述第二热塑性绝缘层401中开设有两个所述第二导电通孔43。两个所述第二导电通孔43分别对接两个所述第一导电通孔13，对接的所述第二导电通孔43与所述第一导电通孔13同轴设置。所述导电膏包含导电材料及环氧树脂，其中，导电材料可为铜膏、银膏或碳膏等。所述导电膏中还可以含有镍(Ni)金属、锡(Sn)金属、铋(Bi)金属以及锌(Zn)金属中的至少一种。所述导电膏的玻璃化转变温度(Tg)为130℃～150℃。所述导电膏的电阻率为1/105～1/104Ω.cm。所述合金层60的厚底为1～10微米。优选的，所述合金层60的厚度为1～3微米。所述合金层60包括铜镍锡合金。具体地，所述铜镍锡合金包括(Cu,Ni)6Sn5以及(Cu,Bi)6Sn5，其中Ni的原子百分数为0％～10％，Bi的原子百分数为0％～10％。虽然所述合金层60生成证明所述金属材质与所述导电膏结合良好，当所述合金层60的厚度越大，所述合金层60所能承受的剪切力越小，即所述合金层60越容易断裂，因此要控制所述合金层60的厚度小于4微米。需要说明，所述第二线路基板50的数量和位置均可以根据需要进行选择，即所述多层线路板100还可以包括更多数量的所述第二线路基板50。所述第二线路基板50可以位于所述第一线路基板30的同一侧，也可以位于所述第一线路基板30的两侧。当所述第二线路基板50位于所述第一线路基板30的两侧时，所述第二线路基板50可以对称分布，也可以不对称分布，即所述第一线路基板30两侧的所述第二线路基板50的数量可以相等，也可以不相等。
请参阅图4，本发明第五实施例还提供一种多层线路板200，所述多层线路板200与所述多层线路板100的区别在于：部分所述第一导电线路20以及部分所述金属材质被移除。
请参阅图5，本发明第六实施例还提供一种多层线路板300，所述多层线路板300与所述多层线路板200的区别在于：所述多层线路板300包括位于所述第一线路基板30一侧的两个所述第二线路基板50，最外侧的一第二线路基板50中开设有一贯穿所述第二线路基板50的第二热塑性绝缘层401的开槽51。所述第一线路基板30的另一侧具有两个所述第二线路基板50，其中两个所述第二线路基板50中开设有所述开槽51。
本发明提供的所述多层线路板及其制作方法具有以下有益效果：
一，所述第一导电通孔13内填充有所述金属材质，所述第二导电通孔43内填充有所述导电膏，所述第一导电通孔13与所述第二导电通孔43连接并在连接处形成所述合金层60，能够确保电阻稳定，提高了所述多层线路板的信赖性。
二，无金属垫设计，避免产生额外电容，信号传输更稳定，提高所述多层线路板的信赖性。
以上说明仅仅是对本发明一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本发明的技术构思做出的其他变形和改变，都应该属于本发明权利要求的保护范围。

Claims (8)

1.一种多层线路板的制作方法，其特征在于，包括以下步骤：
提供一第一覆铜基板，所述第一覆铜基板包括第一热塑性绝缘层以及一形成于所述第一热塑性绝缘层上的第一铜箔层；
在所述第一铜箔层中开设至少一第一通孔，所述第一通孔贯穿所述第一铜箔层以及所述第一热塑性绝缘层；
在所述第一通孔中进行电镀以形成第一导电通孔，所述第一导电通孔内填充有金属材质；以及
蚀刻所述第一铜箔层形成第一导电线路，移除沿所述第一热塑性绝缘层延伸方向凸伸于所述第一热塑性绝缘层且位于所述第一导电通孔四周的所述第一导电线路以及所述金属材质，从而得到第一线路基板，其中，所述第一导电线路包括一信号线；
提供至少一第二线路基板，每一所述第二线路基板包括一第二热塑性绝缘层、开设于所述第二热塑性绝缘层中的至少一第二导电通孔，所述第二导电通孔内填充有导电膏，其中，所述导电膏的玻璃化转变温度为130℃~150℃，所述导电膏的电阻率为1/105~1/104Ω.cm，所述第一热塑性绝缘层以及所述第二热塑性绝缘层的材质均为液晶聚合物；
将每一所述第二线路基板与所述第一线路基板相贴合，使所述第二导电通孔与所述第一导电通孔的位置对应，得到一中间体；以及
压合所述中间体，所述第一导电通孔对接所述第二导电通孔，对接的所述第一导电通孔与所述第二导电通孔同轴设置，使得所述第一导电通孔与所述第二导电通孔连接并在连接处形成合金层，从而得到所述多层线路板，其中，压合时的温度为第一热塑性绝缘层与第二热塑性绝缘层的熔点正负30℃以内，所述第一线路基板与所述第二线路基板通过所述合金层电性连接，所述合金层包括铜镍锡合金，所述铜镍锡合金包括(Cu,Ni)6Sn5以及(Cu,Bi)6Sn5，Ni的原子百分数为0%~10%，Bi的原子百分数为0%~10%。
2.如权利要求1所述的多层线路板的制作方法，其特征在于，所述第一覆铜基板还包括一形成于所述第一热塑性绝缘层远离所述第一铜箔层的表面的第二铜箔层，所述第一通孔未贯穿所述第二铜箔层，蚀刻所述第一铜箔层后，还包括蚀刻所述第二铜箔层以得到第二导电线路，所述第二导电线路通过所述金属材质连接所述第一导电线路。
3.如权利要求1所述的多层线路板的制作方法，其特征在于，所述第二线路基板的制作包括：
提供一第二覆铜基板，所述第二覆铜基板包括所述第二热塑性绝缘层以及一形成于所述第二热塑性绝缘层上的第三铜箔层；
在所述第二热塑性绝缘层中开设至少一第二通孔；
蚀刻所述第三铜箔层以形成第三导电线路；以及
在所述第二通孔中填充所述导电膏。
4.如权利要求1所述的多层线路板的制作方法，其特征在于，所述第一导电通孔至少为两个，所述信号线位于两个所述第一导电通孔之间，两个所述第一导电通孔分别对接两个所述第二导电通孔。
5.一种多层线路板，采用权利要求1至4任意一项所述的多层线路板的制作方法所制得，其特征在于，所述多层线路板包括：
一第一线路基板，所述第一线路基板包括一第一热塑性绝缘层、开设于所述第一热塑性绝缘层中的至少一第一导电通孔以及第一导电线路，所述第一导电线路包括一信号线，所述第一导电通孔内填充有金属材质，沿所述第一热塑性绝缘层延伸方向凸伸于所述第一热塑性绝缘层且位于所述第一导电通孔四周的所述第一导电线路以及所述金属材质被移除；
至少一第二线路基板，每一所述第二线路基板包括一第二热塑性绝缘层、开设于所述第二热塑性绝缘层中的至少一第二导电通孔，所述第二导电通孔内填充有导电膏，所述第一导电通孔与所述第二导电通孔对接且相互连接，对接的所述第一导电通孔与所述第二导电通孔同轴设置，所述导电膏的玻璃化转变温度为130℃~150℃，所述导电膏的电阻率为1/105~1/104Ω.cm，所述第一热塑性绝缘层以及所述第一热塑性绝缘层的材质均为液晶聚合物；以及
一合金层，所述合金层形成于所述第一导电通孔与所述第二导电通孔的连接处，所述合金层包括铜镍锡合金，所述铜镍锡合金包括(Cu, Ni)6Sn5以及(Cu, Bi)6Sn5，其中Ni的原子百分数为0%~10%，Bi的原子百分数为0%~10%。
6.如权利要求5所述的多层线路板，其特征在于，所述多层线路板包括两个所述第二线路基板，每一所述第二线路基板还包括一第三导电线路，两个所述第二线路基板分别设置在所述第一线路基板相对的两个表面。
7.如权利要求6所述的多层线路板，其特征在于，所述第一导电通孔至少为两个，所述信号线位于两个所述第一导电通孔之间。
8.如权利要求7所述的多层线路板，其特征在于，所述第一线路基板还包括一第二导电线路，所述第二导电线路包括所述信号线，所述第三导电线路包括一接地线，所述接地线通过所述第二导电通孔、所述合金层以及所述第一导电通孔与所述第二导电线路中的所述信号线电性连接。
CN201910819986.8A 2019-08-31 2019-08-31 多层线路板及其制作方法 Active CN112449514B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910819986.8A CN112449514B (zh) 2019-08-31 2019-08-31 多层线路板及其制作方法
US17/289,035 US20210410295A1 (en) 2019-08-31 2020-05-29 Circuit board and method of manufacturing circuit board, and method of manufacturing circuit board assembly
PCT/CN2020/093452 WO2021036379A1 (zh) 2019-08-31 2020-05-29 电路板及其制造方法、电路板组件的制造方法
CN202080005336.0A CN112753289B (zh) 2019-08-31 2020-05-29 电路板及其制造方法、电路板组件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910819986.8A CN112449514B (zh) 2019-08-31 2019-08-31 多层线路板及其制作方法

Publications (2)

Publication Number Publication Date
CN112449514A CN112449514A (zh) 2021-03-05
CN112449514B true CN112449514B (zh) 2022-12-20

Family

ID=74683260

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910819986.8A Active CN112449514B (zh) 2019-08-31 2019-08-31 多层线路板及其制作方法
CN202080005336.0A Active CN112753289B (zh) 2019-08-31 2020-05-29 电路板及其制造方法、电路板组件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080005336.0A Active CN112753289B (zh) 2019-08-31 2020-05-29 电路板及其制造方法、电路板组件的制造方法

Country Status (3)

Country Link
US (1) US20210410295A1 (zh)
CN (2) CN112449514B (zh)
WO (1) WO2021036379A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004209425A (ja) * 2003-01-07 2004-07-29 Denso Corp プリント基板のリサイクル方法およびそのリサイクル装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237854A (ja) * 1996-02-29 1997-09-09 Toshiba Corp 半導体用パッケージ
US6944945B1 (en) * 2000-05-12 2005-09-20 Shipley Company, L.L.C. Sequential build circuit board
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP2003318611A (ja) * 2002-04-24 2003-11-07 Mitsubishi Electric Corp ストリップ伝送線路基板及びその製造方法
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP2005109188A (ja) * 2003-09-30 2005-04-21 Sumitomo Bakelite Co Ltd 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
WO2007072570A1 (ja) * 2005-12-22 2007-06-28 Matsushita Electric Industrial Co., Ltd. 回路基板の接続構造、回路基板の接続部および電子機器
JP4840132B2 (ja) * 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
WO2008143099A1 (ja) * 2007-05-17 2008-11-27 Fujikura Ltd. 積層配線基板及びその製造方法
JP2010129604A (ja) * 2008-11-25 2010-06-10 Fujikura Ltd 回路配線基板及びその製造方法
TW201127228A (en) * 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
CN103404239B (zh) * 2011-02-15 2015-11-25 株式会社村田制作所 多层配线基板及其制造方法
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
JP5874343B2 (ja) * 2011-11-18 2016-03-02 富士通株式会社 積層回路基板の製造方法、積層回路基板、および電子機器
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN102595809A (zh) * 2012-03-14 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制作方法
CN103379750B (zh) * 2012-04-27 2016-06-01 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN103517584A (zh) * 2012-06-27 2014-01-15 富葵精密组件(深圳)有限公司 多层电路板的制作方法
CN104244614A (zh) * 2013-06-21 2014-12-24 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN104349574B (zh) * 2013-07-31 2018-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN104582240B (zh) * 2013-10-25 2017-08-25 富葵精密组件(深圳)有限公司 电路板及电路板制作方法
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
CN106658967B (zh) * 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
CN108093554A (zh) * 2016-11-21 2018-05-29 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法
CN109600939B (zh) * 2018-10-30 2019-09-20 庆鼎精密电子（淮安）有限公司 薄型天线电路板的制作方法
CN109936919A (zh) * 2019-03-05 2019-06-25 惠州市特创电子科技有限公司 一种通过导电膏导通的高频传输线路板及其制备方法
CN110072350A (zh) * 2019-04-10 2019-07-30 深圳市信维通信股份有限公司 多层线路板加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004209425A (ja) * 2003-01-07 2004-07-29 Denso Corp プリント基板のリサイクル方法およびそのリサイクル装置

Also Published As

Publication number Publication date
CN112449514A (zh) 2021-03-05
CN112753289B (zh) 2023-08-04
US20210410295A1 (en) 2021-12-30
CN112753289A (zh) 2021-05-04
WO2021036379A1 (zh) 2021-03-04

Similar Documents

Publication Publication Date Title
JP6149920B2 (ja) リジッドフレキシブル基板およびその製造方法
EP0446656B1 (en) Method of manufacturing a multilayer circuit board
EP0620701A2 (en) Circuit devices and fabrication method of the same
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
TWI806865B (zh) 印刷電路板
JPS6227558B2 (zh)
CN112449514B (zh) 多层线路板及其制作方法
JP4409325B2 (ja) 配線基板及びその製造方法
JP2013098296A (ja) 長尺フレキシブル配線板の製造方法
CN115623704A (zh) 多层线路板及其制作方法
JP2009141297A (ja) 多層配線板およびその製造方法
JP2003324280A (ja) プリント基板の製造方法
JP2009043833A (ja) 中空ヒンジ部を有する配線基板の製造方法
WO2018079198A1 (ja) 樹脂回路基板
KR102483613B1 (ko) 인쇄회로기판
CN113597086B (zh) 传输线路板及其制作方法
JP3943055B2 (ja) 多層型配線板の製造方法
JP3816038B2 (ja) 多層形フレキシブル配線板およびその製造方法
JP2000286554A (ja) 多層配線基板およびその製造方法
CN113993293A (zh) 一种细线路板制备方法
CN115776775A (zh) 一种印制电路板及其制备方法
CN111970810A (zh) 多层树脂基板及其制作方法
CN118055575A (zh) 电路板组件的制作方法以及电路板组件
JPH10321977A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant