JP2003100803A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003100803A
JP2003100803A JP2001296333A JP2001296333A JP2003100803A JP 2003100803 A JP2003100803 A JP 2003100803A JP 2001296333 A JP2001296333 A JP 2001296333A JP 2001296333 A JP2001296333 A JP 2001296333A JP 2003100803 A JP2003100803 A JP 2003100803A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
chip
electrode portions
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001296333A
Other languages
English (en)
Inventor
Toshihiro Iwasaki
俊寛 岩崎
Keiichiro Wakamiya
敬一郎 若宮
Michitaka Kimura
通孝 木村
Yasumichi Hatanaka
康道 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001296333A priority Critical patent/JP2003100803A/ja
Priority to US10/224,342 priority patent/US6756686B2/en
Priority to DE10238781A priority patent/DE10238781A1/de
Priority to KR10-2002-0049984A priority patent/KR100487028B1/ko
Publication of JP2003100803A publication Critical patent/JP2003100803A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 超音波振動を利用したボンディング方法を用
いて、超音波振動による共振を生じることなく、比較的
大きな表面積を有するチップ等の基板を、チップ実装基
板等の別の基板に、高い接合性にて実装できる半導体装
置及びその製造方法を提供する。 【解決手段】 複数の電極部２ａを片面側に備えた第１
の基板１と、複数の電極部７ａを片面側に備えた第２の
基板６と、第１の基板１の複数の電極部２ａと第２の基
板６の複数の電極部７ａとを接続する複数の接続用導体
３ａとを備えた半導体装置であって、第１の基板１と第
２の基板６とを接続した状態で外部から超音波振動を与
えた場合に超音波振動による共振を抑える位置に、第１
の基板１と第２の基板６とを支持する支持部材２ｂ、３
ｂ、７ｂを備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、超音波振動を利
用したボンディング方法にて、基板と基板とを実装する
半導体装置及びその製造方法に関し、特に、チップ（半
導体基板）をチップ実装基板（回路基板）又はチップに
実装する半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来より、超音波振動を利用したボンデ
ィング方法にて、チップ（半導体基板）をチップ実装基
板（回路基板）に実装する技術が用いられている。特
に、ＳＡＷデバイス（Surface Acoustic Wave）等の表
面積の小さなチップにおいては、チップ上に露呈する電
極パッド上に形成されたＡｕバンプと、チップ実装基板
上に形成されたＡｕめっき層を有する端子電極とを、超
音波振動を供給しながら熱圧着するＦＣＢ（Flip Chip
Bonding）等の実装方法が多く用いられている。
【０００３】以下、図１２にて、従来の半導体装置につ
いて、簡単に説明する。図１２（ａ）〜（ｄ）は、従来
の半導体装置において、実装に係わる各製造工程におけ
る半導体装置の概略断面図である。同図において、１は
第１の基板としてのチップ、１ａは実装後にチップ実装
基板と対向するチップ１の対向面（片面）、２はチップ
１の対向面１ａに露呈するように形成された電極パッド
（電極部）、３は電極パッド２と端子電極とを電気的か
つ機械的に接続するバンプ（接続用導体）、６は実装ボ
ードやインターポーザ等のチップ実装基板（第２の基
板）、６ａは実装後にチップ１と対向するチップ実装基
板６の対向面（片面）、７は表面にＡｕめっき層を有す
るとともにチップ実装基板６の対向面６ａに露呈するよ
うに形成された端子電極（電極部）、２０は実装工程に
おいてチップ１を保持する保持ツールとしてのステー
ジ、２５は実装工程においてチップ実装基板６を保持す
る保持ツールとしてのステージを示す。
【０００４】以上のように構成された半導体装置は、以
下のように実装される。まず、図１２（ａ）に示すよう
に、チップ１の対向面１ａ側に露呈する電極パッド２上
には、ワイヤボンディング技術を利用して、バンプ３が
形成される。なお、チップ１の対向面１ａにおいて、電
極パッド２が露呈する領域以外の領域は、絶縁保護膜に
て被覆されている。また、電極パッド２は、例えば、Ａ
ｌ等にて形成されており、チップ１内の回路と電気的に
接続されている。さらに、バンプ３は、例えば、Ａｕ、
はんだ、Ａｇ、Ｃｕ、Ａｌ、Ｂｉ、Ｚｎ、Ｓｂ、Ｉｎ、
Ｐｄ、Ｓｉ、又は、それらの合金にて形成されている。
【０００５】次に、同図（ｂ）に示すように、チップ１
の対向面１ａと、チップ実装基板６の対向面６ａとの位
置合わせをする。詳しくは、端子電極７が形成された対
向面６ａが上方を向くように、チップ実装基板６をステ
ージ２５上に設置する。他方、バンプ３等が形成された
対向面１ａが下方を向くように、半導体装置１をステー
ジ２０上に設置する。その後、チップ実装基板６の端子
電極７の位置と、チップ１のバンプ３の位置とが、一致
するように、ステージ２０を移動する。ここで、チップ
実装基板６は、例えば、ガラスエポキシ材にて形成され
ている。また、端子電極７は、例えば、Ｃｕ配線上に、
Ｎｉめっき層、Ａｕめっき層を順次積層したものであ
る。また、チップ１及びチップ実装基板６は、それぞれ
のステージ２０、２５に設けられた図示せぬ中空部から
の空気吸引によって、ステージ２０、２５上に密着保持
される。
【０００６】次に、同図（ｃ）に示すように、超音波振
動を利用したいわゆる超音波併用熱圧着にて、チップ１
の複数のバンプ３と、チップ実装基板６の複数の端子電
極７とを、電気的かつ機械的に接続する。詳しくは、バ
ンプ３及び端子電極７を加熱しながら、図中の矢印に示
すようにチップ１側から荷重Ｗをかけ、かつ、図中の矢
印方向の超音波振動Ｓを供給することにより、バンプ３
と端子電極７とを接続する。ここで、チップ１及びチッ
プ実装基板６に供給される超音波振動の周波数は、約６
０ｋＨｚである。こうして、同図（ｄ）に示すように、
チップ１をチップ実装基板６上に実装した半導体装置が
製造される。
【０００７】
【発明が解決しようとする課題】上述の従来技術におい
て、超音波振動を利用した基板と基板とのボンディング
方法は、熱圧着のみによるボンディング方法と比較し
て、低温にて双方の基板の接続をできるというメリット
を有する。しかし、この超音波振動を利用したボンディ
ング方法を、上述のＳＡＷデバイス等の小さなチップの
実装工程に用いるのではなく、大きな表面積にて形成さ
れたチップを有し、多数のピンを有するメモリデバイス
等の実装工程に用いようとすると、超音波振動による共
振により、バンプと端子電極との接合部においてバンプ
の接合バラツキ、ダメージ等が生じる接合性の悪化とい
う問題があった。
【０００８】特に、大きな表面積を有するチップで、外
周部に接続用導体としての複数のピンが配列されている
場合には、このような大きなチップを、それに対応した
チップ実装基板上に搭載した後に、超音波振動を供給す
ると、接続用導体が設置された部分を節（振幅がゼロの
部分である。）とし、接続用導体が設置されていない基
板の中央部分を腹（振幅の大きな部分である。）とする
振動が生じる。
【０００９】このようなチップをチップ実装基板上に実
装してなる構造体（以下、実装構成材と呼ぶ。）は、振
動の節と節との間隔が大きく、さらにチップ実装基板は
剛性の低いガラスエポキシ材で形成されているために、
実装構成材としての共振周波数（固有振動数）が比較的
低くなる。したがって、接合時に印加される超音波振動
の周波数と、実装構成材の共振周波数が一致する場合が
あり、その場合に実装構成材が共振することになる。こ
の共振の振動方向は、基板の接続に必要な超音波振動の
方向と異なる方向の不規則な振動（例えば、図１２
（ｄ）中の矢印に示す方向の振動である。）である。こ
のために、バンプと端子電極との接触面は、超音波振動
供給時に、双方の当接を保持できなくなり、接合性が悪
化することになる。
【００１０】この発明は、上述のような課題を解決する
ためになされたもので、超音波振動を利用したボンディ
ング方法を用いて、超音波振動による共振を生じること
なく、比較的大きな表面積を有するチップ等の基板を、
チップ実装基板等の別の基板に、高い接合性にて実装で
きる半導体装置及びその製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】この発明の請求項１記載
の発明にかかる半導体装置は、複数の電極部を片面側に
備えた第１の基板と、複数の電極部を片面側に備えた第
２の基板と、上記第１の基板の上記複数の電極部と上記
第２の基板の上記複数の電極部とを接続する複数の接続
用導体とを備えた半導体装置であって、上記第１の基板
と上記第２の基板とを接続した状態で外部から超音波振
動を与えた場合に上記超音波振動による共振を抑える位
置に、上記第１の基板と上記第２の基板とを支持する支
持部材を備えたものである。
【００１２】また、請求項２記載の発明にかかる半導体
装置は、上記請求項１記載の発明において、上記支持部
材は、振動の腹近傍に設置されたものである。
【００１３】また、請求項３記載の発明にかかる半導体
装置は、上記請求項１又は請求項２に記載の発明におい
て、上記複数の電極は、上記第１の基板の外周部と上記
第２の基板の上記外周部に対応する位置とに設置され、
上記支持部材は、上記第１の基板の中央部に設置された
ものである。
【００１４】また、請求項４記載の発明にかかる半導体
装置は、上記請求項１又は請求項２に記載の発明におい
て、上記複数の電極は、上記第１の基板の一部領域に周
状に設置されるとともに上記第２の基板の上記一部領域
に対応する位置に設置され、上記支持部材は、上記第１
の基板の上記一部領域に対する外側領域に設置されたも
のである。
【００１５】また、請求項５記載の発明にかかる半導体
装置は、上記請求項１〜請求項４のいずれかに記載の発
明において、上記支持部材は、上記第１の基板に形成さ
れた上記複数の電極部と同一形体で位置の異なる電極部
と、上記第２の基板に形成された上記複数の電極部と同
一形体で位置の異なる電極部とを、上記複数の接続用導
体と同一形体で位置の異なる接続用導体により接続した
ものである。
【００１６】また、請求項６記載の発明にかかる半導体
装置は、上記請求項１〜請求項５のいずれかに記載の発
明において、上記第１の基板又は上記第２の基板に上記
基板の剛性を高める高剛性部材をさらに備えたものであ
る。
【００１７】また、この発明の請求項７記載の発明にか
かる半導体装置は、複数の電極部を片面側に備えた第１
の基板と、複数の電極部を片面側に備えた第２の基板
と、上記第１の基板の上記複数の電極部と上記第２の基
板の上記複数の電極部とを接続する複数の接続用導体と
を備えた半導体装置であって、上記第１の基板又は上記
第２の基板に上記基板の剛性を高める高剛性部材を備え
たものである。
【００１８】また、請求項８記載の発明にかかる半導体
装置は、上記請求項７に記載の発明において、上記複数
の電極は、上記第１の基板の外周部と上記第２の基板の
上記外周部に対応する位置とに設置され、上記高剛性部
材は、上記第１の基板の中央部又は上記第２の基板の上
記中央部に対応する位置に設置されたものである。
【００１９】また、請求項９記載の発明にかかる半導体
装置は、上記請求項７に記載の発明において、上記複数
の電極は、上記第１の基板の一部領域に周状に設置され
るとともに上記第２の基板の上記一部領域に対応する位
置に設置され、上記高剛性部材は、上記第１の基板の上
記一部領域に対する外側領域又は上記第２の基板の上記
一部領域に対応する位置の外側領域に設置されたもので
ある。
【００２０】また、請求項１０記載の発明にかかる半導
体装置は、上記請求項６〜請求項９のいずれかに記載の
発明において、上記高剛性部材を、ダミーパターンとし
たものである。
【００２１】また、請求項１１記載の発明にかかる半導
体装置は、上記請求項１〜請求項１０のいずれかに記載
の発明において、上記第１の基板及び上記第２の基板に
当接する非導電性樹脂部材をさらに備えたものである。
【００２２】また、請求項１２記載の発明にかかる半導
体装置は、上記請求項１〜請求項１１のいずれかに記載
の発明において、上記第１の基板は、上記複数の電極部
が電極パッドからなるチップであり、上記第２の基板
を、上記複数の電極部が端子電極からなるチップ実装基
板としたものである。
【００２３】また、請求項１３記載の発明にかかる半導
体装置は、上記請求項１〜請求項１１のいずれかに記載
の発明において、上記第１の基板及び上記第２の基板
を、それぞれ上記複数の電極部が電極パッドからなるチ
ップとしたものである。
【００２４】また、この発明の請求項１４記載の発明に
かかる半導体装置の製造方法は、第１の基板の片面側に
形成された複数の電極部と、第２の基板の片面側に形成
された複数の電極部とを、複数の接続用導体を介して、
超音波振動を供給して接続するとともに、上記超音波振
動による共振を抑える位置に、上記第１の基板と上記第
２の基板とを支持する支持部材を形成する工程を備えた
ものである。
【００２５】また、請求項１５記載の発明にかかる半導
体装置の製造方法は、上記請求項１４に記載の発明にお
いて、上記支持部材は、振動の腹近傍に設置されるもの
である。
【００２６】また、請求項１６記載の発明にかかる半導
体装置の製造方法は、上記請求項１４又は請求項１５に
記載の発明において、上記支持部材は、上記第１の基板
に形成された上記複数の電極部と同一形体で位置の異な
る電極部と、上記第２の基板に形成された上記複数の電
極部と同一形体で位置の異なる電極部とを、上記複数の
接続用導体と同一形体で位置の異なる接続用導体を介し
て、上記超音波振動の供給により接続したものである。
【００２７】また、請求項１７記載の発明にかかる半導
体装置の製造方法は、上記請求項１４〜請求項１６のい
ずれかに記載の発明において、上記第１の基板又は上記
第２の基板に上記基板の剛性を高める高剛性部材を形成
する工程をさらに備えたものである。
【００２８】また、この発明の請求項１８記載の発明に
かかる半導体装置の製造方法は、第１の基板又は第２の
基板に上記基板の剛性を高める高剛性部材を形成する工
程と、上記第１の基板の片面側に形成された複数の電極
部と、上記第２の基板の片面側に形成された複数の電極
部とを、複数の接続用導体を介して、超音波振動を供給
して接続する工程とを備えたものである。
【００２９】また、請求項１９記載の発明にかかる半導
体装置の製造方法は、上記請求項１７又は請求項１８に
記載の発明において、上記高剛性部材を、上記超音波振
動による振幅の腹近傍に形成されるダミーパターンとし
たものである。
【００３０】また、請求項２０記載の発明にかかる半導
体装置の製造方法は、上記請求項１４〜請求項１９のい
ずれかに記載の発明において、上記第１の基板及び上記
第２の基板に当接する非導電性樹脂部材を形成する工程
をさらに備えたものである。
【００３１】また、請求項２１記載の発明にかかる半導
体装置の製造方法は、上記請求項２０に記載の発明にお
いて、上記非導電性樹脂部材を形成する工程を、上記第
１の基板上又は上記第２の基板上に予め非導電性樹脂部
材を形成する工程としたものである。
【００３２】また、請求項２２記載の発明にかかる半導
体装置の製造方法は、上記請求項１４〜請求項２１のい
ずれかに記載の発明において、上記第１の基板は、上記
複数の電極部が電極パッドからなるチップであり、上記
第２の基板を、上記複数の電極部が端子電極からなるチ
ップ実装基板としたものである。
【００３３】また、請求項２３記載の発明にかかる半導
体装置の製造方法は、上記請求項１４〜請求項２１のい
ずれかに記載の発明において、上記第１の基板及び上記
第２の基板を、それぞれ上記複数の電極部が電極パッド
からなるチップとしたものである。
【００３４】
【発明の実施の形態】以下に、この発明の実施の形態に
ついて図面を参照して詳細に説明する。なお、各図中、
同一または相当する部分には同一の符号を付しており、
その重複説明は適宜に簡略化ないし省略する。
【００３５】実施の形態１．以下、この発明の実施の形
態１を図面に基づいて詳細に説明する。図１（ａ）は、
この発明の実施の形態１を示す半導体装置の概略断面図
である。また、図１（ｂ）は、図１（ａ）の半導体装置
のＡ-Ａ線における概略断面図であり、チップにおける
対向面上の接続用導体の配置を示す図である。
【００３６】図１（ａ）〜（ｂ）において、１は第１の
基板としてのチップ、１ａはチップ１における対向面
（片面）、２ａ、２ｂはチップ１の対向面１ａに露呈す
るように形成された電極パッド（電極部）、３ａ、３ｂ
は電極パッド２ａ、２ｂと端子電極とを電気的かつ機械
的に接続するバンプ（接続用導体）、６はガラスエポキ
シ材にて形成される第２の基板としてのチップ実装基
板、７は表面にＡｕめっき層を有するとともに６におけ
る対向面に露呈するように形成された端子電極（電極
部）を示す。なお、本実施の形態１におけるチップ１
は、一辺が３ｍｍ以下の矩形面を有するＳＡＷデバイス
のチップと比較して、大きな表面積（対向面１ａの面積
である。）を有する。
【００３７】ここで、図１（ｂ）に示すように、チップ
１の対向面１ａ側には、対向面１ａの外周部に複数のバ
ンプ３ａが配置され、対向面１ａの中央部にバンプ３ｂ
が配置されている。そして、チップ実装基板６における
対向面側にも、これらのバンプ３ａ、３ｂに対応した位
置に、端子電極７ａ、７ｂが設置されている。すなわ
ち、チップ実装基板６の対向面の外周部には複数の端子
電極７ａが配置され、対向面の中央部には端子電極７ｂ
が配置されている。
【００３８】以上のように構成された半導体装置は、先
に図１２を用いて説明した製造工程と同様の超音波併用
熱圧着を用いた工程によって、製造されたものである。
その際に、実装構成材の中央部に配置された電極パッド
２ｂ、バンプ３ｂ、端子電極７ｂは、電極パッド２ｂ、
バンプ３ｂ、端子電極７ｂが配置されなかった場合の超
音波振動による実装構成材の振動の腹近傍に設置された
ものであり、超音波振動による共振を抑止するものであ
る。
【００３９】すなわち、中央部に配置されるバンプ３ｂ
等は、チップ１とチップ実装基板６との双方の対向面の
中央部を固定する支持部材である。この支持部材として
のバンプ３ｂ等は、外周部に配置されたバンプ３ａ等と
同様に、振動の節として機能する。さらに換言すれば、
チップ１、チップ実装基板６等で構成される実装構成材
の振動モードにおいて、各節間の間隔は非常に小さいた
めに、その共振周波数は超音波振動の周波数よりも高い
値になる。このために、超音波振動による共振を未然に
防止して、超音波振動によるチップ１とチップ実装基板
６との高い接合性を維持することができる。
【００４０】次に、図２にて、本実施の形態１の半導体
装置における電極部及び接続用導体の構成を詳述する。
図２は、図１の半導体装置における電極部及び接続用導
体を示す概略断面図である。同図に示すように、チップ
の片面側に露呈するように形成されたＡｌ等からなる電
極パッド２と、Ａｕを主成分とするバンプ３との、接合
部１２には、微視的に、ＡｕＡｌ合金が形成されてい
る。
【００４１】他方、チップ実装基板の片面側に露呈する
ように形成された端子電極７は、Ｃｕ配線上に、Ｎｉめ
っき層８、Ａｕめっき層９を順次積層して形成したもの
である。そして、端子電極７のＡｕめっき層９と、バン
プ３とが、超音波併用熱圧着によって接合されて、Ａｕ
の接合部１３が形成される。なお、このような超音波併
用熱圧着によるＡｕ接合部１３の形成は、比較的低温に
て達成することができる（例えば、常温にて達成でき
る。）ために、実装構成材を構成する基板として、耐熱
性が低い有機樹脂等の材料からなる基板を用いることも
できる。
【００４２】以上述べたように、本実施の形態１におい
て、半導体装置内に設置される電極パッド２ａ、２ｂ、
バンプ３ａ、３ｂ、端子電極７ａ、７ｂは、いずれも、
チップ１内の回路と、チップ実装基板６内の回路と、電
気的信号のやり取りを行うことができる構成となってい
る。したがって、これらの電極パッド２ａ、２ｂ、バン
プ３ａ、３ｂ、端子電極７ａ、７ｂのうち、任意の電極
パッド、バンプ、端子電極を用いて、所望の半導体装置
を形成することができる。
【００４３】以上説明したように、本実施の形態１のよ
うに構成された半導体装置においては、比較的大きな表
面積を有するチップ１を、超音波振動を利用したボンデ
ィング方法を用いて、チップ実装基板６に接合する場合
であっても、超音波振動による共振を生じることなく、
不規則な振動を防止して、高い接合性にて、チップ１を
チップ実装基板６に実装することができる。
【００４４】なお、本実施の形態１においては、支持部
材としての電極パッド２ｂ、バンプ３ｂ、端子電極７ｂ
を半導体装置の中央部に１つ設置した。これに対して、
支持部材として、複数の電極パッド２ｂ、バンプ３ｂ、
端子電極７ｂを、中央部以外に、例えば、マトリックス
状に配置することもできる。このように、超音波振動に
よる共振を抑える位置に支持部材を設置することによ
り、本実施の形態１と同様の効果を奏することになる。
【００４５】また、本実施の形態１においては、半導体
装置の製造工程において、チップ１側にバンプ３ａ、３
ｂを形成した後に、これをチップ実装基板６上の端子電
極７ａ、７ｂに超音波併用熱圧着により接合した。これ
に対して、チップ実装基板６側にバンプ３ａ、３ｂを形
成した後に、これをチップ１上の電極パッド２ａ、２ｂ
に超音波併用熱圧着により接合することもできる。この
場合にも、本実施の形態１と同様の効果を奏することに
なる。
【００４６】また、本実施の形態１では、チップ１の外
周部に設置された複数の電極パッド２ａと同一形体の電
極パッド２ｂがそれらと異なる位置（基板１中央部であ
る。）に設置され、その外周部に対応するチップ実装基
板６の位置に設置された複数の端子電極７ａと同一形体
の端子電極７ｂがそれらと異なる位置に設置され、それ
らを複数のバンプ３ａと同一形体で位置の異なるバンプ
３ｂにて接続している。そして、この電極パッド２ｂ、
端子電極７ｂ、バンプ３ｂにより、超音波振動による共
振を抑える支持部材を構成している。しかし、支持部材
の構成は、これに限定されることなく、例えば、上述の
構成においてチップ１側の電極パッド２ｂ、又は、チッ
プ実装基板６側の端子電極７ｂを取り除いた構成とする
こともできる。この場合、バンプ３ｂは、いずれかの基
板１、６にのみＡｕ接合部を形成することになるが、他
方の基板とも当接することで双方の基板１、６の支持は
充分にできるために、本実施の形態１と同様の効果を奏
することになる。さらに、支持部材の構成は、バンプ３
ｂ等に限定されず、例えば、基板１、６に形成した突起
部等によっても構成することができる。そして、この場
合にも、本実施の形態１と同様の効果を奏することにな
る。
【００４７】実施の形態２．以下、この発明の実施の形
態２を図面に基づいて詳細に説明する。図３は、この発
明の実施の形態２を示す半導体装置の概略断面図であ
る。本実施の形態２の半導体装置は、チップとチップ実
装基板との間の中央部分に支持部材としてのバンプ３ｂ
等を形成する代わりに、チップ実装基板上にダミーパタ
ーンを形成した点が、前記実施の形態１と相違する。
【００４８】図３において、１はチップ、３ａはバン
プ、６はガラスエポキシ材にて形成されたチップ実装基
板、６ａはチップ実装基板６における対向面（片面）、
７ａは端子電極、１０は高剛性部材としてのダミーパタ
ーンを示す。ここで、ダミーパターン１０は、チップ実
装基板６の対向面６ａ上の中央部に、リソグラフィ（写
真製版）にて形成されたものである。さらに、ダミーパ
ターン１０は、ガラスエポキシ材と比較して高い剛性を
有する銅、ニッケル等の材料からなる。そして、ダミー
パターン１０は、実際にチップ実装基板６上に形成され
る回路パターンとは異なり、回路素子等と電気的に絶縁
されたパターンである。
【００４９】以上のように構成された半導体装置は、予
めリソグラフィにてダミーパターン１０が形成されたチ
ップ実装基板６と、チップ１とを、前記実施の形態１と
同様に、超音波併用熱圧着を用いた工程によって接合し
たものである。その際に、実装構成材の中央部に配置さ
れたチップ実装基板６のダミーパターン１０は、ダミー
パターン１０が配置されなかった場合の超音波振動によ
る実装構成材の振動の腹近傍に設置されたものであり、
超音波振動による共振を抑止するものである。
【００５０】すなわち、中央部に配置されるダミーパタ
ーン１０は、チップ実装基板６の剛性を高めるととも
に、実装構成材の全体の剛性を高めるものである。した
がって、高剛性化された実装構成材の固有振動数（共振
周波数）は、超音波周波数より高くなり、超音波振動に
よる共振を未然に防止して、超音波振動によるチップ１
とチップ実装基板６との高い接合性を維持することがで
きる。
【００５１】次に、図４（ａ）〜（ｃ）にて、本実施の
形態２の半導体装置におけるチップ実装基板上のダミー
パターンの具体的形態について詳述する。図４（ａ）〜
（ｃ）は、それぞれ図３の半導体装置のＢ-Ｂ線におけ
る概略断面図であり、チップ実装基板の対向面に形成さ
れるダミーパターンの形態を例示するものである。同図
（ａ）〜（ｃ）において、ハッチングを施していない白
抜きの部分が、チップ実装基板６における対向面６ａ上
にリソグラフィにて形成されるＣｕ等のパターン部分で
ある。具体的には、チップ実装基板６の外周部には、実
際の配線パターンとして用いられる複数の端子電極７ａ
が形成される。これに対して、チップ実装基板６の中央
部には、実際の配線パターンとして用いられないダミー
パターン１０ａ、１０ｂ、１０ｃが形成される。
【００５２】図４（ａ）に示す形態においては、ダミー
パターン１０ａが、対向面６ａの中央部に、十字状に形
成されている。また、図４（ｂ）に示す形態において
は、ダミーパターン１０ｂが、対向面６ａの中央部に、
対向面６ａの対角線状に形成されている。また、図４
（ｃ）に示す形態においては、ダミーパターン１０ｃ
が、図４（ｂ）の対角線状のダミーパターンに、さらに
環状部を付加するように形成されている。このように、
ダミーパターン１０は、実装構成材の有する特有の振動
モードに対応するように、自由な形状にてチップ実装基
板６上に形成されるものなので、超音波振動に対する共
振を効果的に防止することができる。
【００５３】以上説明したように、本実施の形態２のよ
うに構成された半導体装置においては、比較的大きな表
面積を有するチップ１を、超音波振動を利用したボンデ
ィング方法を用いて、チップ実装基板６に接合する場合
であっても、前記実施の形態１と同様に、超音波振動に
よる共振を生じることなく、不規則な振動を防止して、
高い接合性にて、チップ１をチップ実装基板６に実装す
ることができる。
【００５４】なお、本実施の形態２においては、チップ
実装基板６の対向面６ａ側に、高剛性部材としてのダミ
ーパターン１０を形成した。これに対して、高剛性部材
としてのダミーパターン１０を、チップ実装基板６にお
ける対向面６ａの反対側の面に配置することができる。
また、チップ１の厚みが薄くなってチップ１が共振する
場合等には、ダミーパターン１０をチップ１の表面等に
配置することもできる。この場合にも、本実施の形態２
と同様の効果を奏することになる。
【００５５】実施の形態３．以下、この発明の実施の形
態３を図面に基づいて詳細に説明する。図５は、この発
明の実施の形態３を示す半導体装置の概略断面図であ
る。本実施の形態３の半導体装置は、チップとチップ実
装基板との間に双方の基板に当接する非導電性樹脂部材
を形成した点が、前記実施の形態１と相違する。
【００５６】図５において、１はチップ、３ａ、３ｂは
バンプ、６はチップ実装基板、１５はエポキシ樹脂等か
らなる非導電性樹脂部材を示す。ここで、前記実施の形
態１と同様に、チップ１の対向面の外周部にはバンプ３
ａが配置され、中央部にはバンプ３ｂが配置されてい
る。さらに、本実施の形態３では、チップ１とチップ実
装基板６との双方の対向面に挟まれるように、非導電性
樹脂部材１５が形成されている。
【００５７】以上のように構成される半導体装置は、主
として次の２つの方法にて製造することができる。１つ
めは、チップ１上又はチップ実装基板６上に、予め非導
電性樹脂部材１５を形成しておいて、その後に、前記実
施の形態１と同様に、チップ１とチップ実装基板６と
を、超音波併用熱圧着を用いた工程によって接合する方
法である。２つめは、前記実施の形態１と同様に、超音
波併用熱圧着を用いた工程によって、チップ１とチップ
実装基板６とを接合した後に、双方の基板間に非導電性
樹脂を流し込み、これを固化させて非導電性樹脂部材１
５を形成する方法である。
【００５８】このような方法で製造された半導体装置
は、どちらも、バンプ３ａ、３ｂや基板の対向面等を保
護する効果がある。さらに、上述の前者の方法において
製造される半導体装置は、予め基板上に形成された非導
電性樹脂部材１５が、超音波振動が印加されるときの実
装構成材の剛性を高め、さらに、実装構成材の振動の腹
を支持するために、超音波振動による共振に対する余裕
度がさらに高まるという効果がある。
【００５９】以上説明したように、本実施の形態３のよ
うに構成された半導体装置においては、バンプ３ａ、３
ｂや、チップ１及びチップ実装基板６の対向面を確実に
保護することができる。さらに、超音波振動を利用した
ボンディング方法を用いて、チップ１をチップ実装基板
６に接合する場合であっても、前記実施の形態１と同様
又はそれ以上に、超音波振動による共振を生じさせるこ
となく、不規則な振動を防止して、高い接合性にて、チ
ップ１をチップ実装基板６に実装することができる。
【００６０】実施の形態４．以下、この発明の実施の形
態４を図面に基づいて詳細に説明する。図６は、この発
明の実施の形態４を示す半導体装置の概略断面図であ
る。本実施の形態４の半導体装置は、チップとチップ実
装基板との間に双方の基板に当接する非導電性樹脂部材
を形成した点が、前記実施の形態２と相違する。すなわ
ち、本実施の形態４の半導体装置は、基板中央部にバン
プの代わりにダミーパターンが形成されている点が、前
記実施の形態３と相違する。
【００６１】図６において、１はチップ、３ａはバン
プ、６はチップ実装基板、１０はチップ実装基板６上に
形成されたダミーパターン、１５はエポキシ樹脂等から
なる非導電性樹脂部材を示す。ここで、前記実施の形態
２と同様に、チップ実装基板６の対向面の中央部にはダ
ミーパターン１０が形成されている。さらに、本実施の
形態４では、チップ１とチップ実装基板６との双方の対
向面に挟まれるように、非導電性樹脂部材１５が形成さ
れている。
【００６２】以上のように構成される半導体装置は、前
記実施の形態３と同様に、主として２つの方法にて製造
することができる。このような方法で製造された半導体
装置は、どちらも、バンプ３ａや基板の対向面等を保護
する効果がある。さらに、予め基板上に非導電性樹脂部
材１５を形成する方法により製造された半導体装置にお
いては、非導電性樹脂部材１５が、超音波振動が印加さ
れるときの実装構成材の剛性を高め、さらに、実装構成
材の振動の腹を支持するために、超音波振動による共振
に対する余裕度がさらに高まるという効果がある。
【００６３】以上説明したように、本実施の形態４のよ
うに構成された半導体装置においては、バンプ３ａや、
チップ１及びチップ実装基板６の対向面を確実に保護す
ることができる。さらに、超音波振動を利用したボンデ
ィング方法を用いて、チップ１をチップ実装基板６に接
合する場合であっても、前記実施の形態２と同様又はそ
れ以上に、超音波振動による共振を生じさせることな
く、不規則な振動を防止して、高い接合性にて、チップ
１をチップ実装基板６に実装することができる。
【００６４】実施の形態５．以下、この発明の実施の形
態５を図面に基づいて詳細に説明する。図７は、この発
明の実施の形態５を示す半導体装置の概略断面図であ
る。本実施の形態５の半導体装置は、第２基板としてチ
ップ実装基板の代わりにチップが設置された点が、前記
実施の形態３と相違する。
【００６５】図７において、２ａ、２ｂは電極パッド、
３ａ、３ｂはバンプ、１１ａは第１の基板としてのチッ
プ、１１ｂは第２の基板としてのチップ、１５は非導電
性樹脂部材を示す。ここで、双方のチップ１１ａ、１１
ｂの対向面には、対向面に露呈するように電極パッド２
ａ、２ｂが形成されている。詳しくは、それぞれのチッ
プ１１ａ、１１ｂの対向面の外周部には電極パッド２ａ
が配置され、中央部には電極パッド２ｂが配置されてい
る。さらに、本実施の形態５では、前記実施の形態３と
同様に、双方のチップ１１ａ、１１ｂの対向面に挟まれ
るように、非導電性樹脂部材１５が形成されている。
【００６６】以上のように構成される半導体装置は、各
チップ１１ａ、１１ｂの電極パッド２ａ、２ｂを、バン
プ３ａ、３ｂを介して超音波併用熱圧着にて接続するこ
とで、製造される。以下、図８にて、本実施の形態５の
半導体装置における電極部及び接続用導体の構成を詳述
する。図８は、図７の半導体装置における電極部及び接
続用導体を示す概略断面図である。
【００６７】同図に示すように、各チップの片面側に露
呈するように形成されたＡｌ等からなる各電極パッド２
と、Ａｕを主成分とするバンプ３とが、超音波併用熱圧
着によって接合されて、ＡｕＡｌ合金からなる各接合部
１４が形成される。詳しくは、Ａｌ電極の表面には、通
常、酸化膜（自然酸化膜）が形成されている。そして、
この酸化膜が、超音波振動によって、その界面から排出
されることで、電極パッド２とバンプ３との接合部１４
に、良好なＡｕＡｌ合金が形成されることになる。ま
た、このような超音波併用熱圧着によるＡｕＡｌ合金の
接合部１４の形成は、比較的低温にて達成することがで
きるために、実装構成材を構成する基板として、耐熱性
が低い有機樹脂等の材料からなる基板を用いることもで
きる。
【００６８】以上説明したように、本実施の形態５のよ
うに、複数のチップ１１ａ、１１ｂを積層して高集積化
した半導体装置であっても、前記実施の形態３と同様の
効果を奏することになる。特に、高集積化された半導体
装置の厚みは薄いので、本実施の形態５の構成は、薄い
半導体装置の剛性を最大限高めることができる。これに
より、超音波振動による共振を生じさせることなく、不
規則な振動を防止して、高い接合性にて、チップ１１ａ
とチップ１１ｂとの実装が可能となる。
【００６９】実施の形態６．以下、この発明の実施の形
態６を図面に基づいて詳細に説明する。図９は、この発
明の実施の形態６を示す半導体装置の概略図であり、チ
ップにおける対向面を示すものである。本実施の形態６
の半導体装置は、チップにおける対向面に設置されるバ
ンプの配列が、前記実施の形態１と相違する。
【００７０】図９において、１はチップ、１ａはチップ
１におけるチップ実装基板との対向面、３ａ、３ｂは対
向面１ａに露呈する電極パッド上に形成されるバンプを
示す。ここで、チップ１の対向面１ａにおいて、対向面
１ａの一部領域（紙面左側の領域である。）には複数の
電極パッド２ａが周状に配置され、その周状の電極パッ
ド２ａが配置された一部領域に対する外側領域（紙面右
側の領域である。）には複数の電極パッド２ｂが列状に
配置されている。
【００７１】なお、本実施の形態６の半導体装置におい
ても、前記実施の形態１と同様に、チップ１に配列され
た複数のバンプ３ａ、３ｂに対応した端子電極を備えた
チップ実装基板が設置されるが、簡単のためその図示を
省略する。以上のように構成される半導体装置は、前記
実施の形態１と同様に、超音波併用熱圧着によるチップ
１とチップ実装基板との接合工程を経て、製造される。
【００７２】以上説明したように、本実施の形態６の半
導体装置においては、半導体装置の回路構成により、接
続されるべき基板間のバンプ３ａ等の配置が、基板の所
定領域に集中した場合であっても、支持部材としてのバ
ンプ３ｂ等が実装構成材の振動の腹近傍に配置されてい
る。これにより、超音波振動による共振を生じさせるこ
となく、不規則な振動を防止して、高い接合性にて、チ
ップ１とチップ実装基板との実装が可能となる。
【００７３】実施の形態７．以下、この発明の実施の形
態７を図面に基づいて詳細に説明する。図１０（ａ）及
び図１０（ｂ）は、この発明の実施の形態７を示す半導
体装置の概略図である。本実施の形態７の半導体装置
は、チップとチップ実装基板との間に形成される非導電
性樹脂部材の配置等が、前記実施の形態３及び実施の形
態４と相違する。図１０（ａ）及び図１０（ｂ）におい
て、１はチップ、３ａはバンプ、６はチップ実装基板、
１５は非導電性樹脂部材を示す。
【００７４】図１０（ａ）に示す半導体装置において
は、バンプ３ａは基板の外周部にのみ配置されており、
基板の中央部には非導電性樹脂部材１５が配置されてい
る。これに対して、図１０（ｂ）に示す半導体装置にお
いては、バンプ３ａは基板の片側領域にのみ周状に配置
されており、対する側の端部領域には非導電性樹脂部材
１５が配置されている。以上のように構成される半導体
装置は、いずれも、基板上に予め非導電性樹脂部材１５
を形成した後に、超音波併用熱圧着によるチップ１とチ
ップ実装基板６との接合を行う工程を経て、製造され
る。
【００７５】以上説明したように、本実施の形態７の半
導体装置においては、半導体装置の回路構成により、接
続されるべき基板間のバンプ３ａがどのように配置され
ていても、実装構成材の振動の腹となる位置近傍に、支
持部材としての非導電性樹脂部材１５が適宜配置されて
いる。これにより、超音波振動による共振を生じさせる
ことなく、不規則な振動を防止して、高い接合性にて、
チップ１とチップ実装基板６との実装が可能となる。
【００７６】実施の形態８．以下、この発明の実施の形
態８を図面に基づいて詳細に説明する。図１１（ａ）及
び図１１（ｂ）は、この発明の実施の形態８を示す半導
体装置の概略図である。本実施の形態８において、図１
１（ａ）は、前記実施の形態２におけるチップ実装基板
上のダミーパターンにおける配置を示す図である。これ
に対して、図１１（ｂ）は、前記実施の形態２とは異な
るチップ実装基板上のダミーパターンにおける配置のバ
リエーションを示すものである。図１１（ａ）及び図１
１（ｂ）において、１はチップ、３ａはバンプ、６はチ
ップ実装基板、１０はダミーパターンを示す。
【００７７】図１１（ａ）に示す半導体装置において
は、バンプ３ａは基板の外周部にのみ配置されており、
チップ実装基板６の中央部にはダミーパターン１０が形
成されている。これに対して、図１１（ｂ）に示す半導
体装置においては、バンプ３ａは基板の片側領域にのみ
周状に配置されており、対する側のチップ実装基板６上
の端部領域にはダミーパターン１０が形成されている。
以上のように構成される半導体装置は、いずれも、予め
リソグラフィにてダミーパターン１０を形成したチップ
実装基板６と、チップ１とを、超音波併用熱圧着によっ
て接合する工程を経て、製造される。
【００７８】以上説明したように、本実施の形態８の半
導体装置においては、半導体装置の回路構成により、接
続されるべき基板間のバンプ３ａがどのように配置され
ていても、実装構成材の振動の腹となる位置近傍に、高
剛性部材としてのダミーパターン１０がチップ実装基板
６上に適宜形成されている。これにより、超音波振動に
よる共振を生じさせることなく、不規則な振動を防止し
て、高い接合性にて、チップ１とチップ実装基板６との
実装が可能となる。
【００７９】なお、上記実施の形態では、第１の基板と
してチップを用い、第２の基板として実装ボード、イン
ターポーザ等のチップ実装基板又はチップを用いた。し
かし、第１の基板及び第２の基板はこれに限定されるこ
となく、超音波振動を利用して実装することが可能なあ
らゆる基板の組み合わせに対して、本発明を適用するこ
とができる。例えば、第１の基板として複数のチップが
積層された基板を用い、第２の基板としてコンデンサ等
の素子やチップを搭載した回路基板を用いることができ
る。この場合にも、上述した各実施の形態と同様の効果
を奏することになる。
【００８０】また、上記各実施の形態では、接続用導体
として断面が略台形状のバンプ３、３ａ、３ｂを用いた
が、本発明に適用する接続用導体の形状はこれに限定さ
れることなく、例えば、円柱形状のバンプ等を用いるこ
ともできる。この場合にも、上述した各実施の形態と同
様の効果を奏することになる。また、上記各実施の形態
では、第１の基板と第２の基板とが、ほぼ同じ表面積に
て形成されているが、それらの表面積が異なる場合に
も、当然に本発明を適用することができる。
【００８１】また、上記各実施の形態では、実装構成材
に印加する超音波振動の周波数を約６０ｋＨｚとし、そ
の振動方向を基板表面に平行な方向とした。しかし、本
発明はこの周波数及び方向に限定されることはなく、こ
れとは異なる周波数及び方向の超音波振動を用いる工程
においても、本発明を適用することができる。その場
合、その異なる周波数及び方向の超音波振動による共振
を抑止するのに好適な半導体装置を構成することにな
る。すなわち、その工程で用いる超音波振動に応じて、
上記各実施の形態で述べた支持部材、高剛性部材等を好
適な数、位置、形状等にすることができる。
【００８２】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態の中で示唆した以外にも、各実施の形態は適宜変更さ
れ得ることは明らかである。特に、本発明が適用可能な
半導体装置は、上記各実施の形態に示した半導体装置の
構造体に限定されることなく、例えば、チップ積層パッ
ケージ、ＣＳＰ、モジュール等の構造体についても適用
することができる。また、上記構成部材の数、位置、形
状等は上記実施の形態に限定されず、本発明を実施する
上で好適な数、位置、形状等にすることができる。
【００８３】
【発明の効果】本発明は以上のように構成されているの
で、超音波振動を利用したボンディング方法を用いても
超音波振動による共振を生じることなく、比較的大きな
表面積を有する基板と基板とを、高い接合性にて実装可
能な半導体装置及びその製造方法を提供することができ
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１を示す半導体装置の
（ａ）概略断面図と、（ｂ）そのＡ-Ａ線における概略
断面図である。
【図２】 図１の半導体装置における電極部及び接続用
導体を示す概略断面図である。
【図３】 この発明の実施の形態２を示す半導体装置の
概略断面図である。
【図４】 図３の半導体装置のＢ-Ｂ線における概略断
面図である。
【図５】 この発明の実施の形態３を示す半導体装置の
概略断面図である。
【図６】 この発明の実施の形態４を示す半導体装置の
概略断面図である。
【図７】 この発明の実施の形態５を示す半導体装置の
概略断面図である。
【図８】 図７の半導体装置における電極部及び接続用
導体を示す概略断面図である。
【図９】 この発明の実施の形態６を示す半導体装置の
概略図である。
【図１０】 この発明の実施の形態７を示す半導体装置
の概略断面図である。
【図１１】 この発明の実施の形態８を示す半導体装置
の概略断面図である。
【図１２】 従来の半導体装置において、各製造工程の
半導体装置を示す概略断面図である。
【符号の説明】
１ チップ（第１の基板）、 １ａ、６ａ 対向面
（片面）、 ２、２ａ、２ｂ 電極パッド（電極
部）、 ３、３ａ、３ｂ バンプ（接続用導体）、６
チップ実装基板（第２の基板）、 ７、７ａ 端子
電極（電極部）、８ Ｎｉめっき層、 ９ Ａｕめっ
き層、 １０、１０ａ、１０ｂ、１０ｃ ダミーパタ
ーン（高剛性部材）、 １１ａ チップ（第１の基
板）、１１ｂ チップ（第２の基板）、 １２、１
３、１４ 接合部、 １５非導電性樹脂部材、 ２
０、２５ ステージ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 通孝 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 畑中 康道 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 KK01 KK05 KK17 QQ02 QQ03 RR18

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 複数の電極部を片面側に備えた第１の基
    板と、複数の電極部を片面側に備えた第２の基板と、上
    記第１の基板の上記複数の電極部と上記第２の基板の上
    記複数の電極部とを接続する複数の接続用導体とを備え
    た半導体装置であって、 上記第１の基板と上記第２の基板とを接続した状態で外
    部から超音波振動を与えた場合に上記超音波振動による
    共振を抑える位置に、上記第１の基板と上記第２の基板
    とを支持する支持部材を備えたことを特徴とする半導体
    装置。
  2. 【請求項２】 上記支持部材は、振動の腹近傍に設置さ
    れたことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 上記複数の電極は、上記第１の基板の外
    周部と上記第２の基板の上記外周部に対応する位置とに
    設置され、 上記支持部材は、上記第１の基板の中央部に設置された
    ことを特徴とする請求項１又は請求項２に記載の半導体
    装置。
  4. 【請求項４】 上記複数の電極は、上記第１の基板の一
    部領域に周状に設置されるとともに上記第２の基板の上
    記一部領域に対応する位置に設置され、 上記支持部材は、上記第１の基板の上記一部領域に対す
    る外側領域に設置されたことを特徴とする請求項１又は
    請求項２に記載の半導体装置。
  5. 【請求項５】 上記支持部材は、上記第１の基板に形成
    された上記複数の電極部と同一形体で位置の異なる電極
    部と、上記第２の基板に形成された上記複数の電極部と
    同一形体で位置の異なる電極部とを、上記複数の接続用
    導体と同一形体で位置の異なる接続用導体により接続し
    たものであることを特徴とする請求項１〜請求項４のい
    ずれかに記載の半導体装置。
  6. 【請求項６】 上記第１の基板又は上記第２の基板に上
    記基板の剛性を高める高剛性部材をさらに備えたことを
    特徴とする請求項１〜請求項５のいずれかに記載の半導
    体装置。
  7. 【請求項７】 複数の電極部を片面側に備えた第１の基
    板と、複数の電極部を片面側に備えた第２の基板と、上
    記第１の基板の上記複数の電極部と上記第２の基板の上
    記複数の電極部とを接続する複数の接続用導体とを備え
    た半導体装置であって、 上記第１の基板又は上記第２の基板に上記基板の剛性を
    高める高剛性部材を備えたことを特徴とする半導体装
    置。
  8. 【請求項８】 上記複数の電極は、上記第１の基板の外
    周部と上記第２の基板の上記外周部に対応する位置とに
    設置され、 上記高剛性部材は、上記第１の基板の中央部又は上記第
    ２の基板の上記中央部に対応する位置に設置されたこと
    を特徴とする請求項７に記載の半導体装置。
  9. 【請求項９】 上記複数の電極は、上記第１の基板の一
    部領域に周状に設置されるとともに上記第２の基板の上
    記一部領域に対応する位置に設置され、 上記高剛性部材は、上記第１の基板の上記一部領域に対
    する外側領域又は上記第２の基板の上記一部領域に対応
    する位置の外側領域に設置されたことを特徴とする請求
    項７に記載の半導体装置。
  10. 【請求項１０】 上記高剛性部材は、ダミーパターンで
    あることを特徴とする請求項６〜請求項９に記載の半導
    体装置。
  11. 【請求項１１】 上記第１の基板及び上記第２の基板に
    当接する非導電性樹脂部材をさらに備えたことを特徴と
    する請求項１〜請求項１０のいずれかに記載の半導体装
    置。
  12. 【請求項１２】 上記第１の基板は、上記複数の電極部
    が電極パッドからなるチップであり、 上記第２の基板は、上記複数の電極部が端子電極からな
    るチップ実装基板であることを特徴とする請求項１〜請
    求項１１のいずれかに記載の半導体装置。
  13. 【請求項１３】 上記第１の基板及び上記第２の基板
    は、それぞれ上記複数の電極部が電極パッドからなるチ
    ップであることを特徴とする請求項１〜請求項１１のい
    ずれかに記載の半導体装置。
  14. 【請求項１４】 第１の基板の片面側に形成された複数
    の電極部と、第２の基板の片面側に形成された複数の電
    極部とを、複数の接続用導体を介して、超音波振動を供
    給して接続するとともに、 上記超音波振動による共振を抑える位置に、上記第１の
    基板と上記第２の基板とを支持する支持部材を形成する
    工程を備えたことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 上記支持部材は、振動の腹近傍に設置
    されることを特徴とする請求項１４に記載の半導体装置
    の製造方法。
  16. 【請求項１６】 上記支持部材は、上記第１の基板に形
    成された上記複数の電極部と同一形体で位置の異なる電
    極部と、上記第２の基板に形成された上記複数の電極部
    と同一形体で位置の異なる電極部とを、上記複数の接続
    用導体と同一形体で位置の異なる接続用導体を介して、
    上記超音波振動の供給により接続したものであることを
    特徴とする請求項１４又は請求項１５に記載の半導体装
    置の製造方法。
  17. 【請求項１７】 上記第１の基板又は上記第２の基板に
    上記基板の剛性を高める高剛性部材を形成する工程をさ
    らに備えたことを特徴とする請求項１４〜請求項１６の
    いずれかに記載の半導体装置の製造方法。
  18. 【請求項１８】 第１の基板又は第２の基板に上記基板
    の剛性を高める高剛性部材を形成する工程と、上記第１
    の基板の片面側に形成された複数の電極部と、上記第２
    の基板の片面側に形成された複数の電極部とを、複数の
    接続用導体を介して、超音波振動を供給して接続する工
    程とを備えたことを特徴とする半導体装置の製造方法。
  19. 【請求項１９】 上記高剛性部材は、上記超音波振動に
    よる振幅の腹近傍に形成されるダミーパターンであるこ
    とを特徴とする請求項１７又は請求項１８に記載の半導
    体装置の製造方法。
  20. 【請求項２０】 上記第１の基板及び上記第２の基板に
    当接する非導電性樹脂部材を形成する工程をさらに備え
    たことを特徴とする請求項１４〜請求項１９のいずれか
    に記載の半導体装置の製造方法。
  21. 【請求項２１】 上記非導電性樹脂部材を形成する工程
    は、上記第１の基板上又は上記第２の基板上に予め非導
    電性樹脂部材を形成する工程であることを特徴とする請
    求項２０に記載の半導体装置の製造方法。
  22. 【請求項２２】 上記第１の基板は、上記複数の電極部
    が電極パッドからなるチップであり、 上記第２の基板は、上記複数の電極部が端子電極からな
    るチップ実装基板であることを特徴とする請求項１４〜
    請求項２１のいずれかに記載の半導体装置の製造方法。
  23. 【請求項２３】 上記第１の基板及び上記第２の基板
    は、それぞれ上記複数の電極部が電極パッドからなるチ
    ップであることを特徴とする請求項１４〜請求項２１の
    いずれかに記載の半導体装置の製造方法。
JP2001296333A 2001-09-27 2001-09-27 半導体装置及びその製造方法 Withdrawn JP2003100803A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001296333A JP2003100803A (ja) 2001-09-27 2001-09-27 半導体装置及びその製造方法
US10/224,342 US6756686B2 (en) 2001-09-27 2002-08-21 Semiconductor device
DE10238781A DE10238781A1 (de) 2001-09-27 2002-08-23 Halbleitervorrichtung
KR10-2002-0049984A KR100487028B1 (ko) 2001-09-27 2002-08-23 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001296333A JP2003100803A (ja) 2001-09-27 2001-09-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003100803A true JP2003100803A (ja) 2003-04-04

Family

ID=19117599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001296333A Withdrawn JP2003100803A (ja) 2001-09-27 2001-09-27 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6756686B2 (ja)
JP (1) JP2003100803A (ja)
KR (1) KR100487028B1 (ja)
DE (1) DE10238781A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109714A (ja) * 2005-10-11 2007-04-26 Fujitsu Ltd 半導体チップの実装方法
JP2008072024A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd 半導体装置の実装構造
US7350685B2 (en) 2004-10-29 2008-04-01 Fujitsu Limited Method of mounting electronic component
JP2010056580A (ja) * 2004-08-27 2010-03-11 Fujitsu Ltd 半導体チップの接合方法および接合装置
US7833836B2 (en) 2004-02-13 2010-11-16 Kabushiki Kaisha Toshiba Stack MCP and manufacturing method thereof
JP2011018749A (ja) * 2009-07-08 2011-01-27 Olympus Corp 電子装置と電子装置の製造方法
JP2011228631A (ja) * 2010-04-02 2011-11-10 Denso Corp 半導体チップ内蔵配線基板及びその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
US6960830B2 (en) * 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
JP3855947B2 (ja) * 2003-03-10 2006-12-13 株式会社村田製作所 電子部品装置およびその製造方法
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
DE102004042104A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Verbindungselement eines Halbleiterbauteils und Halbleiterbauteil mit mehreren derartigen Verbindungselementen, sowie Verfahren zu deren Herstellung
KR100844430B1 (ko) * 2007-08-24 2008-07-08 (주)에이앤아이 전자부품간의 접속방법
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
US9312240B2 (en) * 2011-01-30 2016-04-12 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
WO2016125264A1 (ja) * 2015-02-04 2016-08-11 オリンパス株式会社 半導体装置
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP2002184807A (ja) * 2000-12-11 2002-06-28 Mitsubishi Electric Corp 半導体装置の製造方法および製造装置、並びにその製造方法で製造される半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7833836B2 (en) 2004-02-13 2010-11-16 Kabushiki Kaisha Toshiba Stack MCP and manufacturing method thereof
JP2010056580A (ja) * 2004-08-27 2010-03-11 Fujitsu Ltd 半導体チップの接合方法および接合装置
US7350685B2 (en) 2004-10-29 2008-04-01 Fujitsu Limited Method of mounting electronic component
JP2007109714A (ja) * 2005-10-11 2007-04-26 Fujitsu Ltd 半導体チップの実装方法
US7712650B2 (en) 2005-10-11 2010-05-11 Fujitsu Limited Method of mounting a semiconductor chip
JP4685583B2 (ja) * 2005-10-11 2011-05-18 富士通株式会社 半導体チップの実装方法および回路基板
JP2008072024A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd 半導体装置の実装構造
JP2011018749A (ja) * 2009-07-08 2011-01-27 Olympus Corp 電子装置と電子装置の製造方法
JP2011228631A (ja) * 2010-04-02 2011-11-10 Denso Corp 半導体チップ内蔵配線基板及びその製造方法

Also Published As

Publication number Publication date
KR100487028B1 (ko) 2005-05-03
KR20030027660A (ko) 2003-04-07
DE10238781A1 (de) 2003-04-30
US6756686B2 (en) 2004-06-29
US20030057537A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
JP2003100803A (ja) 半導体装置及びその製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2002110898A (ja) 半導体装置
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP2001223323A (ja) 半導体装置
JP2010165992A (ja) 半導体装置及びその製造方法
KR100606295B1 (ko) 회로 모듈
KR20010082628A (ko) 전자 회로 장치의 제조 방법
JP2010147070A (ja) 半導体装置
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JPH05326735A (ja) 半導体装置及びその製造方法
JP4034468B2 (ja) 半導体装置の製造方法
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP2007141947A (ja) 半導体装置およびその製造方法
JP3942495B2 (ja) 半導体装置
JPH10125721A (ja) 半導体装置
JPH09223759A (ja) 半導体装置およびその製造方法
JP2008003011A (ja) 圧電デバイスおよびその製造方法
JP2003086734A (ja) Ｃｓｐのチップスタック構造
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2005353704A (ja) 積層型半導体装置及びその製造方法
JP2007158319A (ja) 半導体パッケージ
JP2004095612A (ja) 半導体装置及び配線基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202