DE102011006489A1 - Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben - Google Patents

Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102011006489A1
DE102011006489A1 DE102011006489A DE102011006489A DE102011006489A1 DE 102011006489 A1 DE102011006489 A1 DE 102011006489A1 DE 102011006489 A DE102011006489 A DE 102011006489A DE 102011006489 A DE102011006489 A DE 102011006489A DE 102011006489 A1 DE102011006489 A1 DE 102011006489A1
Authority
DE
Germany
Prior art keywords
resin layer
semiconductor chip
electrode
thermoplastic resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011006489A
Other languages
English (en)
Other versions
DE102011006489B4 (de
Inventor
Yukihiro Maeda
Kouji Kondoh
Yoshiharu Harada
Takeshi Yamauchi
Tetsuo Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102011006489A1 publication Critical patent/DE102011006489A1/de
Application granted granted Critical
Publication of DE102011006489B4 publication Critical patent/DE102011006489B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Eine Leiterplatte (10) enthält ein Isolierelement (20) und einen Halbleiterchip (50), der von einem thermoplastischen Harzteil des Isolierelements eingekapselt wird. Ein Verdrahtungselement ist in dem Isolierelement angeordnet und mit ersten und zweiten Elektroden (51a–51c) auf jeweiligen Seiten des Halbleiterchips elektrisch verbunden. Das Verdrahtungselement enthält eine Anschlussfläche (31), ein Zwischenschichtverbindungselement (40) und einen Verbindungsteil (52). Eine Diffusionsschicht ist zwischen der ersten Elektrode und dem Verbindungsteil, zwischen der Anschlussfläche und dem Verbindungsteil und zwischen der zweiten Elektrode und dem Zwischenschichtverbindungselement angeordnet. Mindestens ein Element des Zwischenschichtverbindungselements weist einen niedrigeren Schmelzpunkt als ein Glasübergangspunkt des thermoplastischen Harzteils auf. Der Verbindungsteil besteht aus einem Material, das einen höheren Schmelzpunkt als der thermoplastische Harzteil aufweist.

Description

  • Die vorliegende Erfindung betrifft eine Leiterplatte, die ein Isolierelement mit einem Verdrahtungselement und einem Halbleiterchip, der in das Isolierelement eingebaut ist, enthält, und betrifft außerdem ein Verfahren zum Herstellen der Leiterplatte.
  • Die JP-A-2009-272435 beschreibt eine Leiterplatte mit einem eingebauten Halbleiterchip und ein Verfahren zum Herstellen der Leiterplatte.
  • Der Halbleiterchip, der in die Leiterplatte eingebaut ist, weist Durchgangslochelektroden auf, die sich von dessen Vorderseite zu dessen Rückseite erstrecken. Kontakthöcker (Bumps) sind auf der Vorderseite des Halbleiterchips ausgebildet, und Rückseitenanschlüsse sind auf der Rückseite des Halbleiterchips ausgebildet und mit den Durchgangslochelektroden verbunden. Die Bumps und die Rückseitenanschlüsse sind mit einer integrierten Schaltung des Halbleiterchips verbunden und dienen als Elektroden.
  • Der Halbleiterchip wird auf eine Flip-Chip-Weise durch die Bumps auf einem Kernsubstrat, das aus glasfaserverstärktem Harz besteht, montiert. Eine Schaltung, die Verbindungsanschlüsse aufweist, ist auf dem Kernsubstrat ausgebildet. Die Verbindungsanschlüsse des Kernsubstrats werden mit den Bumps des Halbleiterchips durch Ultraschall-Bonden verbunden. Ein Unterfüllungsmaterial ist zwischen dem Kernsubstrat und dem Halbleiterchip angeordnet.
  • Eine Prepreg-Schicht (Vorimprägnierungs-Schicht), die aus glasfaserverstärktem Harz besteht, ist auf dem Kernsubstrat ausgebildet. Die Prepreg-Schicht weist eine Öffnung auf, an der der Halbleiterchip angeordnet ist.
  • Verdrahtungsschichten sind auf der Prepreg-Schicht, dem Halbleiterchip und der Rückseite des Kernsubstrats ausgebildet. Die Verdrahtungsschicht auf der Prepreg-Schicht und dem Halbleiterchip ist mit den Rückseitenanschlüssen des Halbleiterchips verbunden, und die Verdrahtungsschicht auf der Rückseite des Kernsubstrats ist mit der Schaltung des Kernsubstrats verbunden.
  • Die Leiterplatte wird durch das folgende Verfahren hergestellt. Zuerst wird ein Sibasierter Halbleiterchip, der auf seiner Vorderseite Gold-Zapfenkontakthöcker (Gold-Stud-Bumps) und auf seiner Rückseite Aluminiumanschlüsse aufweist, vorbereitet bzw. hergestellt. Die Aluminiumanschlüsse werden mit Durchgangslochelektroden in dem Substrat verbunden. Außerdem wird ein Kernsubstrat, das Verbindungsanschlüsse aufweist, vorbereitet bzw. hergestellt.
  • Dann werden die Stud-Bumps des Halbleiterchips mit den Verbindungsanschlüssen des Kernsubstrats mittels Ultraschall-Bonden verbunden. Dann wird ein Unterfüllungsmaterial zwischen das Kernsubstrat und den Halbleiterchip gespritzt und unter Wärme gehärtet. Außerdem werden Kupfer-Stud-Bumps auf den Rückseitenanschlüssen des Halbleiterchips ausgebildet.
  • Anschließend wird eine Prepreg-Schicht, die eine Öffnung aufweist, auf die Oberfläche des Kernsubstrats geschichtet und unter Druck und Wärme gehärtet. Dann wird eine Verdrahtungsschicht auf jeder Seite des Kernsubstrats ausgebildet.
  • Die JP 2007-A-324550 beschreibt ein Verfahren zum Herstellen einer Leiterplatte mit einer eingebauten elektronischen Komponente.
  • In dem Verfahren werden Harzschichten, die eine Schicht mit einem Leitermuster auf ihrer Oberfläche enthalten, und eine Schicht, die ein Durchgangsloch, das mit einer leitenden Paste gefüllt ist, aufweist, gestapelt, um einen gestapelten Körper auszubilden, in dem eine elektronische Komponente angeordnet ist.
  • Dann wird Wärme und Druck von beiden Seiten auf den gestapelten Körper ausgeübt bzw. aufgebracht, so dass das thermoplastische Harz der Harzschichten aufgeweicht werden kann. Somit werden die Harzschichten des gestapelten Körpers gleichzeitig miteinander verbunden, so dass die elektronische Komponente in dem gestapelten Körper abgedichtet und eingekapselt werden kann. Gleichzeitig wird die leitende Plaste in dem Durchgangsloch in ein Zwischenschichtverbindungselement gesintert, das als eine Elektrode zum Verbinden der Leitermuster dient.
  • Gemäß dem Verfahren, das in der JP 2007-A-324550 beschrieben ist, wird der gestapelte Körper, der im Inneren die elektronische Komponente aufweist, durch Ausüben von Wärme und Druck auf den gestapelten Körper gleichzeitig als Leiterplatte ausgebildet,. Daher wird der Herstellungsprozess vereinfacht, so dass die Herstellungszeit verringert werden kann.
  • Seit Kurzem gibt es auf dem Gebiet des Halbleiterchip-Designs einen Trend, bei dem Elektroden mit einem feinen bzw. kleinen Versatz (d. h. einem schmalen Versatz) angeordnet werden, um den Chipintegrationsgrad und die Chipgeschwindigkeit zu erhöhen sowie die Chipgröße zu verringern. Wenn angenommen wird, dass ein bloßer Halbleiterchip auf eine Flip-Chip-Weise durch das Verfahren, das in der JP 2007-A-324550 beschrieben ist, montiert wird, besteht die Notwendigkeit, ein Durchgangsloch, das einen sehr kleinen Durchmesser (beispielsweise mehrere zehn Mikrometer) aufweist, auszubilden, um die Anordnung mit einem feinen Versatz zu erzielen und eine elektrische Isolierung zwischen benachbarten Zwischenschichtverbindungselementen zu gewährleisten. Es ist schwierig, ein derartiges kleines Durchgangsloch auszubilden und das kleine Durchgangsloch mit einer leitenden Paste zu füllen.
  • Wenn das Durchgangsloch kleiner ist, wird außerdem die Menge der leitenden Paste in dem Durchgangsloch kleiner. Demzufolge kann die Zuverlässigkeit der elektrischen Verbindung zwischen dem Zwischenschichtverbindungselement und dem Leitermuster verringert werden.
  • Es wird beispielsweise wird ein Stud-Bump auf einer Elektrode des Halbleiterchips ausgebildet, und der Halbleiterchip wird auf einem Substrat durch Verbinden des Stud-Bumps auf einer Anschlussfläche des Substrats montiert. In diesem Fall besteht die Notwendigkeit, den Stud-Bump mit der Anschlussfläche durch ein Festphasendiffusions-Bonden zu verbinden, wie es in der JP-A-2009-272435 beschrieben ist, um zu verhindern, dass benachbarte Elektroden kurzgeschlossen werden.
  • Wenn angenommen wird, dass die oben beschriebenen herkömmlichen Verfahren kombiniert werden, um den Herstellungsprozess zu vereinfachen, kann sich eine Spannung auf dem Festphasen-Stud-Bump während der Ausübung bzw. Aufbringung von Wärme und Druck auf den gestapelten Körper, der im Inneren den Halbleiterchip aufweist, konzentrieren. Demzufolge kann der Halbleiterchip durch die konzentrierte Spannung beschädigt werden.
  • Im Hinblick auf die obigen Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Leiterplatte zu schaffen, die ein Isolierelement mit einem Verdrahtungselement und einem Halbleiterchip, der in das Isolierelement eingebaut ist, enthält, sowie ein Verfahren zum Herstellen der Leiterplatte zu schaffen.
  • Die Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Gemäß einem Aspekt der vorliegenden Erfindung enthält ein Verfahren zum Herstellen einer Leiterplatte einen Herstellungsschritt, einen Stapelschritt und einen Aufheiz-/Druckausübungsschritt. In dem Herstellungsschritt werden ein Halbleiterchip und mehrere Harzschichten vorbereitet bzw. hergestellt. Der Halbleiterchip weist auf einer ersten Seite eine erste Elektrode und auf einer zweiten Seite gegenüber der ersten Seite eine zweite Elektrode auf. Die erste Elektrode weist einen Stup-Bump auf. Die Harzschichten enthalten thermoplastische Harzschichten. Die Harzschichten weisen eine erste Harzschicht, eine zweite Harzschicht und eine dritte Harzschicht auf. Die erste Harzschicht weist ein Leitermuster mit einer Anschlussfläche auf. Die zweite Harzschicht besteht aus einem thermoplastischen Harz. Die dritte Harzschicht besteht aus einem thermoplastischen Harz und weist ein Durchgangsloch, das mit einer leitenden Paste gefüllt ist, auf. In dem Stapelschritt werden die Harzschichten und der Halbleiterchip gestapelt, um einen gestapelten Körper derart auszubilden, dass die thermoplastischen Harzschichten mindestens abwechselnd angeordnet sind. In dem Aufheiz-/Druckausübungsschritt wird Druck und Wärme auf den gestapelten Körper ausgeübt bzw. aufgebracht, um die Harzschichten gleichzeitig in ein einziges Isolierelement derart miteinander zu verbinden, dass der Halbleiterchip in dem Isolierelement eingekapselt wird, um die Leiterplatte auszubilden. In dem Stapelschritt wird die erste Harzschicht derart angeordnet, dass die Anschlussfläche der ersten Harzschicht zu dem Stud-Bump des Halbleiterchips durch die zweite Harzschicht zeigt. In dem Stapelschritt wird die dritte Harzschicht derart angeordnet, dass die leitende Paste in dem Durchgangsloch der dritten Harzschicht zu der zweiten Elektrode des Halbleiterchips zeigt. In dem Aufheiz-/Druckausübungsschritt werden die erste Elektrode und der Stud-Bump durch Festphasendiffusions-Bonden miteinander verbunden, und die Anschlussfläche der ersten Harzschicht und der Stud-Bump werden durch Festphasendiffusions-Bonden miteinander verbunden. Außerdem werden in dem Aufheiz-/Druckausübungsschritt die zweite Elektrode und die leitende Paste der dritten Harzschicht durch Flüssigphasendiffusions-Bonden miteinander verbunden, so dass die leitende Paste gesintert werden kann.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung enthält eine Leiterplatte ein Isolierelement, einen Halbleiterchip und ein Verdrahtungselement. Das Isolierelement weist einen thermoplastischen Harzabschnitt auf. Der Halbleiterchip weist auf einer ersten Seite eine erste Elektrode und auf einer zweiten Seite gegenüber der ersten Seite eine zweite Elektrode auf. Der Halbleiterchip ist durch den thermoplastischen Harzabschnitt eingekapselt. Das Verdrahtungselement ist in dem Isolierelement angeordnet und mit der ersten Elektrode und der zweiten Elektrode elektrisch verbunden. Das Verdrahtungselement enthält ein Leitermuster mit einer Anschlussfläche, ein Zwischenschichtverbindungselement in einem Durchgangsloch und einen Verbindungsabschnitt zum Verbinden der Anschlussfläche und der ersten Elektrode miteinander. Eine erste Diffusionsschicht ist an einer Grenzfläche zwischen der ersten Elektrode und dem Verbindungsabschnitt angeordnet. Eine zweite Diffusionsschicht ist an einer Grenzfläche zwischen der Anschlussfläche und dem Verbindungsabschnitt angeordnet. Eine dritte Diffusionsschicht ist an einer Grenzfläche zwischen der zweiten Elektrode und dem Zwischenschichtverbindungselement angeordnet. Mindestens ein Element des Zwischenschichtverbindungselements, das mit der zweiten Elektrode elektrisch verbunden ist, weist einen niedrigeren Schmelzpunkt als ein Glasübergangspunkt des thermoplastischen Harzabschnitts auf. Der Verbindungsabschnitt besteht aus einem Material, das einen höheren Schmelzpunkt als der thermoplastische Harzabschnitt aufweist.
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung mit Bezug auf die zugehörigen Zeichnungen deutlich. Es zeigen:
  • 1 ein Diagramm, das eine Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 2 ein Diagramm, das einen Herstellungsschritt gemäß der ersten Ausführungsform darstellt;
  • 3A–3D Diagramme, die einen Flip-Chip-Montageschritt gemäß der ersten Ausführungsform darstellen;
  • 4 ein Diagramm, das eine obere Ansicht der 3B darstellt;
  • 5 ein Diagramm, das einen Stapelschritt gemäß der ersten Ausführungsform darstellt;
  • 6 ein Diagramm, das einen Aufheiz-/Druckausübungsschritt gemäß der ersten Ausführungsform darstellt;
  • 7 ein Diagramm, das eine teilweise vergrößerte Ansicht der 1 darstellt;
  • 8 ein Diagramm, das einen Stud-Bump vor dem Flip-Chip-Montageschritt gemäß der ersten Ausführungsform darstellt;
  • 9 ein Diagramm, das den Stud-Bump (Verbindungselement) nach dem Flip-Chip-Montageschritt und vor dem Aufheiz-/Druckausübungsschritt gemäß der ersten Ausführungsform darstellt;
  • 10 ein Diagramm, das den Stud-Bump (Verbindungselement) nach dem Aufheiz-/Druckausübungsschritt gemäß der ersten Ausführungsform darstellt;
  • 11 ein Diagramm, das eine vergrößerte Ansicht eines Abschnitts, der durch eine gestrichelte Linie in 10 umschlossen ist, darstellt;
  • 12 ein Diagramm, das ein Vergleichsbeispiel darstellt, bei dem eine Leiterplatte ohne Ausübung von Druck ausgebildet wird;
  • 13 ein Diagramm, das den Stud-Bump (Verbindungselement) nach dem Aufheiz-/Druckausübungsschritt darstellt;
  • 14 ein Diagramm, das eine teilweise vergrößerte Ansicht der 13 darstellt;
  • 15A ein Diagramm, das eine obere Ansicht einer zweiten Harzschicht darstellt, die an ein Substrat gemäß einer zweiten Ausführungsform der vorliegenden Erfindung gebondet ist, und 15B ein Diagramm, das eine Querschnittsansicht entlang der Linie XVB-XVB der 15A darstellt;
  • 16A ein Diagramm, das eine obere Ansicht einer zweiten Harzschicht darstellt, die an ein Substrat gemäß einer Modifikation der zweiten Ausführungsform gebondet ist, und 16B ein Diagramm, das eine Querschnittsansicht entlang der Linie XVIB-XVIB der 16A darstellt;
  • 17 ein Diagramm, das eine Leiterplatte gemäß einer Modifikation der vorliegenden Ausführungsform darstellt;
  • 18 ein Diagramm, das eine untere Ansicht der 17 darstellt;
  • 19A–19C Diagramme, die Herstellungsschritte gemäß der Modifikation der vorliegenden Ausführungsform darstellen; und
  • 20 ein Diagramm, das eine Änderung eines Zustands einer leitenden Paste während eines Aufheiz-/Druckausübungsschritts gemäß der Modifikation der vorliegenden Ausführungsform darstellt.
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. In einem Verfahren zum Herstellen einer Leiterplatte gemäß den Ausführungsformen werden die folgenden beiden Schritte durchgeführt.
    • 1) Ein Schritt zum Montieren eines Halbleiterchips (bloßer IC-Chip), der einen Stud-Bump aufweist, auf eine Flip-Chip-Weise auf einem Substrat, das mit einer ersten Harzschicht ausgebildet ist, die eine Anschlussfläche aufweist, durch eine zweite Harzschicht, die aus einem thermoplastischen Harz besteht.
    • 2) Ein Schritt zum Einkapseln des Substrats, auf dem der Halbleiterchip montiert ist, durch einen Bemusterungs-Prepreg-Bildungsprozess (PALAP), der von der DENSO-Corporation entwickelt wurde. PALAP ist eine eingetragene Marke der DENSO-Corporation.
  • Ein Hauptmerkmal der vorliegenden Erfindung ist ein Zustand der Verbindung zwischen dem Stud-Bump und der Anschlussfläche in den Schritten.
  • (Erste Ausführungsform)
  • Im Folgenden wird eine Leiterplatte 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung mit Bezug auf 1 beschrieben. Die Leiterplatte 10 enthält ein Isolierelement 20, ein Leitermuster 30, ein Zwischenschichtverbindungselement 40, einen Halbleiterchip 50 und eine Wärmesenke 60. Das Leitermuster 30 und das Zwischenschichtverbindungselement 40 sind in dem Isolierelement 20 vorgesehen. Der Halbleiterchip 50 ist in das Isolierelement 20 derart eingegraben, dass der Halbleiterchip 50 in das Isolierelement 20 eingebaut ist.
  • Das Isolierelement 20 besteht aus einem elektrisch isolierenden Material. In dem Beispiel, das in 1 gezeigt ist, trägt das Isolierelement 20 das Leitermuster 30, das Zwischenschichtverbindungselement 40, den Halbleiterchip 50 und die Wärmesenke 60, so dass diese an Ort und Stelle positioniert werden. Außerdem hält das Isolierelement 20 den Halbleiterchip 50 in seinem Inneren, so dass der Halbleiterchip 50 geschützt wird.
  • Das Isolierelement 20 besteht hauptsächlich aus einem Harz, das ein thermoplastisches Harz enthält. Das Isolierelement 20 enthält Harzschichten einschließlich thermoplastischen Harzes. Die Harzschichten werden gestapelt und unter Druck und Ausübung von Wärme miteinander in das Isolierelement 20 verbunden. Wie es später genauer beschrieben wird, dient das thermoplastische Harz, das in dem Isolierelement 20 enthalten ist, als ein Haftmittel und ein Dichtmittel.
  • In dem Isolierelement 20 sind die thermoplastischen Harzschichten zumindest abwechselnd angeordnet. Wenn beispielsweise angenommen wird, dass das Isolierelement 20 wärmehärtende Harzschichten enthält, werden die Harzschichten des Isolierelements 20 derart gestapelt, dass jede wärmehärtende Harzschicht zwischen benachbarten thermoplastischen Harzschichten geschichtet wird. Es wird darauf hingewiesen, dass das Isolierelement 20 auch nur mit den thermoplastischen Harzschichten ausgebildet sein kann.
  • Wie es später genauer beschrieben wird, kann die thermoplastische Harzschicht kein anorganisches Material wie beispielsweise Glasfaser oder Aramidfaser enthalten. Alternativ kann die thermoplastische Harzschicht ein derartiges anorganisches Material enthalten. Auf ähnliche Weise kann die wärmehärtende Harzschicht kein anorganisches Material wie beispielsweise Glasfaser oder Aramidfaser enthalten. Alternativ kann die wärmehärtende Harzschicht ein derartiges anorganisches Material enthalten.
  • Gemäß der ersten Ausführungsform, die in 1 gezeigt ist, enthält das Isolierelement 20 acht Harzschichten, die aufeinander gestapelt sind. Insbesondere enthält das Isolierelement 20 eine wärmehärtende Harzschicht 21a, eine thermoplastische Harzschicht 22a, eine wärmehärtende Harzschicht 21b, eine thermoplastische Harzschicht 22b, eine wärmehärtende Harzschicht 21c, eine thermoplastische Harzschicht 22c, eine wärmehärtende Harzschicht 21d und eine thermoplastische Harzschicht 22d, die in dieser Reihenfolge aufeinander gestapelt sind. Somit wechseln sich in dem Isolierelement 20 eine wärmehärtende Harzschicht und eine thermoplastische Harzschicht ab. Eine Außenfläche der wärmehärtenden Harzschicht 21a definiert eine erste Fläche 20a des Isolierelements 20, und eine Außenfläche der thermoplastischen Harzschicht 22d definiert eine zweite Fläche 20b des Isolierelements 20. Eine Richtung von der ersten Fläche 20a zu der zweiten Fläche 20b ist eine Dickenrichtung des Isolierelements 20. Eine Richtung senkrecht zu der Dickenrichtung ist eine Flächenrichtung des Isolierelements 20.
  • Jede der wärmehärtenden Harzschichten 21a–21d kann beispielsweise ein wärmehärtender Polyimidfilm (PI) sein, der kein anorganisches Material wie beispielsweise Glasfaser aufweist. Jede der thermoplastischen Harzschichten 22a–22d kann ein Harzfilm sein, der kein anorganisches Material wie beispielsweise Glasfaser und kein anorganisches Füllmaterial zur Einstellung bzw. Anpassung des linearen Ausdehnungskoeffizienten enthält. Jede der thermoplastischen Harzschichten 22a–22d kann beispielsweise ein Harzfilm sein, der 30 Gew.-% Polyetheretherketon (PEEK) und 70 Gew.-% Polyetherimid (PEI) enthält.
  • Die wärmehärtende Harzschicht 21b entspricht einer ersten Harzschicht (als ein Substrat), an der der Halbleiterchip 50 montiert ist. Die thermoplastische Harzschicht 22b entspricht einer zweiten Harzschicht zum Füllen einer Lücke zwischen der wärmehärtenden Harzschicht 21b und dem Halbleiterchip 50. Die thermoplastische Harzschicht 22c entspricht einer dritten Harzschicht zum Einkapseln des Halbleiterchips 50 zusammen mit der wärmehärtenden Harzschicht 21b.
  • Das Leitermuster 30 wird durch Bemustern einer leitenden Folie ausgebildet. Das Leitermuster 30 dient als ein elektrisches Verdrahtungselement zum elektrischen Verbinden des Halbleiterchips 50 mit einer externen Schaltung. Außerdem kann das Leitermuster 30 als ein thermisches Verdrahtungselement zum Freisetzen von Wärme von dem Halbleiterchip 50 nach außerhalb des Isolierelements 20 dienen.
  • Das Zwischenschichtverbindungselement 40 einhält ein Durchgangsloch, das sich durch die Harzschicht in der Dickenrichtung erstreckt, und eine leitende Paste, die in das Durchgangsloch gefüllt ist. Insbesondere werden leitende Teilchen in der leitenden Paste unter Druck und Wärme gesintert. Das Zwischenschichtverbindungselement 40 entspricht einem gesinterten Element in den Ansprüchen. Das Zwischenschichtverbindungselement 40 dient zusammen mit dem Leitermuster 30 als das elektrische Verdrahtungselement. Außerdem kann das Zwischenschichtverbindungselement 40 zusammen mit dem Leitermuster 30 als das thermische Verdrahtungselement dienen.
  • Der Halbleiterchip 50 weist eine Elektrode 51 auf. Die Elektrode 51 enthält Elektroden 51a, 51b und eine Dummy-Elektrode 51c. Gemäß der ersten Ausführungsform wirken das Leitermuster 30 und das Zwischenschichtverbindungselement 40 in Verbindung miteinander, um das elektrische Verdrahtungselement zum elektrischen Verbinden der Elektroden 51a, 51b des Halbleiterchips 50 mit einer externen Verbindungselektrode 35 bereitzustellen. Außerdem wirken ein anderes Leitermuster 30 und eine anderes Zwischenschichtverbindungselement 40 in Verbindung miteinander, um das thermische Verdrahtungselement zum thermischen Verbinden der Dummy-Elektrode 51c des Halbleiterchips 50 mit der Wärmesenke 60 bereitzustellen. Die Elektrode 51a entspricht einer ersten Elektrode in den Ansprüchen, und die Elektroden 51b, 51c entsprechen einer zweiten Elektrode in den Ansprüchen. Es wird darauf hingewiesen, dass die Elektrode 51a in der 1 nicht dargestellt ist. Wie es später genauer beschrieben wird, besteht die Elektrode 51a aus Aluminium (Al), bevor Druck und Wärme ausgeübt bzw. aufgebracht werden. Nach der Ausübung von Druck und Wärme wird jedoch sämtliches Aluminium eines Teils der Elektrode 51a, der zu einem Verbindungselement 52 der Elektrode 51a in der Dickenrichtung zeigt, zu einer Schicht einer AuAl-Legierung 521, die hauptsächlich aus einer Au4Al-Legierung besteht (siehe 7). Das heißt, der Teil der Elektrode 51a, der direkt unterhalb des Verbindungselements 52 in der Dickenrichtung liegt, wird zu der Schicht der AuAl-Legierung 521. Mit anderen Worten wird der Teil der Elektrode 51a, der zwischen dem Halbleiterchip 50 und dem Verbindungselement 52 in der Dickenrichtung angeordnet ist, zu der Schicht der AuAl-Legierung 521. Es ist nicht notwendig, dass der andere Teil der Elektrode 51a zu der Schicht der AuAl-Legierung 521 wird. In dem Beispiel, das in 7 gezeigt ist, bleibt ein Teil der Elektrode 51a, der mit einer Isolierschicht 53 wie beispielsweise Siliziumnitrid (SiN) bedeckt ist, Aluminium sogar nach der Ausübung von Drucks und Wärme.
  • Insbesondere wird das Leitermuster 30 durch Bemustern einer Kupferfolie (Cu) in eine vorbestimmte Gestalt ausgebildet. Das Leitermuster 30 enthält Anschlussflächen 31–33. Die Anschlussfläche 31 entspricht der Elektrode 51a des Halbleiterchips 50. Die Anschlussfläche 32 entspricht der Elektrode 51b des Halbleiterchips 50. Die Anschlussfläche 33 entspricht der Dummy-Elektrode 51c des Halbleiterchips 50. Das Leitermuster 30 enthält außerdem ein seitliches Verdrahtungselement 34, das sich in der Flächenrichtung erstreckt. Die externe Verbindungselektrode 35 zum elektrischen Verbinden des Halbleiterchips 50 mit einer externen Schaltung ist in dem Leitermuster 30 enthalten.
  • Die Elektroden 51 des Halbleiterchips 50 sind mit einem vorbestimmten Versatz zueinander angeordnet. Die Anschlussflächen 31–33 sind mit demselben Versatz wie die entsprechenden Elektroden 51 angeordnet. Gemäß der ersten Ausführungsform sind die Elektroden 51a in einem rechteckigen Ring angeordnet, obwohl es in den Zeichnungen nicht gezeigt ist. Jede Seite des rechteckigen Rings wird durch zehn Elektroden 51a, die in einer Linie angeordnet sind, definiert. Wie es in 4 gezeigt ist, sind die Anschlussflächen 31, die den Elektroden 51a entsprechen, in einem rechteckigen Ring angeordnet, so dass die Anschlussflächen 31 mit demselben Versatz wie die Elektroden 51 angeordnet sind. Wie es in 1 gezeigt ist, ist die Anschlussfläche 31 durch das seitliche Verdrahtungselement 34 mit dem Zwischenschichtverbindungselement 40, das innerhalb oder außerhalb des rechteckigen Rings angeordnet ist, verbunden. Die Anschlussfläche 31 und das seitliche Verdrahtungselement 34 befinden sich auf derselben Schicht.
  • Außerdem besteht gemäß der ersten Ausführungsform das Zwischenschichtverbindungselement 40 aus einer Ag-Sn-Legierung. Das Zwischenschichtverbindungselement 40 enthält ein erstes Zwischenschichtverbindungselement 41 und ein zweites Zwischenschichtverbindungselement 42. Das erste Zwischenschichtverbindungselement 41 stellt ein vertikales Verdrahtungselement des elektrischen Verdrahtungselements bereit. Das zweite Zwischenschichtverbindungselement 42 verbindet die Dummy-Elektrode 51c thermisch mit der Wärmesenke 60.
  • Das erste Zwischenschichtverbindungselement 41, das seitliche Verdrahtungselement 34 und die Anschlussflächen 31, 32 sind in dem elektrischen Verdrahtungselement enthalten. Das zweite Zwischenschichtverbindungselement 42 und die Anschlussfläche 33 sind in dem thermischen Verdrahtungselement enthalten.
  • Eine Metalldiffusionsschicht ist auf einer Zwischenfläche zwischen dem Leitermuster 30, das aus Cu besteht, und dem Zwischenschichtverbindungselement 40, das aus der Ag-Sn-Legierung besteht, ausgebildet. Insbesondere ist die Metalldiffusionsschicht, die zwischen dem Leitermuster 30 und dem Zwischenschichtverbindungselement 40 ausgebildet ist, eine Schicht einer Cu-Sn-Legierung. Die Schicht der Cu-Sn-Legierung verbessert die Zuverlässigkeit der Verbindung zwischen dem Leitermuster 30 und dem Zwischenschichtverbindungselement 40.
  • Das Verbindungselement 52 ist an der Elektrode 51 des Halbleiterchips 50 angeordnet und besteht aus Gold (Au). Das Verbindungselement 52 ist in dem elektrischen Verdrahtungselement enthalten, um den Halbleiterchip 50 mit der externen Schaltung elektrisch zu verbinden. Eine Metalldiffusionsschicht ist an einer Zwischenfläche zwischen der Anschlussfläche 31 und dem Verbindungselement 52 ausgebildet. Insbesondere ist die Metalldiffusionsschicht, die zwischen der Anschlussfläche 31 und dem Verbindungselement 52 ausgebildet ist, eine Schicht einer CuAu-Legierung 522 (vorzugsweise eine Schicht einer CuAu3-Legierung). Die Schicht der CuAu-Legierung 522 verbessert die Zuverlässigkeit der Verbindung zwischen der Anschlussfläche 31 und dem Verbindungselement 52.
  • Außerdem ist gemäß der ersten Ausführungsform die externe Verbindungselektrode 35 auf einer Innenfläche der wärmehärtenden Harzschicht 21a ausgebildet. Wie es zuvor erwähnt wurde, definiert die Außenfläche der wärmehärtenden Harzschicht 21a die erste Fläche 20a des Isolierelements 20.
  • Der Halbleiterchip 50 ist ein bloßer IC-Chip. Der Halbleiterchip 50 enthält ein Halbleitersubstrat und Schaltungselemente, die in dem Halbleitersubstrat integriert sind, um eine integrierte Schaltung (beispielsweise eine hochintegrierte Schaltung) zu bilden. Das Halbleitersubstrat kann beispielsweise ein Siliziumsubstrat sein, und die Schaltungselemente können einen Transistor, eine Diode, einen Widerstand und einen Kondensator enthalten. Die Elektroden 51 sind auf einer Oberfläche bzw. Fläche des Halbleiterchips 50 ausgebildet. Der Halbleiterchip 50 ist in das Isolierelement 20 eingekapselt (d. h. versiegelt bzw. abgedichtet).
  • Gemäß der ersten Ausführungsform sind, wie es in 1 gezeigt ist, die Schicht der AuAl-Legierung 521 (d. h. Elektrode 51a) und die Elektrode 51b elektrisch mit der Schaltung des Halbleiterchips 50 verbunden. Im Gegensatz dazu ist die Dummy-Elektrode 51c nicht mit der Schaltung des Halbleiterchips 50 elektrisch verbunden.
  • Die Schichten der AuAl-Legierung 521 sind auf einer ersten Seite des Halbleiterchips 50 ausgebildet. Die Schicht der AuAl-Legierung 521 weist kein elementares Aluminium auf. Die Schicht der AuAl-Legierung 521 enthält hauptsächlich eine Au4Al-Legierung und wird durch eine Festphasendiffusion zwischen Al der Elektrode 51a und Au des Verbindungselements 52 ausgebildet. Das heißt, die Schicht der AuAl-Legierung 521 wird durch Legieren der Elektrode 51 unter Druck und Wärme ausgebildet. Daher wird die Schicht der AuAl-Legierung 521 mit dem Verbindungselement 52 verbunden. Zusammenfassend ist die Schicht der AuAl-Legierung 521 vor der Ausbung von Wärme und Druck die Elektrode 51a, die aus einem Aluminiummaterial besteht und kein Au aufweist. Dann kombiniert sich sämtliches Al der Elektrode 51a mit Au des Verbindungselements 52 durch eine Festphasendiffusion von Au in Al, so dass die Schicht der AuAl-Legierung 521, die kein elementares Aluminium aufweist, ausgebildet werden kann. Das Verbindungselement 52 kann aus einem Material (d. h. Au) bestehen, das einen höheren Schmelzpunkt als die thermoplastische Harzschicht des Isolierelements 20 aufweist. Man beachte, dass das Verbindungselement 52 vor der Ausübung von Wärme und Druck ein Stud-Bump 52a ist.
  • Wenn die Schicht der AuAl-Legierung 521 an einer Zwischenfläche zu dem Verbindungselement 52 elementares Aluminium aufweist (das heißt, wenn elementares Aluminium in der Elektrode 51a an einer Zwischenfläche zwischen dem Halbleiterchip 50 und dem Stud-Bump 52a verbleibt), tritt eine Festphasendiffusion von Au in dem Verbindungselement 52 in Al in der Elektrode 51a bei einer Hochtemperaturumgebung auf, so dass Au5Al2 ausgebildet wird. Die Wachstumsrate von Au5Al2 ist wesentlich größer als die Wachstumsrate von Au4Al. Daher wird die Diffusion von Au durch die Ausbildung von Au5Al2 verzögert. Als Ergebnis wird ein Kirkendall-Loch (siehe Fehlstelle bzw. Loch B1 in 12) zwischen dem Halbleiterchip 50 und dem Verbindungselement 52 (d. h. zwischen Au5Al2 und Au4Al) ausgebildet. Das Kirkendall-Loch bewirkt einen Riss.
  • Im Gegensatz dazu weist gemäß der ersten Ausführungsform die Schicht der AuAl-Legierung 521 kein elementares Aluminium auf, sondern weist hauptsächlich eine Au4-Al-Legierung auf, die das endgültige Produkt der AuAl-Legierung ist. Daher kann sogar bei einer Hochtemperaturumgebung die Ausbildung von Kirkendall-Löchern verringert werden, so dass Risse vermieden werden können. Aus diesem Grund kann die Leiterplatte 10 gemäß der ersten Ausführungsform für eine elektronische Vorrichtung verwendet werden, die in einer Hochtemperaturumgebung wie beispielsweise in einem Motorraum eines Fahrzeugs angeordnet wird.
  • Wie es zuvor erwähnt wurde, ist es nicht notwendig, dass die gesamte Elektrode 51a zu der Schicht der AuAl-Legierung 521 wird. Zumindest die Zwischenfläche zwischen der Elektrode 51a und dem Verbindungselement 52 wird zu der Schicht der AuAl-Legierung 521.
  • Die Elektrode 51a (d. h. die Schicht der AuAl-Legierung 521) wird auf der ersten Seite des Halbleiterchips 50 ausgebildet. Die Elektrode 51b und die Dummy-Elektrode 51c werden auf einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleiterchips 50 ausgebildet. Die Elektroden 51a sind mit einem ersten Versatz angeordnet. Die Elektroden 51b und die Dummy-Elektroden 51c sind mit einem zweiten Versatz angeordnet, der größer als der erste Versatz ist. Der erste Versatz beträgt beispielsweise mehrere zehn Mikrometer (beispielsweise 60 μm), und der zweite Versatz beträgt beispielsweise mehrere hundert Mikrometer.
  • Die Elektrode 51b und die Dummy-Elektrode 51c bestehen aus einem Nickelmaterial (Ni). Die Elektrode 51b ist mit der Anschlussfläche 32 durch das erste Zwischenschichtverbindungselement 41, das aus einer Ag-Sn-Legierung besteht, verbunden. Die Dummy-Elektrode 51c ist mit der Anschlussfläche 33 durch das zweite Zwischenschichtverbindungselement 42, das aus einer Ag-Sn-Legierung besteht, verbunden. Eine Metalldiffusionsschicht ist auf einer Zwischenfläche zwischen der Elektrode 51b und dem ersten Zwischenschichtverbindungselement 41 ausgebildet. Insbesondere ist die Metalldiffusionsschicht, die zwischen der Elektrode 51b und dem ersten Zwischenschichtverbindungselement 41 ausgebildet ist, eine Schicht einer Ni-Sn-Legierung. Auf ähnliche Weise wird eine Schicht einer Ni-Sn-Legierung als eine Metalldiffusionsschicht auf einer Zwischenfläche zwischen der Dummy-Elektrode 51c und dem zweiten Zwischenschichtverbindungselement 42 ausgebildet. Die Schichten der Ni-Sn-Legierung verbessern die Zuverlässigkeit der Verbindung zwischen dem Leitermuster 30 und dem Zwischenschichtverbindungselement 40. Man beachte, dass mindestens ein Element (beispielsweise Sn) jeder der ersten und zweiten Zwischenschichtverbindungselemente 41, 42 einen niedrigeren Schmelzpunkt als ein Glasübergangspunkt (d. h. ein Erweichungspunkt) der thermoplastischen Harzschicht des Isolierelements 20 aufweist. Das heißt, die Metalldiffusionsschicht zwischen der Elektrode 51b und dem Zwischenschichtverbindungselement 41 wird durch eine Flüssigphasendiffusion in einem Schritt der Ausübung von Wärme und Druck, wie es später beschrieben wird, ausgebildet. Auf ähnliche Weise wird die Metalldiffusionsschicht zwischen der Elektrode 51c und dem Zwischenschichtverbindungselement 42 durch eine Flüssigphasendiffusion in dem Schritt des Ausübens von Wärme und Druck ausgebildet.
  • Wie es oben beschrieben wurde, weist der Halbleiterchip 50 die Elektroden 51 auf seinen beiden Seiten auf. Insbesondere ist die Elektrode 51a auf der ersten Seite des Halbleiterchips 50 ausgebildet, und die Elektrode 51b und die Dummy-Elektrode 51c sind auf der zweiten Seite des Halbleiterchips 50 ausgebildet. Wo die Elektroden 51a, 51b eine elektrische Verbindungsfunktion aufweisen, weist die Dummy-Elektrode 51c keine elektrische Verbindungsfunktion auf. Ein Grund für die Tatsache, dass der Halbleiterchip 50 die Elektroden 51a, 51b auf den jeweiligen Seiten aufweist, besteht dann, dass der Halbleiterchip 50 vertikale Elemente wie beispielsweise vertikale MOSFETs, IGBTs und Widerstände enthält, um zu bewirken, dass ein elektrischer Strom in der Dickenrichtung fließt.
  • Die Wärmesenke 60 besteht aus einem Metallmaterial wie beispielsweise Kupfer (Cu) und setzt Wärme von dem Halbleiterchip 50 zur Außenseite frei.
  • Gemäß der ersten Ausführungsform besteht die Wärmesenke 60 aus Cu und weist eine plattenähnliche Gestalt auf. Die Wärmesenke 60 weist dieselbe ebene Gestalt und Größe wie die zweite Fläche 20b des Isolierelements 20 auf. Die thermoplastische Harzschicht 22d, die die zweite Fläche 20b des Isolierelements 20 definiert, weist einen dichten Kontakt zu der Wärmesenke 60 auf, so dass die Wärmesenke 60 an dem Isolierelement 20 fixiert ist.
  • Ein Ende des zweiten Zwischenschichtverbindungselements 42, das in der thermoplastischen Harzschicht 22d ausgebildet ist, ist mit der Wärmesenke 60 verbunden. Gemäß der ersten Ausführungsform wird eine Schicht einer Cu-Sn-Legierung als eine Metalldiffusionsschicht an einer Zwischenfläche zwischen der Wärmesenke 60, die aus Cu besteht, und dem zweiten Zwischenschichtverbindungselement 42, das aus einer Ag-Sn-Legierung besteht, ausgebildet. Die Schicht der Cu-Sn-Legierung verbessert die Zuverlässigkeit der Verbindung zwischen der Wärmesenke 60 und dem zweiten Zwischenschichtverbindungselement 42 (als dem thermischen Verdrahtungselement).
  • Gemäß der ersten Ausführungsform wird Wärme, die in dem Halbleiterchip 50 erzeugt wird, von der Dummy-Elektrode 51c an die Wärmesenke 60 durch das thermische Verdrahtungselement, das das zweite Zwischenschichtverbindungselement 42 und die Anschlussfläche 33 enthält, übertragen. Somit wird das Wärmeabstrahlungsvermögen verbessert.
  • Ein Durchgangsloch ist in der wärmehärtenden Harzschicht 21a ausgebildet, die die erste Fläche 20a des Isolierelements 20 bildet. Der Boden des Durchgangslochs wird durch die externe Verbindungselektrode 35 definiert. Das Durchgangsloch ist mit einem Leiter wie beispielsweise einer plattierten Schicht gefüllt. Wie es in 1 gezeigt ist, ist eine Lötperle 70 auf dem Leiter ausgebildet.
  • Zusammenfassend weist der Halbleiterchip 50 gemäß der ersten Ausführungsform die Elektroden 51a, 51b an seinen jeweiligen beiden Seiten auf, die eine elektrische Verbindungsfunktion aufweisen. Die Wärmesenke 60 ist auf der zweiten Fläche 20b des Isolierelements 20 vorgesehen. Die externe Verbindungselektrode 35 ist nur auf der ersten Fläche 20a des Isolierelements 20 vorgesehen. Das heißt, obwohl der Halbleiterchip 50 eine beidseitige Elektrodenstruktur aufweist, weist die Leiterplatte 10 eine einseitige Elektrodenstruktur auf.
  • Im Folgenden wird ein Verfahren zum Herstellen der Leiterplatte 10 mit Bezug auf die 2–6 beschrieben. Man beachte, dass das Bezugszeichen in Klammern hinter dem Bezugszeichen „40a”, das eine leitende Paste bezeichnet, das Bezugszeichen des entsprechenden Zwischenschichtverbindungsabschnitts repräsentiert.
  • Zunächst wird ein Substrat, auf dem der Halbleiterchip 50 montiert wird, vorbereitet bzw. hergestellt. Das Substrat, auf dem der Halbleiterchip 50 montiert ist, wird im Folgenden als „Halbleitereinheit 80” bezeichnet. Außerdem werden Harzschichten, die auf die Halbleitereinheit 80 gestapelt bzw. geschichtet werden, hergestellt bzw. vorbereitet.
  • Wie es oben beschrieben wurde, wird gemäß der ersten Ausführungsform ein wärmehärtender Polyimidfilm (PI) für die wärmehärtenden Harzschichten 21a–21d verwendet. Jede der wärmehärtenden Harzschichten 21a–21d weist beispielsweise dieselbe Dicke (beispielsweise 50 μm) auf.
  • Im Gegensatz dazu wird ein Harzfilm, der 30 Gew.-% Polyetheretherketon (PEEK) und 70 Gew.-% Polyetherimid (PEI) enthält, für die thermoplastischen Harzschichten 22a–22d verwendet. Jede der thermoplastischen Harzschichten 22a, 22c und 22d weist beispielsweise dieselbe Dicke (beispielsweise 80 μm) auf, und die thermoplastische Harzschicht 22b (als zweite Harzschicht) weist eine Dicke (beispielsweise 50 μm) auf, die kleiner als die Dicke der thermoplastischen Harzschichten 22a, 22c und 22d ist.
  • In diesem Vorbereitungs- bzw. Herstellungsschritt werden die Leitermuster 30 auf den Harzschichten des Isolierelements 20 ausgebildet, und die Durchgangslöcher, die mit der leitenden Paste 40a gefüllt werden, werden in den Harzschichten ausgebildet Das Leitermuster 30 wird durch Bemustern einer Leiterfolie, die an die Harzschicht gebondet ist, ausgebildet. Mindestens eine der Harzschichten des Isolierelements 20 weist das Leitermuster 30 auf. Daher kann beispielsweise jede der Harzschichten des Isolierelements 20 das Leitermuster 30 aufweisen. Alternativ können einige der Harzschichten des Isolierelements 20 kein Leitermuster 30 aufweisen. Das Leitermuster 30 kann auf einer Seite in der Dickenrichtung der Harzschicht ausgebildet sein. Alternativ kann das Leitermuster 30 auf beiden Seiten in der Dickenrichtung der Harzschicht ausgebildet sein.
  • Die leitende Paste 40a wird durch Mischen leitender Teilchen, eines Harzmaterials wie beispielsweise eines Ethylcelluloseharzes oder eines Acrylharzes und eines organischen Lösungsmittels wie beispielsweise Terpineol hergestellt. Das Durchgangsloch wird in der Harzschicht durch einen Kohlendioxid-Laser oder Ähnlichem ausgebildet, und die leitende Paste 40a wird in das Durchgangsloch durch einen Siebdrucker oder Ähnlichem eingegeben, so dass das Durchgangsloch mit der leitenden Paste 40a gefüllt wird. Das Durchgangsloch kann an einer Position ausgebildet werden, bei der das Leitermuster 30 angeordnet ist, so dass das Leitermuster 30 den Boden des Durchgangslochs ausbildet. Alternativ kann das Durchgangsloch an einer Position ausgebildet werden, an der kein Leitermuster 30 angeordnet ist.
  • Wenn das Durchgangsloch an der Position ausgebildet wird, an der das Leitermuster 30 angeordnet ist, dient das Leitermuster 30 als der Boden des Durchgangslochs. Daher kann die leitende Paste 40a durch das Leitermuster 30 in dem Durchgangsloch gehalten werden. Wenn im Gegensatz dazu das Durchgangsloch an der Position ausgebildet ist, an der kein Leitermuster 30 angeordnet ist, kann eine leitende Paste, die in der JP 2008-296074 beschrieben ist, für die leitende Paste 40a verwendet werden. In diesem Fall kann die leitende Paste 40a in das Durchgangsloch durch die Vorrichtung (oder das Verfahren), die in der JP 2009-75034 beschrieben ist, eingegeben werden.
  • In der leitenden Paste, die in der JP 2008-296074 beschrieben ist, wird ein bei Raumtemperatur festes Harz mit niedrigem Schmelzpunkt den leitenden Teilchen hinzugefügt. Das bei Raumtemperatur feste Harz mit niedrigem Schmelzpunkt wird bei einer ersten Temperatur, die niedriger als eine Sintertemperatur der leitenden Teilchen ist, aufgelöst oder verflüchtigt und bei einer zweiten Temperatur, die niedriger als die erste Temperatur und höher als eine Raumtemperatur ist, zersetzt. Ein Beispiel für das bei Raumtemperatur feste Harz mit niedrigem Schmelzpunkt ist Paraffin. Wenn angenommen wird, dass die leitende Paste, die in der JP 2008-296074 beschrieben ist, für die leitende Paste 40a verwendet wird, wird die leitende Paste 40a in das Durchgangsloch unter Wärme eingespritzt und dann abgekühlt. Bei einem derartigen Ansatz wird die leitende Paste 40a verfestigt und in dem Durchgangsloch gehalten. Wenn die leitende Paste 40a in das Durchgangsloch eingespritzt wird, kann ein Ende des Durchgangslochs mit einem ebenen Element wie beispielsweise einer Platte bedeckt werden, um zu verhindern, dass die eingespritzte leitende Paste 40a aus dem Durchgangsloch leckt.
  • Zunächst wird ein Schritt zum Herstellen von sechs Harzschichten 21a, 21c, 21d, 22a, 22c und 22d, die auf die Halbleitereinheit 80 gestapelt werden, beschrieben.
  • Gemäß der ersten Ausführungsform, die in 2 gezeigt ist, weist jede der wärmehärtenden Harzschichten 21a, 21c und 21d eine Kupferfolie (beispielsweise mit einer Dicke von 18 μm) auf einer Seite auf, und die Kupferfolie ist in das Leitermuster 30 gemustert. Auf ähnliche Weise weist die wärmehärtende Harzschicht 21b der Halbleitereinheit 80 eine Kupferfolie (beispielsweise mit einer Dicke von 18 μm) auf einer Seite auf, und die Kupferfolie ist in das Leitermuster 30 gemustert.
  • Das heißt, obwohl jede der wärmehärtenden Harzschichten 21a–21d das Leitermuster 30 auf einer Seite aufweist, weist jede der thermoplastischen Harzschichten 22a–22d kein Leitermuster 30 auf.
  • Dann wird ein Durchgangsloch in jeder der fünf Harzschichten 21c, 21d, 22a, 22c und 22d ausgebildet, und die leitende Paste 40a wird in dem Durchgangsloch platziert, so dass das Durchgangsloch mit der leitenden Paste gefüllt wird. Man beachte, dass das Durchgangsloch nicht in der wärmehärtenden Harzschicht 21a ausgebildet wird, die die erste Fläche 20a des Isolierelements 20 definiert. Dann wird ein Trocknungsschritt durchgeführt, um das Lösungsmittel zu verflüchtigen.
  • Wie es oben beschrieben wurde, wird gemäß der ersten Ausführungsform, obwohl das Leitermuster 30 auf den wärmehärtenden Harzschichten 21a, 21c und 21d ausgebildet wird, das Leitermuster 30 nicht auf den thermoplastischen Harzschichten 22a, 22c und 22d ausgebildet. Daher wird die leitende Paste 40a, die für die thermoplastischen Harzschichten 22a, 22c und 22d verwendet wird, durch Mischen von leitenden Teilchen, die Ag und Sn mit einem vorbestimmten Verhältnis enthalten, und des bei Raumtemperatur festen Harzes mit niedrigem Schmelzpunkt wie beispielsweise Paraffin hergestellt. Das heißt, die leitende Paste, die in der JP 2008-296074 beschrieben ist, wird als die leitende Paste 40a für die thermoplastischen Harzschichten 22a, 22c und 22d verwendet.
  • Die leitende Paste 40a für die thermoplastischen Harzschichten 22a, 22c und 22d kann für die wärmehärtenden Harzschichten 21a, 21c und 21c verwendet werden. Alternativ kann die leitende Paste 40a, die für die wärmehärtenden Harzschichten 21a, 21c und 21d verwendet wird, durch Mischen von leitenden Teilchen, die Ag und Sn mit einem vorbestimmten Verhältnis enthalten, ohne das bei Raumtemperatur feste Harz mit niedrigem Schmelzpunkt hergestellt werden.
  • Außerdem wird in diesem Herstellungsschritt ein Raum zum Unterbringen des Halbleiterchips 50 in mindestens einer der Harzschichten im Voraus ausgebildet. Gemäß der ersten Ausführungsform wird ein Raum 23 zur Unterbringung des Halbleiterchips 50 in der wärmehärtenden Harzschicht 21c ausgebildet, so dass die wärmehärtende Harzschicht 21c eine rechteckige Ringgestalt aufweist.
  • Der Raum 23 kann durch eine mechanische Verarbeitung wie beispielsweise Stanzen oder Bohren ausgebildet werden. Alternativ kann der Raum 23 durch eine nichtmechanische Verarbeitung wie beispielsweise eine Bestrahlung mit einem Laserstrahl ausgebildet werden. Die Größe des Raums 23 ist um ein vorbestimmtes Maß größer als die Seite des Halbleiterchips 50. Der Raum 23 kann nach oder vor der Ausbildung des Leitermusters 30 und des Zwischenschichtverbindungselements 40 ausgebildet werden.
  • Ein Schritt des Ausbildens der Halbleitereinheit 80 wird parallel zu dem Schritt der Herstellung der Harzschichten 21a, 21c, 21d, 22a, 22c und 22d durchgeführt.
  • Zuerst werden eine Harzschicht, die die erste Harzschicht enthält und als das Substrat dient, an dem der Halbleiterchip 50 montiert wird, und die zweite Harzschicht, die die Lücke zwischen dem Substrat und dem Halbleiterchip 50 füllt, vorbereitet.
  • Gemäß der ersten Ausführungsform wird, wie es in 3A gezeigt ist, die wärmehärtende Harzschicht 21b als der Harzfilm hergestellt, der die erste Harzschicht enthält und als das Substrat dient, und die thermoplastische Harzschicht 22b wird als die zweite Harzschicht hergestellt. Die wärmehärtende Harzschicht 21b weist eine Kupferfolie auf ihrer einen Seite auf, und die Kupferfolie ist in das Leitermuster 30, das die Anschlussfläche 31 enthält, gemustert.
  • Dann wird die thermoplastische Harzschicht 22b an das Substrat unter Einwirkung von Wärme und Druck gebondet, so dass die Anschlussfläche 31 des Substrats mit der thermoplastischen Harzschicht 22b bedeckt wird.
  • Gemäß der ersten Ausführungsform wird, wie es in 3B und 4 gezeigt ist, die thermoplastische Harzschicht 22b mittels Thermokompression an die wärmehärtende Harzschicht 21b als dem Substrat gebondet, so dass die Anschlussfläche 31 der wärmehärtenden Harzschicht 21b mit der thermoplastischen Harzschicht 22b bedeckt wird. In 4 repräsentiert ein Bereich, der durch eine gestrichelte Linie angegeben ist, einen Montagebereich 24, bei dem der Halbleiterchip 50 montiert wird.
  • Insbesondere wird die thermoplastische Harzschicht 22b gegen die wärmehärtende Harzschicht 21b gedrückt, während Wärme aufgebracht wird, so dass die Temperatur der thermoplastischen Harzschicht 22b höher als deren Glasübergangspunkt und niedriger als deren Schmelzpunkt wird. Somit wird die thermoplastische Harzschicht 22b aufgeweicht und befindet sich in dichtem Kontakt zu der wärmehärtenden Harzschicht 21b, so dass das Leitermuster 30 und die Anschlussfläche 31 auf der wärmehärtenden Harzschicht 21b mit der thermoplastischen Harzschicht 22b bedeckt werden.
  • Nachdem die thermoplastische Harzschicht 22b mittels Thermokompression an die wärmehärtende Harzschicht 21b gebondet wurde, wird ein Durchgangsloch in jeder der Harzschichten 21b, 22b derart ausgebildet, dass das Leitermuster 30 den Boden des Durchgangslochs ausbildet. Dann wird, wie es in 3B gezeigt ist, die leitende Paste 40a in dem Durchgangsloch platziert, so dass das Durchgangsloch mit der leitenden Paste 40a gefüllt wird. Da das Durchgangsloch den Boden, der durch das Leitermuster 30 definiert wird, aufweist, ist es nicht notwendig, dass die leitende Paste 40a, die in dem Durchgangsloch der Harzschichten 21b, 22b angeordnet wird, das bei Raumtemperatur feste Harz mit niedrigem Schmelzpunkt aufweist. Alternativ kann die leitende Paste 40a, die in dem Durchgangsloch der Harzschichten 21b, 22b angeordnet wird, das bei Raumtemperatur feste Harz mit niedrigem Schmelzpunkt aufweisen.
  • Dann wird der Halbleiterchip 50 auf dem Substrat (d. h. der wärmehärtenden Harzschicht 21b) wie folgt auf eine Flip-Chip-Weise montiert.
  • Der Stud-Bump 52a wird auf der Elektrode 51a auf der ersten Seite des Halbleiterchips 50 ausgebildet. Gemäß der ersten Ausführungsform besteht der Stud-Bump 52a aus Gold (Au), und die Elektrode 51a besteht aus Aluminium (Al). Der Stud-Bump 52a kann beispielsweise auf der Elektrode 51a durch ein herkömmliches Bump-Ausbildungsverfahren unter Verwendung eines Drahts ausgebildet werden. In dieser Stufe verbleibt, wie es in 8 gezeigt ist, Al weiterhin in der Elektrode 51a zwischen dem Halbleiterchip 50 und dem Stud-Bump 52a.
  • Dann wird, wie es in 3C gezeigt ist, der Halbleiterchip 50 gegen das Substrat unter Anwendung von Wärme und Druck auf die zweite Seite des Halbleiterchips 50 beispielsweise unter Verwendung einer Pulswärme-Thermokompressionsmaschine 100 gedrückt. Insbesondere wird Wärme aufgebracht, so dass die thermoplastische Harzschicht 22b auf eine Temperatur aufgeheizt wird, die größer als ihr Schmelzpunkt ist. Wenn beispielsweise angenommen wird, dass die thermoplastische Harzschicht 22b aus 30 Gew.-% PEEK und 70 Gew.-% PEI besteht, beträgt der Schmelzpunkt der thermoplastischen Harzschicht 22b 330 Grad Celsius (°C).
  • Wenn die Wärme von der Thermokompressionsmaschine 100 auf den Halbleiterchip 50 übertragen wird, überschreitet die Temperatur an der Spitze des Stud-Bumps 52a den Schmelzpunkt der thermoplastischen Harzschicht 22b, und ein Teil der thermoplastischen Harzschicht 22b, der sich in Kontakt mit dem Stud-Bump 52a befindet, wird geschmolzen. Somit wird der Stud-Bump 52a in die thermoplastische Harzschicht 22b gedrückt, während die thermoplastische Harzschicht 22b geschmolzen wird, und gelangt in Kontakt mit der entsprechenden Anschlussfläche 31. Auf diese Weise kann, wie es 3D gezeigt ist, der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt werden. In dieser Stufe verbleibt, wie es in 9 gezeigt ist, weiterhin Al in der Elektrode 51a zwischen dem Halbleiterchip 50 und dem Stud-Bump 52a.
  • Die geschmolzene und aufgeweichte thermoplastische Harzschicht 22b bewegt sich ähnlich wie eine Flüssigkeit unter Druck und gelangt in dichten Kontakt zu der ersten Seite des Halbleiterchips 50, der Elektrode 51a und dem Stud-Bump 52a. Somit wird, wie es in 3D gezeigt ist, die Lücke zwischen dem Halbleiterchip 50 und der wärmehärtenden Harzschicht 21b (d. h. dem Substrat) mit der thermoplastischen Harzschicht 22b gefüllt. Auf diese Weise wird die Halbleitereinheit 80 ausgebildet.
  • Gemäß der ersten Ausführungsform beträgt die Aufheiztemperatur bei der Flip-Chip-Montage etwa 350°C, die etwas höher als der Schmelzpunkt der thermoplastischen Harzschicht 22b ist, und der Druck, der auf jeden Stud-Bump 52a bei der Flip-Chip-Montage ausgeübt wird, reicht von etwa 20 gf bis etwa 50 gf. Bei einem derartigen Ansatz kann der Stud-Bump 52a innerhalb einer kurzen Zeit in Kontakt zu der Anschlussfläche 31 gedrückt werden.
  • Wenn die Ausübung von Druck und Wärme sogar fortgesetzt wird, nachdem der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt wurde, tritt eine Zwischendiffusion (Festphasendiffusion) zwischen Au in dem Stud-Bump 52a und Cu in der Anschlussfläche 31 auf, so dass eine Metalldiffusionsschicht (d. h. eine Schicht einer Cu-Au-Legierung) ausgebildet wird. Außerdem tritt eine Festphasendiffusion von Au in dem Stud-Bump 52a in Al in der Elektrode 51a auf, so dass eine Metalldiffusionsschicht (d. h. eine Schicht einer Au-Al-Legierung) ausgebildet wird. Um jedoch derartige Metalldiffusionsschichten auszubilden, besteht die Notwendigkeit, die Ausübung von Druck und Wärme eine wesentlich längere Zeitdauer als eine Zeitdauer fortzusetzen, die benötigt wird, um zu bewirken, dass der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt wird. Daher wird dementsprechend die Herstellungszeit der Leiterplatte 10 verlängert. Als Ergebnis werden die Herstellungskosten der Leiterplatte 10 erhöht Außerdem wird während der Zeitdauer zum Ausbilden der Metalldiffusionsschichten ein Extradruck und eine Extrawärme auf andere Teile als die elektrischen Verbindungsteile zwischen der Elektrode 51a, dem Stud-Bump 52a und der Anschlussfläche 31 ausgeübt. Der Extradruck und die Extrawärme können die Leiterplatte 10 beschädigen. Aus diesen Gründen wird bei der Flip-Chip-Montage gemäß der ersten Ausführungsform die Ausübung von Druck und Wärme angehalten, nachdem der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt wurde.
  • In dem obigen Beispiel wird, nachdem die thermoplastische Harzschicht 22b an die wärmehärtende Harzschicht 21b gebondet wurde, das Durchgangsloch in den Harzschichten 21b, 22b ausgebildet und mit der leitenden Paste 40a gefüllt. Alternativ kann das Durchgangsloch in den Harzschichten 21b, 22b ausgebildet und mit der leitenden Paste 40a gefüllt werden, bevor die thermoplastische Harzschicht 22b an die wärmehärtende Harzschicht 21b gebondet wird.
  • Die leitende Paste 40a kann gesintert werden, um die Zwischenschichtverbindungselemente 40 (41) durch Wärme und Druck, die ausgeübt werden, wenn der Halbleiterchip 50 auf eine Flip-Chip-Weise auf dem Substrat montiert wird, oder durch Wärme und Druck, die ausgeübt werden, wenn die thermoplastische Harzschicht 22b an die wärmehärtende Harzschicht 21b gebondet wird, auszubilden. Alternativ muss die leitende Paste 40a nicht teilweise oder vollständig zu dem Zeitpunkt gesintert werden, zu dem die Halbleitereinheit 80 ausgebildet wird. Gemäß der ersten Ausführungsform wird die leitende Paste 40a zu dem Zeitpunkt, zu dem die Halbleitereinheit 80 ausgebildet wird, nicht gesintert.
  • Anschließend wird ein Schritt zum Ausbilden des gestapelten Körpers durchgeführt. In diesem Schritt werden die Harzschichten derart gestapelt, dass die thermoplastischen Harzschichten mindestens abwechselnd angeordnet werden und dass beide Seiten des Halbleiterchips 50 benachbart zu den thermoplastischen Harzschichten angeordnet werden.
  • Gemäß der ersten Ausführungsform werden, wie es in 5 gezeigt ist, die Halbleitereinheit 80 und die sechs Harzschichten 21a, 21c, 21d, 22a, 22c und 22d aufeinander gestapelt, sodass sich folgende Reihenfolge ergibt die wärmehärtende Harzschicht 21a, die thermoplastische Harzschicht 22a, die wärmehärtende Harzschicht 21b, die thermoplastische Harzschicht 22b, die wärmehärtende Harzschicht 21c, die thermoplastische Harzschicht 22c, die wärmehärtende Harzschicht 21d und die thermoplastische Harzschicht 22d. Auf diese Weise wechseln sich gemäß der ersten Ausführungsform die thermoplastischen Harzschichten 22a–22d mit den wärmehärtenden Harzschichten 21a–21d ab.
  • Außerdem wird die Wärmesenke 60 auf die thermoplastische Harzschicht 22d gestapelt bzw. geschichtet.
  • Insbesondere wird die thermoplastische Harzschicht 22a auf einer Seite der wärmehärtenden Harzschicht 21a, auf der das Leitermuster 30 ausgebildet ist, angeordnet. Die Halbleitereinheit 80 wird auf der thermoplastischen Harzschicht 22a derart angeordnet, dass die wärmehärtende Harzschicht 21b der Halbleitereinheit 80 auf der thermoplastischen Harzschicht 22a angeordnet wird. Eine Seite der wärmehärtenden Harzschicht 21c, auf der das Leitermuster 30 nicht ausgebildet ist, ist auf der thermoplastischen Harzschicht 22b der Halbleitereinheit 80 angeordnet, so dass der Halbleiterchip 50 der Halbleitereinheit 80 von der wärmehärtenden Harzschicht 21c umschlossen wird. Die thermoplastische Harzschicht 22c ist auf dem Halbleiterchip 50 und der anderen Seite der wärmehärtenden Harzschicht 21c angeordnet. Eine Seite der wärmehärtenden Harzschicht 21d, auf der das Leitermuster 30 ausgebildet ist, ist auf der thermoplastischen Harzschicht 22c angeordnet. Die thermoplastische Harzschicht 22d ist auf der wärmehärtenden Harzschicht 21d angeordnet. Außerdem ist die Wärmesenke 60 auf der thermoplastischen Harzschicht 22d angeordnet, so dass ein einzelner gestapelter Körper ausgebildet wird.
  • In dem gestapelten Körper sind die thermoplastischen Harzschichten 22b, 22c in der Stapelrichtung (d. h. der Dickenrichtung) benachbart zu dem Halbleiterchip 50 angeordnet. Wie es später genauer beschrieben wird, wird der Halbleiterchip 50 nach der Anwendung von Druck und Wärme mittels der thermoplastischen Harzschichten 22b, 22c abgedichtet und eingekapselt.
  • Es ist vorteilhaft, wenn nicht nur ein anorganisches Material wie beispielsweise Glasfaser oder Aramidfaser, sondern ebenfalls ein anorganisches Füllmaterial zum Einstellen des linearen Ausdehnungskoeffizienten oder eines Schmelzpunkts in den thermoplastischen Harzschichten 22b, 22c nicht enthalten sind. Bei einem derartigen Ansatz kann eine lokale Spannung, die durch die thermoplastischen Harzschichten 22b, 22c auf den Halbleiterchip 50 durch Wärme und Druck ausgeübt wird, verringert werden.
  • Wenn jedoch ein anorganisches Füllmaterial zum Einstellen des linearen Ausdehnungskoeffizienten oder des Schmelzpunkts in den thermoplastischen Harzschichten 22b, 22c nicht enthalten ist, kann eine Spannung, die durch die thermoplastischen Harzschichten 22b, 22c auf den Halbleiterchip 50 ausgeübt wird, aufgrund eines Unterschieds des thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterchip 50 und den thermoplastischen Harzschichten 22b, 22c vergrößert werden. Daher ist es vorteilhaft, wenn die thermoplastischen Harzschichten 22b, 22c aus einem Material bestehen, das einen niedrigen Elastizitätsmodul (beispielsweise 10 GPa oder weniger) aufweist.
  • Außerdem ist es vorteilhaft, wenn die Dicke jeder der thermoplastischen Harzschichten 22b, 22c 5 μm oder mehr beträgt. Wenn die Dicke jeder der thermoplastischen Harzschichten 22b, 22c weniger als 5 μm beträgt, können die thermoplastischen Harzschichten 22b, 22c aufgrund einer Spannung, die sich unter Druck und Ausübung von Wärme vergrößert, von dem Halbleiterchip 50 abgelöst werden.
  • Dann wird ein Schritt zum Ausüben von Wärme und Druck auf den gestapelten Körper von beiden Seiten in der Stapelrichtung unter Verwendung einer thermischen Vakuumdruckmaschine durchgeführt. In diesem Schritt werden die thermoplastischen Harzschichten des gestapelten Körpers aufgeweicht, so dass sämtliche Harzschichten des gestapelten Körpers gleichzeitig in ein einziges Isolierelement 20 miteinander verbunden werden können. Als Ergebnis wird der Halbleiterchip 50 in das Isolierelement 20 eingekapselt, und die leitenden Teilchen in der leitenden Paste 40a werden gesintert und mit dem Leitermuster 30 verbunden, um das Verdrahtungselement auszubilden.
  • In diesem Schritt wird, um die Harzschichten des gestapelten Körpers in das Isolierelement 20 zu verbinden und den gesinterten Körper durch Sintern der leitenden Teilchen in der leitenden Paste 40a auszubilden, Wärme, die größer als der Glasübergangspunkt und kleiner als der Schmelzpunkt der thermoplastischen Harzschicht ist, kontinuierlich auf den gestapelten Körper während einer vorbestimmten Zeitdauer aufgebracht, und es wird ein Druck von mehreren MPa, beispielsweise etwa 4 MPa kontinuierlich auf den gestapelten Körper während der vorbestimmten Zeitdauer ausgeübt. Gemäß der ersten Ausführungsform wird Wärme von etwa 280°C bis etwa 330°C kontinuierlich auf den gestapelten Körper für fünf oder mehr Minuten (beispielsweise zehn Minuten) aufgebracht, und es wird ein Druck von etwa 4 MPa bis etwa 5 MPa kontinuierlich auf den gestapelten Körper während dieser fünf oder mehr Minuten ausgeübt.
  • In dem Schritt des Ausübens von Wärme und Druck werden die Harzschichten auf die folgende Weise miteinander verbunden.
  • Die thermoplastischen Harzschichten 22a–22d, die sich mit den wärmehärtenden Harzschichten 21a–21d abwechseln, werden unter Einwirkung von Wärme aufgeweicht. Außerdem werden die aufgeweichten thermoplastischen Harzschichten 22a–22d unter Ausübung von Druck in dichten Kontakt zu den wärmehärtenden Harzschichten 21a–21d, die benachbart zu den aufgeweichten thermoplastischen Harzschichten 22a–22d angeordnet sind, gebracht. Somit werden die wärmehärtenden Harzschichten 21a–21d und die thermoplastischen Harzschichten 22a–22d gleichzeitig in das Isolierelement 20 miteinander verbunden. Außerdem befinden sich die aufgeweichten thermoplastischen Harzschichten 22d in dichtem Kontakt zu der Wärmesenke 60, so dass das Isolierelement 20 und die Wärmesenke 60 in eine einzelne Leiterplatte 10 verbunden werden.
  • Die thermoplastischen Harzschichten 22b, 22c, die benachbart zu dem Halbleiterchip 50 angeordnet sind, bewegen sich wie eine Flüssigkeit unter Druck. Daher befinden sich die thermoplastischen Harzschichten 22b, 22c in dichtem Kontakt zu der ersten Seite des Halbleiterchips 50, auf der die Elektrode 51a ausgebildet ist, und der zweiten Seite des Halbleiterchips 50, auf die Elektroden 51b, 51c ausgebildet sind. Außerdem bewegen sich die thermoplastischen Harzschichten 22b, 22c in einen Leerraum zwischen einer Seitenfläche des Halbleiterchips 50 und der wärmehärtenden Harzschicht 21c, um den Leerraum auszufüllen. Somit befinden sich die thermoplastischen Harzschichten 22b, 22c in dichtem Kontakt zu der Seitenfläche des Halbleiterchips 50. Daher wird der Halbleiterchip 50 mittels der thermoplastischen Harzschichten 22b, 22c versiegelt und eingekapselt.
  • In dem Schritt des Ausübens von Wärme und Druck werden die Elektrode 51 des Halbleiterchips 50, das Leitermuster 30 und das Zwischenschichtverbindungselement 40 auf die folgende Weise miteinander verbunden.
  • Aufgrund der Aufbringung von Wärme wird Sn (Schmelzpunkt von 232°C) in der leitenden Paste 40a geschmolzen und in Ag-Teilchen in der leitenden Paste 40a diffundiert, so dass eine Ag-Sn-Legierung (Schmelzpunkt von 480°C) ausgebildet wird. Außerdem wird die leitende Paste 40a unter Druck gesintert, so dass das Zwischenschichtverbindungselement 40 (41, 42) als eine gesinterte Legierung in dem Durchgangsloch ausgebildet wird.
  • Man beachte, dass eine Zwischendiffusion des geschmolzenen Sn mit Cu in dem Leitermuster 30 (Anschlussflächen 31–33) auftritt. Somit wird eine Metalldiffusionsschicht (Schicht einer Cu-Sn-Legierung) auf einer Zwischenfläche zwischen dem Zwischenschichtverbindungselement 40 und dem Leitermuster 30 ausgebildet.
  • Außerdem tritt eine Zwischendiffusion des geschmolzenen Sn mit Ni in den Elektroden 51b, 51c des Halbleiterchips 50 auf. Somit wird eine Metalldiffusionsschicht (Schicht einer Ni-Sn-Legierung) an einer Zwischenfläche zwischen dem Zwischenschichtverbindungselement 40 und den Elektroden 51b, 51c ausgebildet.
  • Weiterhin tritt eine Festphasendiffusion von Au in dem Stud-Bump 52 in Al in der Elektrode 51a des Halbleiterchips 50 auf, so dass sich die Elektrode 51a in die Schicht der AuAl-Legierung 521 ändert. Da die Elektroden 51a mit einem feinen bzw. kleinen (d. h. schmalen) Versatz angeordnet sind, ist die Menge an Al in der Elektrode 51a kleiner als die Menge an Au in dem Stud-Bump 52a. Daher wird sämtliches Al in der Elektrode 51a verbraucht, um die Schicht der AuAl-Legierung 521 auszubilden. Als Ergebnis weist die Schicht der AuAl-Legierung 521, die nach dem Schritt des Ausübens von Wärme und Druck ausgebildet wird, kein elementares Aluminium auf. Die Schicht der AuAl-Legierung 521 weist hauptsächlich eine Au4Al-Legierung auf. Die Schicht der Au-Al-Legierung 521 kann beispielsweise, wie es in 10 gezeigt ist, Au4Al und Au5Al2 enthalten.
  • Wie es zuvor erwähnt wurde, ist die Wachstumsrate von Au5Al2 größer als die Wachstumsrate von Au4Al. Daher kann Au5Al2 erzeugt werden, bevor Au4Al erzeugt wird. Sogar in einem derartigen Fall kann die Ausübung eines Drucks die Ausbildung der Kirkendall-Löcher verringern, wie es in den 10 und 11 gezeigt ist. Man beachte, dass 10 einen Fall darstellt, bei dem die Dicke der Elektrode 51a 1,0 μm beträgt.
  • 12 stellt ein Vergleichsbeispiel dar, bei dem die Leiterplatte ohne Ausübung von Druck ausgebildet wird. Wie es aus der 12 ersichtlich ist, tritt ein Loch bzw. eine Fehlstelle B1 auf, wenn die Leiterplatte ohne Ausübung von Druck ausgebildet wird.
  • Gemäß der ersten Ausführungsform tritt eine Zwischendiffusion von Au in dem Stud-Bump 52a mit Cu in dem Leitermuster 30 (Anschlussfläche 31) auf. Somit wird, wie es in 10 gezeigt ist, die Schicht der CuAu-Legierung 522 (vorzugsweise eine Schicht der CuAu3-Legierung) an einer Zwischenfläche zwischen der Anschlussfläche 31 und dem Verbindungselement 52 ausgebildet, das von dem Stud-Bump 52a erhalten wird. Die Schicht der CuAu-Legierung 522 kann durch Ausübung von Wärme von etwa 250°C ausgebildet werden. Gemäß der ersten Ausführungsform werden Wärme und Druck derart ausgeübt, dass die Schicht der CuAu-Legierung 522 eine Schicht einer CuAu3-Legierung ist.
  • Der verbleibende Stud-Bump 52a (d. h. Au, das in der Festphasendiffusion mit Al in der Elektrode 51a nicht verbraucht wurde) dient als das Verbindungselement 52 zum elektrischen Verbinden der Schicht der AuAl-Legierung 521 mit der Anschlussfläche 31. Somit werden der Stud-Bump 52a und die Anschlussfläche 31 durch den Schritt des Ausübens von Wärme und Druck direkt miteinander verbunden.
  • Es ist vorteilhaft, wenn der Elastizitätsmodul von Cu in der Anschlussfläche 31 kleiner als der Elastizitätsmodul von Au in dem Verbindungselement 52 (Stud-Bump 52a) ist. Bei einem derartigen Ansatz kann eine thermische Spannung aufgrund eines Unterschieds des thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterchip 50 und dem Isolierelement 20 auf die Anschlussfläche 31 konzentriert werden. Somit kann, wie es in 13 gezeigt ist, die Anschlussfläche 31 reißen, um die thermische Spannung, die auf den Halbleiterchip 50 ausgeübt wird, zu absorbieren. Daher kann, wie es in 14 gezeigt ist, der Halbleiterchip 50 gegenüber einer Beschädigung, die durch ein Reißen verursacht wird, geschützt werden.
  • Durch die obigen Herstellungsschritte kann die Struktur, die in 6 gezeigt ist, erhalten werden.
  • Dann wird das Durchgangsloch in der wärmehärtenden Harzschicht 21a, die die erste Fläche 20a des Isolierelements 20 definiert, ausgebildet. Der Boden des Durchgangslochs wird durch die externe Verbindungselektrode 35 definiert. Das Durchgangsloch wird mit einem Leiter wie beispielsweise einer plattierten Schicht gefüllt. Dann wird die Lötperle 70 auf dem Leiter ausgebildet. Somit ist die Leiterplatte 10, die in 1 gezeigt ist, hergestellt.
  • Die Vorteile der oben beschriebenen ersten Ausführungsform können wie folgt zusammengefasst werden.
  • Gemäß der ersten Ausführungsform wird der gestapelte Körper durch Stapeln der wärmehärtenden Harzschichten 21a–21d und der thermoplastischen Harzschichten 22a–22d derart ausgebildet, dass mindestens eine der thermoplastischen Harzschichten 22a–22d zwischen benachbarten wärmehärtenden Harzschichten 21a–21d und der Halbleiterchip 50 zwischen benachbarten thermoplastischen Harzschichten 22a–22d angeordnet ist.
  • Bei einer derartigen Anordnung der Harzschichten dienen die thermoplastischen Harzschichten 22a–22d, wenn Druck und Wärme auf den gestapelten Körper ausgeübt wird, als Haftmittel, so dass die wärmehärtenden Harzschichten 21a–21d und die thermoplastischen Harzschichten 22a–22d gleichzeitig in das Isolierelement 20 miteinander verbunden werden können. Da der Halbleiterchip 50 zwischen benachbarten thermoplastischen Harzschichten 22b, 22c angeordnet ist, kann der Halbleiterchip 50 in dem Isolierelement 20 abgedichtet und eingekapselt werden. Aufgrund der Ausübung von Wärme und Druck werden außerdem die leitenden Teilchen in der leitenden Paste 40a gesintert und mit dem Leitermuster 30 verbunden, um das Verdrahtungselement auszubilden. Somit kann der Herstellungsprozess der Leiterplatte 10 vereinfacht werden.
  • Gemäß der ersten Ausführungsform tritt aufgrund der Ausübung von Druck und Wärme eine Festphasendiffusion von Au in dem Stud-Bump 52a in Cu in der Anschlussfläche 31 auf, so dass die Schicht der CuAu-Legierung 522 ausgebildet wird. Außerdem tritt eine Festphasendiffusion von Au in dem Stud-Bump 52a in Al in der Elektrode 51a auf, so dass die Schicht der AuAl-Legierung 521, die kein elementares Aluminium aufweist, ausgebildet wird. Das heißt, der Teil der Elektrode 51a, der in der Dickenrichtung zu dem Verbindungselement 52 zeigt, wird zu der Schicht der AuAl-Legierung 521. Daher können sogar bei einer Hochtemperaturumgebung die Kirkendall-Löcher, die durch eine Diffusion von Au verursacht werden, verringert werden. Da die Schicht der AuAl-Legierung 521 und die Schicht der CuAu-Legierung 522 in demselben Schritt ausgebildet werden, kann außerdem der Herstellungsprozess vereinfacht werden.
  • Aus den obigen Gründen wird die Zuverlässigkeit der Verbindung des Halbleiterchips 50 verbessert, während gleichzeitig der Herstellungsprozess der Leiterplatte 10 vereinfacht wird. Somit kann die Herstellungszeit der Leiterplatte 10 verringert werden.
  • Außerdem ist gemäß der ersten Ausführungsform die Schicht der CuAu-Legierung 522 an der Grenzfläche zwischen dem Stud-Bump 52a und der Anschlussfläche 31 angeordnet, und die Schicht der AuAl-Legierung 521 ist zwischen dem Halbleiterchip 50 und zumindest dem Teil des Stud-Bumps 52a angeordnet. Bei einem derartigen Ansatz kann die Zuverlässigkeit der Verbindung des Halbleiterchips 50 verbessert werden.
  • Außerdem wird gemäß der ersten Ausführungsform vor dem Schritt des Ausbildens des gestapelten Körpers Wärme, die größer als der Schmelzpunkt der thermoplastischen Harzschicht 22b ist, auf die thermoplastische Harzschicht 22b, die zwischen dem Halbleiterchip 50 und dem Substrat (d. h. der wärmehärtenden Harzschicht 21b) angeordnet ist, unter Druck ausgeübt. Somit wird die thermoplastische Harzschicht 22b geschmolzen und bewegt sich wie eine Flüssigkeit während der Ausübung von Wärme. Außerdem bewirkt die Ausübung von Druck, dass sich die geschmolzene thermoplastische Harzschicht 22b von zwischen dem Stud-Bump 52a und der Anschlussfläche 31 wegbewegt. Somit gelangt der Stud-Bump 52a in direkten Kontakt zu der Anschlussfläche 31 und wird in Kontakt zu der Anschlussfläche 31 gedrückt. Dann wird, nachdem die Ausübung von Wärme und Druck angehalten wurde, die thermoplastische Harzschicht 22b gehärtet, so dass der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt bleibt.
  • Zu diesem Zeitpunkt bewegt sich die geschmolzene thermoplastische Harzschicht 22b in die Lücke zwischen dem Halbleiterchip 50 und dem Substrat (d. h. der wärmehärtenden Harzschicht 21b). Somit wird die Lücke zwischen dem Halbleiterchip 50 und dem Substrat mit der thermoplastischen Harzschicht 22b gefüllt, so dass der Stud-Bump 52a und die Anschlussfläche 31 mit der thermoplastischen Harzschicht 22b bedeckt werden.
  • Wenn der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt wird, wird die Ausübung von Wärme und Druck angehalten, so dass der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt gehalten werden kann. Somit kann die Zuverlässigkeit der elektrischen Verbindung zwischen der Elektrode 51a des Halbleiterchips 50 und der Anschlussfläche 31 verbessert werden.
  • In dem Flip-Chip-Montageschritt werden der Stud-Bump 52a und die Anschlussfläche 31 in Kontakt zueinander gedrückt. Dann werden in dem Aufheiz-/Druckausübungsschritt der Stud-Bump 52a und die Anschlussfläche 31, die in Kontakt zueinander gedrückt bleiben, unter Ausübung von Druck und Wärme miteinander verbunden. Bei einem derartigen Ansatz kann die Herstellungszeit verringert werden.
  • Wenn der Aufheiz-/Druckausübungsschritt bei einer Bedingung durchgeführt wird, bei der der Stud-Bump 52a keinen Kontakt zu der Anschlussfläche 31 aufweist, besteht die Möglichkeit, dass die thermoplastische Harzschicht 22b zwischen dem Stud-Bump 52a und der Anschlussfläche 31 aufgrund einer Kissenwirkung der aufgeweichten thermoplastischen Harzschicht 22b verbleibt.
  • Im Gegensatz dazu wird gemäß der ersten Ausführungsform der Aufheiz-/Druckausübungsschritt bei einer Bedingung durchgeführt, bei der der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt wird. Daher können der Stud-Bump 52a und die Anschlussfläche 31 durch Ausübung von Wärme und Druck in dem Aufheiz-/Druckausübungsschritt sicher miteinander verbunden werden.
  • Außerdem wird gemäß der ersten Ausführungsform das Leitermuster 30 auf den wärmehärtenden Harzschichten 21a–21d, aber nicht auf den thermoplastischen Harzschichten 22a–22d ausgebildet. Bei einem derartigen Ansatz wird, wenn die thermoplastischen Harzschichten 22a–22d geschmolzen sind und sich wie eine Flüssigkeit unter Druck und Wärme bewegen, das Leitermuster 30 von den wärmehärtenden Harzschichten 21a–21d getragen und verbleibt somit an seiner ursprünglichen Position. Daher können die Leitermuster 30 mit einem feinen Versatz angeordnet werden.
  • In dem Fall eines Festphasendiffusions-Bonden der Elektrode 51 ist der Druck, der durch die Elektrode 51 auf den Halbleiterchip 50 während des Aufheiz-/Druckausübungsschritts ausgeübt wird, groß. Insbesondere wenn die Elektroden 51 auf beiden Seiten des Halbleiterchips 50 durch ein Festphasendiffusions-Bonden gebondet werden, ist der Druck, der durch die Elektroden 51 auf den Halbleiterchip 50 ausgeübt wird, sehr groß.
  • Im Gegensatz dazu werden gemäß der ersten Ausführungsform, auch wenn die Elektrode 51a auf einer Seite des Halbleiterchips 50 durch das Festphasendiffusions-Bonden gebondet wird, die Elektroden 51b, 51c auf der anderen Seite des Halbleiterchips 50 durch ein Flüssigphasendiffusions-Bonden gebondet. Bei einem derartigen Ansatz wird der Druck, der auf eine Seite des Halbleiterchips 50 ausgeübt wird, durch die andere Seite des Halbleiterchips 50 absorbiert. Somit wird der Druck, der auf den Halbleiterchip 50 während des Aufheiz-/Druckausübungsschritts ausgeübt wird, verringert, so dass der Halbleiterchip 50 vor einer Beschädigung geschützt werden kann. Daher kann die Zuverlässigkeit des Halbleiterchips 50 verbessert werden.
  • Weiterhin enthalten die thermoplastischen Harzschichten 22a–22d gemäß der ersten Ausführungsform kein anorganisches Material wie beispielsweise Glasfaser und kein anorganisches Füllmaterial. Daher kann der Druck, der auf den Halbleiterchip 50 während des Aufheiz-/Druckausübungsschritts ausgeübt wird, weiter verringert werden.
  • (Zweite Ausführungsform)
  • Im Folgenden wird eine zweite Ausführungsform der vorliegenden Erfindung mit Bezug auf die 15A und 15B beschrieben. Ein Unterschied zwischen der ersten Ausführungsform und der zweiten Ausführungsform ist der folgende:
    In der ersten Ausführungsform wird, wenn der Halbleiterchip 50 auf eine Flip-Chip-Weise auf der wärmehärtenden Harzschicht 21b als dem Substrat montiert wird, der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 auf der wärmehärtenden Harzschicht 21b durch Drücken des Stud-Bumps 52a in die thermoplastische Harzschicht 22b, die auf die Seite der wärmehärtenden Harzschicht 21b gebondet ist, bei der die Anschlussfläche 31 ausgebildet ist, gedrückt.
  • Im Gegensatz dazu wird gemäß der zweiten Ausführungsform, die in den 15A und 15B gezeigt ist, ein Durchgangsloch 25 in der thermoplastischen Harzschicht 22b an einer Position, die der Anschlussfläche 31 entspricht, ausgebildet, und die thermoplastische Harzschicht 22b wird auf die Seite der wärmehärtenden Harzschicht 21b, auf der die Anschlussfläche 31 ausgebildet ist, gebondet, so dass die Anschlussfläche 31 in dem entsprechenden Durchgangsloch 25 angeordnet wird.
  • In dem Beispiel, das in den 15A und 15B gezeigt ist, ist ein Durchgangsloch 25 für jede Anschlussfläche 31 vorgesehen. Bei einem derartigen Ansatz werden benachbarte Stud-Bumps 52a (und benachbarte Anschlussflächen 31) durch die thermoplastische Harzschicht 22b voneinander getrennt, so dass jeder Stud-Bump 52a (und jede Anschlussfläche 31) in dem Flip-Chip-Montageschritt mit der aufgeweichten thermoplastischen Harzschicht 22b bedeckt wird. Somit kann eine elektrische Isolierung zwischen benachbarten Stud-Bumps 52a (und benachbarten Anschlussflächen 31) gewährleistet werden.
  • Wenn die Elektroden 51a des Halbleiterchips 50 mit einem feinen Versatz angeordnet werden, müssen die Anschlussflächen 31 mit demselben feinen Versatz angeordnet werden. Daher ist es schwierig, das Durchgangsloch 25, das einen Durchmesser aufweist, der kleiner als die Größe (beispielsweise Durchmesser von 30 μm) der Anschlussfläche 31 ist, auszubilden. Im Gegensatz zu dem Durchgangsloch zum Ausbilden des Zwischenschichtverbindungselements 40 wird jedoch das Durchgangsloch 25 nicht mit der leitenden Paste 40a gefüllt. Da die Größe des Verbindungselements 52, das die Elektrode 51a und die Anschlussfläche 31 elektrisch miteinander verbindet, nicht von der Größe des Durchgangslochs 25 abhängt, kann das Durchgangsloch 25 größer als die Anschlussfläche 31 sein. Daher ist die Flexibilität der Größe des Durchgangslochs 25 groß, so dass ein Durchgangsloch 25 für jede Anschlussfläche 31 bereitgestellt werden kann.
  • Insbesondere wird, nachdem die thermoplastische Harzschicht 22b, die die Durchgangslöcher 25 aufweist, auf der wärmehärtenden Harzschicht 21b angeordnet wurde, so dass jede Anschlussfläche 31 in dem entsprechenden Durchgangsloch 25 angeordnet wird, der Halbleiterchip 50 auf eine Flip-Chip-Weise auf der wärmehärtenden Harzschicht 21b unter Ausübung von Druck und Wärme, die größer als der Glasübergangspunkt der thermoplastischen Harzschicht 22b ist, montiert. Somit wird der Stud-Bump 52a des Halbleiterchips 50 durch das Durchgangsloch 25 in Kontakt zu der entsprechenden Anschlussfläche 31 gedrückt, und die Lücke zwischen dem Halbleiterchip 50 und der wärmehärtenden Harzschicht 21b wird mit der aufgeweichten thermoplastischen Harzschicht 22b gefüllt.
  • Das obige Herstellungsverfahren gemäß der zweiten Ausführungsform weist dieselben Vorteile wie das Herstellungsverfahren gemäß der ersten Ausführungsform auf.
  • Außerdem besteht gemäß der zweiten Ausführungsform keine Notwendigkeit, die thermoplastische Harzschicht 22b zu schmelzen, um zu bewirken, dass der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 gedrückt wird, obwohl die Notwendigkeit besteht, die thermoplastische Harzschicht 22b aufzuweichen, so dass die Lücke zwischen dem Halbleiterchip 50 und der wärmehärtenden Harzschicht 21b mit der aufgeweichten thermoplastischen Harzschicht 22b gefüllt werden kann. Mit anderen Worten besteht keine Notwendigkeit, die thermoplastische Harzschicht 22b zu schmelzen, solange der Halbleiterchip 50 mittels Thermokompression an die thermoplastische Harzschicht 22b gebondet wird. Da die Durchgangslöcher 25 in der thermoplastischen Harzschicht 22b ausgebildet werden, bevor das Flip-Chip-Bonden durchgeführt wird, kann der Stud-Bump 52a auf einfache Weise in Kontakt zu der Anschlussfläche 31 gedrückt werden.
  • Daher kann der Stud-Bump 52a innerhalb einer kürzeren Zeit in Kontakt zu der Anschlussfläche 31 gedrückt werden. Dementsprechend kann die Herstellungszeit verringert werden.
  • Mit anderen Worten kann das Verfahren gemäß der zweiten Ausführungsform bewirken, dass der Stud-Bump 52a in Kontakt zu der Anschlussfläche 31 mit einer geringeren Wärmemenge als der Wärmemenge gedrückt wird, die für das Verfahren gemäß der ersten Ausführungsform benötigt wird.
  • Gemäß der zweiten Ausführungsform wird das Durchgangsloch 25 durch einen Kohlendioxid-Laser oder Ähnliches ausgebildet, nachdem die thermoplastische Harzschicht 22b an die wärmehärtende Harzschicht 21b gebondet wurde. Bei einem derartigen Ansatz kann das Durchgangsloch 25 genau in Bezug auf die Anschlussfläche 31 positioniert werden.
  • Alternativ kann das Durchgangsloch 25 durch einen Kohlendioxid-Laser oder Ähnliches ausgebildet werden, bevor die thermoplastische Harzschicht 22b an die wärmehärtende Harzschicht 21b gebondet wird. In einem derartigen Fall ist es vorteilhaft, wenn die thermoplastische Harzschicht 22b an die wärmehärtende Harzschicht 21b durch Ausüben von Wärme und Druck auf einen anderen Teil als das Durchgangsloch 25 gebondet wird. Bei einem derartigen Ansatz wird eine Verformung des Durchgangslochs 25 verhindert, so dass der Stud-Bump 52a auf einfache Weise in Kontakt zu der Anschlussfläche 31 gedrückt wird, wenn der Halbleiterchip 50 auf eine Flip-Chip-Weise montiert wird.
  • Wie es oben beschrieben wurde, wird gemäß der zweiten Ausführungsform ein Durchgangsloch 25 für jede Anschlussfläche 31 bereitgestellt. Alternativ kann, wie es in den 16A und 16B gezeigt ist, ein Durchgangsloch 25 für mehrere Anschlussflächen 31 bereitgestellt werden. In dem Beispiel, das in den 16A und 16B gezeigt ist, sind die Anschlussflächen 31 in einem rechteckigen Ring angeordnet, bei der eine Seite durch zehn Anschlussflächen 31, die in einer Linie angeordnet sind, definiert ist und wobei ein Durchgangsloch 25 für die zehn Anschlussflächen 31 vorgesehen ist. Somit weist das Durchgangsloch 25 in einer Flächenrichtung eine lange Gestalt auf.
  • Gemäß dem Beispiel, das in den 16A und 16B gezeigt ist, kann das Durchgangsloch 25 unabhängig von dem Anordnungsversatz zwischen den Anschlussflächen 31 ausgebildet werden. Daher kann die zweite Ausführungsform geeignet für eine Anordnung der Anschlussflächen 31, d. h. der Elektroden 51a des Halbleiterchips 50, die einen feinen Versatz aufweisen, verwendet werden.
  • (Modifikationen)
  • Die oben beschriebenen Ausführungsformen können auf verschiedene Arten beispielsweise wie folgt modifiziert werden.
  • In den Ausführungsformen werden der Halbleiterchip 50, die wärmehärtende Harzschicht 21b (d. h. die erste Harzschicht) und die thermoplastische Harzschicht 22b (d. h. die zweite Harzschicht) in die Halbleitereinheit 80 zusammengesetzt, bevor der Stapelschritt und der Aufheiz-/Druckausübungsschritt durchgeführt werden. Alternativ kann der Stapelschritt bei einer Bedingung durchgeführt werden, bei der der Halbleiterchip 50, die wärmehärtende Harzschicht 21b und die thermoplastische Harzschicht 22b voneinander getrennt bleiben. In diesem Fall wird die wärmehärtende Harzschicht 21b in dem Stapelschritt derart angeordnet, dass die Anschlussfläche 31 der wärmehärtenden Harzschicht 21b zu dem Stud-Bump 52a des Halbleiterchips 50 durch die thermoplastische Harzschicht 22b zeigt. Das heißt, in dem Stapelschritt, der in 5 gezeigt ist, werden die wärmehärtende Harzschicht 21b, die thermoplastische Harzschicht 22b und der Halbleiterchip 50 in dieser Reihenfolge (von dem unteren Teil des Blatts aus gesehen) anstelle der Halbleitereinheit 80 angeordnet. Dann wird in dem Aufheiz-/Druckausübungsschritt der Stud-Bump 52a durch Schmelzen der thermoplastischen Harzschicht 22b in die thermoplastische Harzschicht 22b gedrückt, so dass die erste Elektrode 51a und der Stud-Bump 52a durch ein Festphasendiffusions-Bonden und die Anschlussfläche 31 und der Stud-Bump 52a durch ein Flüssigphasendiffusions-Bonden aneinander gebondet werden. Bei einem derartigen Ansatz wird der Schritt des Ausbildens der Halbleitereinheit 80 weggelassen, so dass die Herstellungszeit der Leiterplatte 10 verringert werden kann.
  • In den Ausführungsformen wird das Isolierelement 20 unter Verwendung von acht Harzschichten ausgebildet. Die Anzahl der Harzschichten, die verwendet werden, um das Isolierelement 20 auszubilden, ist jedoch nicht darauf beschränkt, solange es möglich ist, dass das Isolierelement 20 den Halbleiterchip 50 einkapselt.
  • Das Material der thermoplastischen Harzschicht ist nicht auf das in den obigen Ausführungsformen beschriebene Material beschränkt. Die thermoplastische Harzschicht kann beispielsweise aus PEEK und PEI mit einem Mischungsverhältnis, das sich von demjenigen der Ausführungsformen (d. h. 3:7) unterscheidet, bestehen. Die thermoplastische Harzschicht kann aus einem anderen Material als einer Mischung aus PEEK und PEI bestehen. Die thermoplastische Harzschicht kann beispielsweise aus einem Flüssigkristallpolymer (LCP), aus Tetrafluorethylen-Hexafluorpropylen (FEP), aus Tetrafluorethylen-Coperfluorpropylvinylether (PFA) oder Polyphenylensulfid (PPS) bestehen.
  • In den Ausführungsformen enthält jede der thermoplastischen Harzschichten 22a–22d kein anorganisches Material wie beispielsweise Glasfaser oder Aramidfaser und kein anorganisches Füllmaterial zum Einstellen des linearen Ausdehnungskoeffizienten oder des Schmelzpunkts. Alternativ können die thermoplastischen Harzschichten 22a–22d derartige Materialien enthalten. Wie es zuvor erwähnt wurde, ist es jedoch vorteilhaft, wenn ein anorganisches Material wie beispielsweise Glasfaser oder Aramidfaser und ein anorganisches Füllmaterial zum Einstellen des linearen Ausdehnungskoeffizienten oder eines Schmelzpunkts in den thermoplastischen Harzschichten (d. h. 22b, 22c), von denen der Halbleiterchip 50 eingekapselt wird, nicht enthalten ist. Bei einem derartigen Ansatz kann eine lokale Spannung, die durch die thermoplastischen Harzschichten auf den Halbleiterchip 50 bei Einwirkung von Wärme und Druck ausgeübt wird, verringert werden.
  • Das Material der wärmehärtenden Harzschicht ist nicht auf das Material, das in den obigen Ausführungsformen beschrieben wurde, beschränkt. In den Ausführungsformen ist jede der wärmehärtenden Harzschichten 21a–21d ein wärmehärtender Polyimidfilm (PI), der kein anorganisches Material wie beispielsweise Glasfaser enthält. Alternativ können die wärmehärtenden Harzschichten 21a–21d aus einem wärmehärtenden Film bestehen, der ein anorganisches Material wie beispielsweise Glasfaser enthält.
  • In den Ausführungsformen ist das Isolierelement 20 mit der gleichen Anzahl von wärmehärtenden Harzschichten und thermoplastischen Harzschichten ausgebildet. Alternativ kann das Isolierelement 20 mit unterschiedlichen Anzahlen von wärmehärtenden Harzschichten und thermoplastischen Harzschichten ausgebildet sein, solange die Anzahl der thermoplastischen Harzschichten größer als die Anzahl der wärmehärtenden Harzschichten ist, so dass jede wärmehärtende Harzschicht zwischen benachbarten thermoplastischen Harzschichten angeordnet ist. Das Isolierelement 20 kann beispielsweise nur mit thermoplastischen Harzschichten ausgebildet sein.
  • In den Ausführungsformen ist die erste Harzschicht (d. h. die wärmehärtende Harzschicht 21b), auf der der Halbleiterchip 50 auf eine Flip-Chip-Weise montiert wird, eine wärmehärtende Harzschicht. Alternativ kann die erste Harzschicht eine thermoplastische Harzschicht sein. Alternativ kann die erste Harzschicht eine mehrschichtige Struktur aufweisen, die beispielsweise sowohl eine wärmehärtende Harzschicht als auch eine thermoplastische Harzschicht aufweist.
  • In den Ausführungsformen wird die Wärmesenke 60 an der zweiten Fläche 20b des Isolierelements 20 fixiert, um das Wärmeabstrahlungsvermögen zu verbessern.
  • Außerdem wird die Dummy-Elektrode 51c in dem Halbleiterchip 50 bereitgestellt und mit dem thermischen Verdrahtungselement (d. h. dem zweiten Zwischenschichtverbindungselement 42 und der Anschlussfläche 33) verbunden, um das Wärmeabstrahlungsvermögen zu verbessern. Alternativ können die Wärmesenke 60 und das thermische Verdrahtungselement weggelassen werden. Es ist vorteilhaft, wenn mindestens die Wärmesenke 60 oder das thermische Verdrahtungselement enthalten ist.
  • In den Ausführungsformen bedeckt die Wärmesenke 60 die gesamte zweite Flache 20b des Isolierelements 20. Alternativ kann die Wärmesenke 60 nur einen Teil der zweiten Fläche 20b des Isolierelements 20 bedecken. Alternativ kann die Wärmesenke 60 an jeder der ersten und zweiten Flächen 20a, 20b des Isolierelements 20 fixiert bzw. angebracht sein.
  • In den Ausführungsformen weist der Halbleiterchip 50 die Elektroden 51 auf beiden Seiten auf, und die Elektroden 51 enthalten die Schicht der AuAl-Legierung 521, die Elektrode 51b und die Elektrode 51c. Alternativ können die Elektrode 51b und die Dummy-Elektrode 51c weggelassen werden. Der Halbleiterchip 50 kann beispielsweise die Schicht der AuAl-Legierung 521 auf einer Seite und nur die Dummy-Elektrode 51c auf der anderen Seite aufweisen. Sogar in diesem Fall kann der Druck, der in dem Aufheiz-/Druckausübungsschritt auf den Halbleiterchip 50 ausgeübt wird, durch Erstellen einer elektrischen Verbindung zwischen der Dummy-Elektrode 51c und der Anschlussfläche 33 durch eine Flüssigphasendiffusion verringert werden.
  • Die Dicke der Harzschicht und die Dicke des Leitermusters 30 sind nicht auf die in den Ausführungsformen beschriebenen Dicken beschränkt. Wie es zuvor erwähnt wurde, ist es jedoch vorteilhaft, wenn die Dicke jeder der thermoplastischen Harzschichten 22b, 22c zum Einkapseln des Halbleiterchips 50 5 μm oder mehr beträgt.
  • (Beispielhafte Modifikationen)
  • Ein Beispiel der obigen Modifikationen wird im Folgenden mit Bezug auf 17 beschrieben.
  • Die Leiterplatte, die in 17 gezeigt ist, weist keinen Stud-Bump 52a auf. Sogar in dem Fall, in dem kein Stud-Bump vorhanden ist, wird, wenn der Halbleiterchip 50 die Elektroden 51 auf beiden Seiten aufweist, eine lokale Spannung durch die Elektroden 51 auf den Halbleiterchip 50 während des Aufheiz-/Druckausübungsschritts ausgeübt.
  • Gemäß dem Beispiel, das in 17 gezeigt ist, werden die Elektroden 51 auf beiden Seiten des Halbleiterchips 50 in dem Aufheiz-/Druckausübungsschritt durch ein Flüssigphasendiffusions-Bonden an die leitenden Pasten gebondet, um die lokale Spannung, die auf den Halbleiterchip 50 ausgeübt wird, zu verringern. Somit wird der Halbleiterchip 50 vor einer Beschädigung geschützt, so dass die Zuverlässigkeit des Halbleiterchips 50 verbessert werden kann.
  • Die Unterschiede zwischen dem Beispiel, das in 17 gezeigt ist, und den Ausführungsformen sind die folgenden. Das Isolierelement 20 wird mit sechs thermoplastischen Harzschichten 22a–22f ausgebildet.
  • Die leitende Paste zum Bereitstellen der Zwischenschichtverbindungselemente 41, 42 besteht aus Sn-Teilchen, die einen mittleren Durchmesser von 3 μm aufweisen, und Ag-Teilchen, die einen mittleren Durchmesser von 5 μm bis 10 μm aufweisen. Das heißt, der mittlere Durchmesser der Ag Teilchen ist 1,6- bis 3,3-mal größer als der mittlere Durchmesser der Sn-Teilchen. Ein Mischungsverhältnis zwischen den Sn-Teilchen und den Ag-Teilchen beträgt 30:70 (Gew.-%). Das Zwischenschichtverbindungselement 41 ist mit der Elektrode 51b elektrisch verbunden, und das Zwischenschichtverbindungselement 42 ist mit der Dummy-Elektrode 51c elektrisch verbunden.
  • Die Leiterplatte, die in 17 gezeigt ist, enthält das Isolierelement 20, den Halbleiterchip 50, der in dem Isolierelement 20 angeordnet ist, und die Wärmesenke 60, die auf einer Seite des Isolierelements 20 angeordnet ist. Das Isolierelement 20 weist das Leitermuster einschließlich der Anschlussflächen 32, 33, des seitlichen Verdrahtungselements 34 und der externen Verbindungselektrode 35 auf. Das Isolierelement 20 weist das Verdrahtungselement einschließlich der Zwischenschichtverbindungselemente 41, 42 auf. Der Halbleiterchip 50 weist die Elektrode 51b und die Dummy-Elektrode 51c auf seinen beiden Seiten auf. Der Halbleiterchip 50 wird durch die thermoplastischen Harzschichten des Isolierelements 20 eingekapselt. Die Wärmesenke 60 ist mit dem Halbleiterchip 50 durch die Dummy-Elektrode 51c, die Anschlussfläche 33 und das Zwischenschichtverbindungselement 42 thermisch verbunden. Außerdem sind Lötperlen 70, 71 auf der anderen Seite des Isolierelements 20 ausgebildet. Die Lötperle 70 ist mit der externen Verbindungselektrode 35 verbunden. Im Gegensatz dazu ist die Lötperle 71 mit der Dummy-Elektrode 51c verbunden, so dass Wärme in dem Halbleiterchip 50 auf die Lötperle 71 übertragen und von der Lötperle 71 freigegeben werden kann. Wie es in 18 gezeigt ist, ist die Lötperle 71 derart angeordnet, dass sie in der Dickenrichtung (d. h. der Stapelrichtung) zu dem Halbleiterchip 50 zeigt bzw. diesem gegenüberliegt.
  • Ein Hauptmerkmal des Beispiels, das in 17 gezeigt ist, besteht in der leitenden Paste. Das Hauptmerkmal der leitenden Paste wird im Folgenden mit Bezug auf 20 beschrieben.
  • In dem Aufheiz-/Druckausübungsschritt erhöht sich die Aufheiztemperatur graduell. Wenn dann die Aufheiztemperatur zu dem Zeitpunkt t1 etwa 220°C erreicht, werden die thermoplastischen Harzschichten 22a–22f aufgeweicht.
  • Wenn dann die Aufheiztemperatur zu einem Zeitpunkt t2 etwa 232°C erreicht, werden Sn-Teilchen geschmolzen. Dann wird zu einem Zeitpunkt t3 unmittelbar nach dem Zeitpunkt t2 die Ausübung des Drucks (d. h. einer Last) auf den gestapelten Körper gestartet. In dem gestapelten Körper sind die thermoplastischen Harzschichten 22a–22f, der Halbleiterchip 50 und die Wärmesenke 60 derart gestapelt, dass der Halbleiterchip 50 zwischen den thermoplastischen Harzschichten 22a–22f angeordnet ist. Aufgrund der Ausübung von Wärme und Druck schreitet ein Reaktionssintern zwischen Sn-Teilchen und Ag-Teilchen in der leitenden Paste graduell voran. Wenn dann die Aufheiztemperatur zu einem Zeitpunkt t4 etwa 280°C erreicht, sind die Sn-Teilchen und die Ag-Teilchen gesintert und verfestigt. Während der Zeitdauer von dem Zeitpunkt t3 zu dem Zeitpunkt t4 reagieren einige der Sn-Teilchen noch nicht und liegen in einer flüssigen Form (d. h. in einem Schmelzzustand) vor. Daher hat die leitende Paste während der Zeitdauer von dem Zeitpunkt t3 zu dem Zeitpunkt t4 insgesamt eine cremige Form und weist eine niedrige Viskosität auf. Mit anderen Worten dauert das Reaktionssintern zwischen den Sn-Teilchen und den Ag-Teilchen während der Zeitdauer von dem Zeitpunkt t3 zu dem Zeitpunkt t4 an.
  • Auf diese Weise dauert, wenn der mittlere Durchmesser der Ag-Teilchen 1,6- bis 3,3-mal größer als der mittlere Durchmesser der Sn-Teilchen ist, das Reaktionssintern zwischen den Sn-Teilchen und den Ag-Teilchen während der Zeitdauer von dem Zeitpunkt t3 zu dem Zeitpunkt t4 an. Da einige Sn-Teilchen vorhanden sind, die noch nicht reagiert haben und in flüssiger Form vorliegen, weist die leitende Paste insgesamt eine cremige Form und eine niedrige Viskosität auf. Somit werden die Elektroden 51 auf beiden Seiten des Halbleiterchips 50 durch ein Flüssigphasendiffusions-Bonden in dem Aufheiz-/Druckausübungsschritt an die leitenden Pasten gebondet. Daher kann eine Spannung, die auf den Halbleiterchip 50 in dem Aufheiz-/Druckausübungsschritt ausgeübt wird, verringert werden.
  • Wie es oben erwähnt wurde, sind, wenn die Aufheiztemperatur zu dem Zeitpunkt t4 etwa 280°C erreicht, die Sn-Teilchen und die Ag-Teilchen gesintert und verfestigt. Man beachte, dass die thermoplastischen Harzschichten 22a–22f nach dem Zeitpunkt t4 eine flüssige Form annehmen.
  • Die Elektroden 51b, 51c des Halbleiterchips 50 werden an die leitende Paste (d. h. die Zwischenschichtverbindungselemente 41, 42) während der Zeitdauer von dem Zeitpunkt t2 zu dem Zeitpunkt t4 gebondet. Das heißt, die Metalldiffusionsschicht (die Schicht der Ni-Sn-Legierung) wird an der Zwischenfläche bzw. Grenzfläche zwischen der Elektrode 51b und dem Zwischenschichtverbindungselement 41 und an der Zwischenfläche zwischen der Elektrode 51c und dem Zwischenschichtverbindungselement 42 ausgebildet. Auf ähnliche Weise werden die Leitermuster 32–35 an die leitenden Pasten (d. h. die Zwischenschichtverbindungselemente 41, 42) während der Zeitdauer von dem Zeitpunkt t2 zu dem Zeitpunkt t4 gebondet.
  • Wenn dann die Aufheiztemperatur etwa 320°C erreicht, wird die Aufheiztemperatur von 320°C für eine vorbestimmte Zeitdauer gehalten. Nach dem Verstreichen der vorbestimmten Zeitdauer wird die Aufheiztemperatur graduell auf eine Raumtemperatur verringert. Die thermoplastischen Harzschichten 22a–22f werden graduell während einer Zeitdauer, während der sich die Aufheiztemperatur von etwa 320°C auf etwa 220°C verringert, gehärtet. Wenn sich dann die Aufheiztemperatur zu einem Zeitpunkt t5 auf etwa 220°C verringert hat, sind die thermoplastischen Harzschichten 22a–22f vollständig gehärtet. Während der Zeitdauer, während der die thermoplastischen Harzschichten 22a–22f graduell gehärtet werden, schrumpft der gesamte gestapelte Körper gleichmäßig, so dass eine Spannung, die auf den Halbleiterchip 50 ausgeübt wird, ausgeglichen bzw. gleichmäßig ausgeübt werden kann.
  • Im Folgenden wird das Verfahren zum Herstellen der Leiterplatte, die in 17 gezeigt ist, mit Bezug auf die 19A–19C beschrieben.
  • Zunächst wird ein Schritt zum Herstellen der thermoplastischen Harzschichten 22a–22f, des Halbleiterchips 50 und der Wärmesenke 60 durchgeführt. Man beachte, dass die Leitermuster 32–34 im Voraus auf Oberflächen der thermoplastischen Harzschichten 22a–22f ausgebildet werden und dass Durchgangslöcher, die mit der leitenden Paste gefüllt werden, im Voraus in den thermoplastischen Harzschichten 22a–22f ausgebildet werden.
  • Dann werden, wie es in 19A gezeigt ist, die thermoplastischen Harzschichten 22a–22f in dieser Reihenfolge gestapelt, während der Halbleiterchip 50 in einem Durchgangsloch der thermoplastischen Harzschicht 22c angeordnet wird. Außerdem wird die Wärmesenke 60 auf der thermoplastischen Harzschicht 22f angeordnet. Somit ist der gestapelte Körper ausgebildet.
  • Im Folgenden wird ein Schritt zum Ausüben von Wärme und Druck von beiden Seiten in der Stapelrichtung auf den gestapelten Körper unter Verwendung einer thermischen Vakuumdruckmaschine durchgeführt. In diesem Schritt werden die thermoplastischen Harzschichten 22a–22f aufgeweicht, so dass der gestapelte Körper gleichzeitig in ein einzelnes Isolierelement 20 gebunden werden kann. Als Ergebnis wird der Halbleiterchip 50 in das Isolierelement 20 eingekapselt, und die leitenden Teilchen in der leitenden Paste werden gesintert und mit dem Leitermuster 30 verbunden, um das Verdrahtungselement auszubilden.
  • In diesem Schritt wird, um die Harzschichten des gestapelten Körpers in das Isolierelement 20 zu verbinden und die leitenden Teilchen in der leitenden Paste zu sintern, Wärme, die größer als der Glasübergangspunkt und kleiner als der Schmelzpunkt der thermoplastischen Harzschicht ist, kontinuierlich auf den gestapelten Körper während einer vorbestimmten Zeitdauer aufgebracht, und es wird ein Druck von mehreren MPa, vorzugsweise etwa 4 MPa bis etwa 5 MPa, kontinuierlich auf den gestapelten Körper während der vorbestimmten Zeitdauer ausgeübt. Gemäß dem Beispiel wird Wärme von etwa 280°C bis etwa 330°C kontinuierlich auf den gestapelten Körper während fünf oder mehr Minuten (beispielsweise zehn Minuten) aufgebracht, und es wird ein Druck von etwa 4 MPa bis etwa 5 MPa kontinuierlich auf den gestapelten Körper während dieser fünf oder mehr Minuten ausgeübt.
  • In dem Schritt des Ausübens von Wärme und Druck werden die thermoplastischen Harzschichten 22a–22f unter Einwirkung von Wärme aufgeweicht. Außerdem werden die aufgeweichten thermoplastischen Harzschichten 22a–22f unter Ausübung von Druck in dichten Kontakt zueinander gebracht. Somit werden die thermoplastischen Harzschichten 22a–22f gleichzeitig in das Isolierelement 20 miteinander verbunden. Außerdem befindet sich die aufgeweichte thermoplastische Harzschicht 22f in dichtem Kontakt zu der Wärmesenke 60, so dass das Isolierelement 20 und die Wärmesenke 60 in eine einzelne Leiterplatte verbunden werden.
  • Die thermoplastischen Harzschichten 22c–22e, die benachbart zu dem Halbleiterchip 50 angeordnet sind, bewegen sich wie eine Flüssigkeit unter Druck und weisen einen dichten Kontakt zu den Seiten des Halbleiterchips 50 auf. Die thermoplastischen Harzschichten 22c–22e weisen auch einen dichten Kontakt zu der Seitenfläche des Halbleiterchips 50 auf. Daher wird der Halbleiterchip 50 mittels der thermoplastischen Harzschichten 22c–22e abgedichtet und eingekapselt.
  • In dem Aufheiz-/Druckausübungsschritt schreitet ein Reaktionssintern zwischen Sn-Teilchen und Ag-Teilchen in der leitenden Paste graduell voran. Schließlich werden Sn-Teilchen und Ag-Teilchen gesintert und verfestigt. Somit werden die Elektroden 51b, 51c an die leitenden Pasten (d. h. die Zwischenschichtverbindungselemente 41, 42) gebondet. Auf ähnliche Weise werden die Leitermuster 32–35 an die leitenden Pasten (d. h. die Zwischenschichtverbindungselemente 41, 42) gebondet.
  • Somit kann die Struktur, die in 19B gezeigt ist, erhalten werden. Dann werden die Lötperlen 70, 71 auf der anderen Seite des Isolierelements 20 ausgebildet. Somit ist die Leiterplatte, die in 19C gezeigt ist, hergestellt.
  • Wie es oben beschrieben wurde, werden gemäß dem Beispiel, das in 17 gezeigt ist, die Elektroden 51 auf beiden Seiten des Halbleiterchips 50 durch ein Flüssigphasendiffusions-Bonden in dem Aufheiz-/Druckausübungsschritt an die leitenden Pasten gebondet. Bei einem derartigen Ansatz wird die lokale Spannung, die auf den Halbleiterchip 50 ausgeübt wird, verringert, so dass die Zuverlässigkeit des Halbleiterchips 50 verbessert werden kann. Alternativ können die Elektroden 51 nur auf einer Seite des Halbleiterchips 50 durch ein Flüssigphasendiffusions-Bonden in dem Aufheiz-/Druckausübungsschritt an die leitenden Pasten gebondet werden. Sogar bei einem derartigen Ansatz wird die lokale Spannung, die auf den Halbleiterchip 50 ausgeübt wird, verringert, so dass die Zuverlässigkeit des Halbleiterchips 50 verbessert werden kann.
  • Das heißt, das Beispiel, das in 17 gezeigt ist, kann wie folgt zusammengefasst werden. Die Leiterplatte enthält das Isolierelement und den Halbleiterchip, der in dem Isolierelement angeordnet ist und die Elektrode auf mindestens einer Seite aufweist. Das Verfahren zum Herstellen der Leiterplatte enthält den Stapelschritt und den Aufheiz-/Druckausübungsschritt. In dem Stapelschritt wird der gestapelte Körper durch Stapeln der Harzschichten derart, dass die thermoplastischen Harzschichten zumindest abwechselnd angeordnet sind und beide Seiten des Halbleiterchips benachbart zu den thermoplastischen Harzschichten angeordnet sind, ausgebildet. In dem Aufheiz-/Druckausübungsschritt werden Wärme und Druck von beiden Seiten auf den gestapelten Körper ausgeübt, so dass die thermoplastischen Harzschichten des gestapelten Körpers aufgeweicht werden. Somit können sämtliche Harzschichten des gestapelten Körpers gleichzeitig in das Isolierelement gebunden werden. Als Ergebnis wird der Halbleiterchip in das Isolierelement eingekapselt, und die leitenden Teilchen in der leitenden Paste werden gesintert und mit dem Leitermuster verbunden, um das Verdrahtungselement auszubilden. In dem Stapelschritt wird die thermoplastische Harzschicht, die das Durchgangsloch, in die die leitende Paste gefüllt ist, aufweist, derart angeordnet, dass die leitende Paste zu der Elektrode des Halbleiterchips zeigt bzw. dieser gegenüberliegt. In dem Aufheiz-/Druckausübungsschritt wird die leitende Paste der thermoplastischen Harzschicht an die Elektrode des Halbleiterchips durch Flüssigphasendiffusion gebondet, so dass die leitenden Teilchen in der leitenden Paste gesintert werden.
  • Derartige Änderungen und Modifikationen liegen innerhalb des Bereiches der Erfindung, der durch die zugehörigen Ansprüche definiert wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009-272435 A [0002, 0016]
    • JP 324550 [0010, 0014]
    • JP 2007-324550 A [0013]
    • JP 2008-296074 [0084, 0085, 0085, 0090]
    • JP 2009-75034 [0084]

Claims (14)

  1. Verfahren zum Herstellen einer Leiterplatte (10), das aufweist: Herstellen eines Halbleiterchips (50), der eine erste Elektrode (51a) auf einer ersten Seite und eine zweite Elektrode (51b, 51c) auf einer zweiten Seite gegenüber der ersten Seite aufweist, wobei die erste Elektrode (51a) einen Stud-Bump (52a) aufweist; Herstellen mehrerer Harzschichten (21a–21d, 22a–22d), die mehrere thermoplastische Harzschichten (22a–22d) enthalten, wobei die Harzschichten eine erste Harzschicht (21b), eine zweite Harzschicht (22b) und eine dritte Harzschicht (21c) aufweisen, die erste Harzschicht (21b) ein Leitermuster (30) mit einer Anschlussfläche (31) aufweist, die zweite Harzschicht (22b) aus einem thermoplastischen Harz besteht, und die dritte Harzschicht (21c) aus einem thermoplastischen Harz besteht und ein Durchgangsloch aufweist, das mit einer leitenden Paste (40a) gefüllt ist; Stapeln der Harzschichten (21a–21d, 22a–22d) und des Halbleiterchips (50), um einen gestapelten Körper (11) derart zu bilden, dass die thermoplastischen Harzschichten (22a–22d) mindestens abwechselnd angeordnet sind; und Ausüben von Druck und Wärme auf den gestapelten Körper, um die Harzschichten (21a–21d, 22a–22d) gleichzeitig in ein einzelnes Isolierelement (20) derart zu verbinden, dass der Halbleiterchip (50) in das Isolierelement (20) eingekapselt wird, um die Leiterplatte (10) auszubilden, wobei der Stapelschritt ein Anordnen der ersten Harzschicht (21b) derart, dass die Anschlussfläche (31) der ersten Harzschicht (21b) dem Stud-Bump (52a) des Halbleiterchips (50) durch die zweite Harzschicht (22b) gegenüberliegt, enthält, der Stapelschritt außerdem ein Anordnen der dritten Harzschicht (22c) derart, dass die leitende Paste (40a) in dem Durchgangsloch der dritten Harzschicht (22c) der zweiten Elektrode (51b, 51c) des Halbleiterchips (50) gegenüberliegt, enthält, der Ausübungsschritt das Durchführen eines Festphasendiffusions-Bondens zwischen der ersten Elektrode (51a) und dem Stud-Bump (52a) und zwischen der Anschlussfläche (31) der ersten Harzschicht (21b) und dem Stud-Bump (52a) enthält, der Ausübungsschritt außerdem ein Durchführen eines Flüssigphasendiffusions-Bondens zwischen der zweiten Elektrode (51b, 51c) und der leitenden Paste (40a) der dritten Harzschicht (22c) enthält, und der Ausübungsschritt außerdem ein Sintern der leitenden Paste (40a) enthält.
  2. Verfahren nach Anspruch 1, wobei die erste Elektrode (51a) aus einem aluminiumbasierten Material besteht, der Stud-Bump (52a) aus Gold besteht, die zweite Elektrode (51b, 51c) aus Nickel besteht, das Leitermuster (30) aus Kupfer besteht, und die leitende Paste (40a) Zinn und Silber enthält.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Stapelschritt außerdem ein Anordnen einer Wärmesenke (60), die aus einem Metall besteht, auf einer Oberfläche des gestapelten Körpers derart, dass die Wärmesenke (60) zu der zweiten Seite des Halbleiterchips (50) zeigt, enthält, und der Ausübungsschritt außerdem ein Verbinden der Wärmesenke (60) mit der leitenden Paste (40a) der dritten Harzschicht (21c) enthält.
  4. Verfahren nach einem der Ansprüche 1–3, das außerdem aufweist: Bonden der zweiten Harzschicht (22b) auf der ersten Harzschicht (21b) unter Ausübung von Druck und Wärme, so dass die Anschlussfläche (31) mit der zweiten Harzschicht (22b) bedeckt wird; und Montieren des Halbleiterchips (50) auf eine Flip-Chip-Weise auf der ersten Harzschicht (21b) unter Ausübung von Druck und Wärme, die größer als oder gleich einem Schmelzpunkt der zweiten Harzschicht (22b) ist, derart, dass der Stud-Bump (52a) durch Schmelzen der zweiten Harzschicht (22b) in Kontakt mit der Anschlussfläche (31) gedrückt wird, und derart, dass ein Leerraum zwischen dem Halbleiterchip (50) und der ersten Harzschicht (21b) mit der geschmolzenen zweiten Harzschicht (22b) gefüllt wird, wobei der Schritt des Bondens und der Montageschritt durchgeführt werden, bevor der Stapelschritt durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 1–3, das außerdem aufweist: Anordnen der zweiten Harzschicht (22b) auf der ersten Harzschicht (21b), so dass die Anschlussfläche (31) in einem Durchgangsloch (25) der zweiten Harzschicht (22b) angeordnet wird; und Montieren des Halbleiterchips (50) auf eine Flip-Chip-Weise auf der ersten Harzschicht (21b) unter Ausübung von Druck und Wärme, die größer als oder gleich einem Glasübergangspunkt der zweiten Harzschicht (22b) ist, derart, dass der Stud-Bump (52a) durch das Durchgangsloch (25) in Kontakt zu der Anschlussfläche (31) gedrückt wird, und derart, dass ein Leerraum zwischen dem Halbleiterchip (50) und der ersten Harzschicht (21b) mit der aufgeweichten zweiten Harzschicht (22b) gefüllt wird, wobei der Anordnungsschritt und der Montageschritt durchgeführt werden, bevor der Stapelschritt durchgeführt wird.
  6. Verfahren nach Anspruch 5, wobei die Anschlussfläche (31) mehrere Anschlussflächen (31) aufweist, und jede Anschlussfläche (31) in einem Durchgangsloch (25) angeordnet ist.
  7. Verfahren nach Anspruch 5, wobei die Anschlussfläche (31) mehrere Anschlussflächen (31) aufweist, und mindestens zwei Anschlussflächen (31) in einem Durchgangsloch (25) angeordnet sind.
  8. Verfahren nach Anspruch 6 oder 7, wobei der Anordnungsschritt ein Bonden der zweiten Harzschicht (22b) auf der ersten Harzschicht (21b) durch Ausüben von Druck und von Wärme auf einen Teil der zweiten Harzschicht (22b) enthält, und das Durchgangsloch nicht in dem Teil angeordnet ist.
  9. Verfahren nach Anspruch 6 oder 7, wobei der Anordnungsschritt ein Bonden der zweiten Harzschicht (22b) auf der ersten Harzschicht (21b) durch Ausüben von Druck und von Wärme auf die zweite Harzschicht (22b) enthält, so dass die Anschlussfläche (31) mit der zweiten Harzschicht (22b) bedeckt wird, und der Anordnungsschritt außerdem ein Ausbilden des Durchgangslochs (25) in der zweiten Harzschicht (22b) enthält, so dass die bedeckte Anschlussfläche (31) durch das Durchgangsloch (25) freigelegt wird.
  10. Verfahren nach Anspruch 1, wobei der Stapelschritt ein Beabstanden der ersten Harzschicht, der zweiten Harzschicht, der dritten Harzschicht und des Halbleiterchips voneinander enthält, und der Ausübungsschritt ein Drücken des Stud-Bumps (52a) in Kontakt zu der Anschlussfläche (31) durch Schmelzen der zweiten Harzschicht (22b) enthält, so dass der Stud-Bump (52a) durch das Festphasendiffusions-Bonden an die erste Elektrode (51a) und die Anschlussfläche (31) gebondet wird.
  11. Verfahren nach einem der Ansprüche 1–10, wobei die zweite Harzschicht (22b) und die dritte Harzschicht (22c) jeweils eine Dicke von 5 μm oder mehr aufweisen.
  12. Leiterplatte, die aufweist: ein Isolierelement (20), das einen thermoplastischen Harzteil aufweist; einen Halbleiterchip (50), der eine erste Elektrode (51a) auf einer ersten Seite und eine zweite Elektrode (51b, 51c) auf einer zweiten Seite gegenüber der ersten Seite aufweist, wobei der Halbleiterchip (50) von dem thermoplastischen Harzteil eingekapselt wird; und ein Verdrahtungselement, das in dem Isolierelement (20) angeordnet und mit der ersten Elektrode (51a) und der zweiten Elektrode (51b, 51c) verbunden ist, wobei das Verdrahtungselement ein Leitermuster (30) mit einer Anschlussfläche (31), ein Zwischenschichtverbindungselement (40) in einem Durchgangsloch und einen Verbindungsteil (52) zum Verbinden der Anschlussfläche (31) mit der ersten Elektrode (51a) enthält, eine erste Diffusionsschicht an einer Grenzfläche zwischen der ersten Elektrode (51a) und dem Verbindungsteil (52) angeordnet ist, eine zweite Diffusionsschicht an einer Grenzfläche zwischen der Anschlussfläche (31) und dem Verbindungsteil (52) angeordnet ist, eine dritte Diffusionsschicht an einer Grenzfläche zwischen der zweiten Elektrode (51b, 51c) und dem Zwischenschichtverbindungselement (40) angeordnet ist, mindestens ein Element des Zwischenschichtverbindungselements (40), das mit der zweiten Elektrode elektrisch verbunden ist, einen niedrigeren Schmelzpunkt als ein Glasübergangspunkt des thermoplastischen Harzteils aufweist, und der Verbindungsteil (52) aus einem Material besteht, das einen höheren Schmelzpunkt als der thermoplastische Harzteil aufweist.
  13. Leiterplatte nach Anspruch 12, wobei das Isolierelement (20) mehrere Harzschichten enthält, die mehrere thermoplastische Harzschichten enthalten, die Harzschichten derart gestapelt sind, dass die thermoplastischen Harzschichten mindestens abwechselnd angeordnet sind und der Halbleiterchip (50) von seinen beiden Seiten zwischen benachbarten thermoplastischen Harzschichten geschichtet ist, und die Harzschichten durch die thermoplastischen Harzschichten als Haftschichten in das Isolierelement (20) miteinander verbunden werden.
  14. Leiterplatte nach Anspruch 12 oder 13, die außerdem aufweist: eine Wärmesenke (60), die aus Metall besteht und auf dem Isolierelement (20) derart angeordnet ist, dass sie der zweiten Seite des Halbleiterchips (50) gegenüberliegt, wobei die Wärmesenke (60) durch das Verdrahtungselement mit der zweiten Elektrode (51c) verbunden ist.
DE102011006489.3A 2010-04-02 2011-03-31 Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben Active DE102011006489B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010086344 2010-04-02
JP2010-86344 2010-04-02
JP2011002321A JP5077448B2 (ja) 2010-04-02 2011-01-07 半導体チップ内蔵配線基板及びその製造方法
JP2011-2321 2011-01-07

Publications (2)

Publication Number Publication Date
DE102011006489A1 true DE102011006489A1 (de) 2012-05-10
DE102011006489B4 DE102011006489B4 (de) 2022-11-03

Family

ID=44857594

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011006489.3A Active DE102011006489B4 (de) 2010-04-02 2011-03-31 Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (1) US8390106B2 (de)
JP (1) JP5077448B2 (de)
CN (1) CN102256452B (de)
DE (1) DE102011006489B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9888568B2 (en) * 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
JP5406389B2 (ja) 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法
CN103594379B (zh) * 2012-08-14 2016-08-10 钰桥半导体股份有限公司 具有内嵌半导体以及内建定位件的连线基板及其制造方法
KR20140086531A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
US20160163948A1 (en) * 2013-03-14 2016-06-09 Gmz Energy, Inc. Thermoelectric Device Fabrication Using Direct Bonding
DE102013104207A1 (de) 2013-04-25 2014-11-13 Epcos Ag Vorrichtung und Verfahren zur Herstellung einer elektrisch leitfähigen und mechanischen Verbindung
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
US9826646B2 (en) * 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
JP6380548B2 (ja) * 2014-10-16 2018-08-29 株式会社村田製作所 複合デバイス
CN208128619U (zh) * 2015-09-01 2018-11-20 株式会社村田制作所 树脂基板以及部件安装树脂基板
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
EP3373714B1 (de) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybridkomponententräger und verfahren zur herstellung davon
US10453802B2 (en) * 2017-08-30 2019-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure, semiconductor device and method for manufacturing the same
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN109828413B (zh) * 2019-03-25 2022-09-16 京东方科技集团股份有限公司 显示面板和电子设备
US11277909B2 (en) * 2019-08-30 2022-03-15 Ttm Technologies Inc. Three-dimensional circuit assembly with composite bonded encapsulation
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
US11935817B2 (en) * 2019-10-21 2024-03-19 Semiconductor Components Industries, Llc Power device module with dummy pad die layout
JP2022154937A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を内蔵する半導体装置
KR102578885B1 (ko) * 2021-07-15 2023-09-15 네패스 하임 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324550A (ja) 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2008296074A (ja) 2007-05-29 2008-12-11 Furukawa Industrial Machinery Systems Co Ltd 気流式粉砕機用回転翼および気流式粉砕機
JP2009075034A (ja) 2007-09-25 2009-04-09 Hitachi Maxell Ltd 表面欠陥検査方法及び表面欠陥検査装置
JP2009272435A (ja) 2008-05-07 2009-11-19 Fujitsu Ltd 部品内蔵基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004158545A (ja) * 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
JP2006253225A (ja) 2005-03-08 2006-09-21 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP4697037B2 (ja) 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP5326269B2 (ja) 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP5340622B2 (ja) * 2008-03-28 2013-11-13 日本特殊陶業株式会社 多層配線基板
JP5200879B2 (ja) 2008-11-19 2013-06-05 株式会社デンソー 多層回路基板導電用充填材料およびその充填方法
JP5083259B2 (ja) 2009-03-25 2012-11-28 株式会社デンソー 導電材料の充填装置およびそれを用いた充填方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324550A (ja) 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2008296074A (ja) 2007-05-29 2008-12-11 Furukawa Industrial Machinery Systems Co Ltd 気流式粉砕機用回転翼および気流式粉砕機
JP2009075034A (ja) 2007-09-25 2009-04-09 Hitachi Maxell Ltd 表面欠陥検査方法及び表面欠陥検査装置
JP2009272435A (ja) 2008-05-07 2009-11-19 Fujitsu Ltd 部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
JP2011228631A (ja) 2011-11-10
US8390106B2 (en) 2013-03-05
CN102256452A (zh) 2011-11-23
JP5077448B2 (ja) 2012-11-21
US20110266666A1 (en) 2011-11-03
DE102011006489B4 (de) 2022-11-03
CN102256452B (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102010042567B3 (de) Verfahren zum Herstellen eines Chip-Package und Chip-Package
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE102011006341A1 (de) Verfahren zur Fertigung eines Verdrahtungssubsrats mit eingebetteten Halbleiterchip
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE69634597T2 (de) Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE60217023T2 (de) Mehrschichtige Leiterplatte und Verfahren zur Herstellung einer mehrschichtigen Leiterplatte
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE112010005011B4 (de) Integrierter-schaltkreis-chip-gehäuse und verfahren zu dessen herstellung
DE69622606T2 (de) Gedruckte Schaltungsplatte
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102015100011A1 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
DE102004031920A1 (de) Mehrchippackung und Herstellungsverfahren
DE102009044639A1 (de) Bauelement mit einem Halbleiterchip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141009

R081 Change of applicant/patentee

Owner name: MURATA MANUFACTURING CO., LTD., NAGAOKAKYO-SHI, JP

Free format text: FORMER OWNER: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP

R082 Change of representative

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final